CN115083924B - 芯片封装模块制造方法、装置、设备及可读存储介质 - Google Patents

芯片封装模块制造方法、装置、设备及可读存储介质 Download PDF

Info

Publication number
CN115083924B
CN115083924B CN202210669725.4A CN202210669725A CN115083924B CN 115083924 B CN115083924 B CN 115083924B CN 202210669725 A CN202210669725 A CN 202210669725A CN 115083924 B CN115083924 B CN 115083924B
Authority
CN
China
Prior art keywords
ceramic substrate
target
chip
welding
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210669725.4A
Other languages
English (en)
Other versions
CN115083924A (zh
Inventor
赵晓亮
孙景龙
赖勇斌
符方符
曾广锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Forerunner Advanced Technology Co Ltd
Original Assignee
Dongguan Forerunner Advanced Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Forerunner Advanced Technology Co Ltd filed Critical Dongguan Forerunner Advanced Technology Co Ltd
Priority to CN202210669725.4A priority Critical patent/CN115083924B/zh
Publication of CN115083924A publication Critical patent/CN115083924A/zh
Application granted granted Critical
Publication of CN115083924B publication Critical patent/CN115083924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本申请提供一种芯片封装模块制造方法、装置、设备及可读存储介质，本申请可将金属围坝与陶瓷基板焊接，将所述金属围坝和陶瓷基板焊接在一起可以形成所述管壳。可以采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶并画胶后，可对目标陶瓷基板中的热端陶瓷基板进行合模，利用专用的压焊治具对所述热电制冷器进行压焊，将所述吸气剂焊接在所述管壳内部，可以利用预设温度的锡膏对所述芯片、温度感应器进行固晶后，采用无尘烤箱对芯片与温度感应器上的胶水进行固化后，再将芯片与温度感应器焊接；最后利用预设的合模治具将镜片结构和管壳焊接。可以制造具有控温功能的芯片封装模块，可以提高所封装的芯片的可靠性。

Description

芯片封装模块制造方法、装置、设备及可读存储介质
技术领域
本申请涉及芯片制造技术领域，尤其涉及一种芯片封装模块制造方法、装置、设备及可读存储介质。
背景技术
随着芯片技术的发展，对芯片的性能要求越来越高。因芯片在工作过程会释放较大热量，若不及时对芯片产生的热量进行散热，热量会堆积在芯片封装模块的管壳内，由此会大大影响芯片的性能。由此，需要及时获知芯片封装模块的管壳内的温度状况，以便可以及时为芯片散热，确保芯片可以正常工作，而目前对于具备控温功能的芯片封装模块的制造工艺要求较高，现有的芯片封装模块的制造工艺难以达到要求。
发明内容
本申请旨在至少能解决上述的技术缺陷之一，有鉴于此，本申请提供了一种芯片封装模块制造方法、装置、设备及可读存储介质，用于解决现有技术中制造具备控温功能的芯片封装模块困难的技术缺陷。
一种芯片封装模块制造方法，包括：
将待封装的相关零件进行清洗，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板；
将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；
采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；
在所述目标陶瓷基板上的固晶区域边缘画胶，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；
对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；
利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置；
将所述吸气剂焊接在所述管壳内部；
利用预设温度的锡膏对所述芯片进行固晶，得到目标芯片；
利用预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，所述目标温度感应器用于反馈所述芯片的温度情况；
采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；
利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
优选地，所述对所述目标陶瓷基板中的热端陶瓷基板进行合模，包括：
在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏；
利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
优选地，还包括：对进行压焊处理得到的目标热电制冷器进行清洗。
优选地，还包括：
在将所述镜片结构于所述管壳焊接在一起后，在所述镜片结构的固定区域贴上保护膜。
优选地，所述预设阈值为2％。
优选地，所述预设范围为[0，0.2d]，其中，d为所述半导体晶粒的高度。
一种芯片封装模块制造装置，包括：
第一清洗单元，用于将待封装的相关零件进行清洗，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板；
第一焊接单元，用于将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；
第一固晶单元，用于采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；
画胶单元，用于在所述目标陶瓷基板上的固晶区域边缘画胶，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；
合模单元，用于对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；
第二焊接单元，用于利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置；
第三焊接单元，用于将所述吸气剂焊接在所述管壳内部；
第二固晶单元，用于利用所述预设温度的锡膏对所述芯片进行固晶，得到目标芯片；
第三固晶单元，用于利用所述预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，所述目标温度感应器用于反馈所述芯片的温度情况；
第三焊接单元，用于采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；
第四焊接单元，用于利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
优选地，所述合模单元，包括：
喷涂单元，用于在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏；
合模子单元，用于利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
一种芯片封装模块制造设备，包括：一个或多个处理器，以及存储器；
所述存储器中存储有计算机可读指令，所述计算机可读指令被所述一个或多个处理器执行时，实现如前述介绍中任一项所述芯片封装模块制造方法的步骤。
一种可读存储介质，所述可读存储介质中存储有计算机可读指令，所述计算机可读指令被一个或多个处理器执行时，使得一个或多个处理器实现如前述介绍中任一项所述芯片封装模块制造方法的步骤。
从以上技术方案可以看出，本申请实施例在封装芯片之前，将待封装的相关零件进行清洗，以便清除各个待封装的零件的杂质。其中，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板。在清除各个待封装的零件的杂质之后，可以将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；将所述金属围坝和陶瓷基板焊接在一起可以形成所述管壳。可以采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；在得到所述目标陶瓷基板之后，可以在所述目标陶瓷基板上的固晶区域边缘画胶，以便可以将所述目标陶瓷基板中的热端陶瓷基板进行合模，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；在所述目标陶瓷基板上的固晶区域边缘画胶之后，可以对所述目标陶瓷基板中的热端陶瓷基板进行合模，由此可以得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；所述热电制冷器可以用于将所述芯片工作所产生的热能进行散热。在得到所述热电制冷器之后，可以利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置，以便可以使得压焊的效果较好；由于芯片需要在稳定的真空环境工作，为了将所述管壳内存在的空气消除，可以将所述吸气剂焊接在所述管壳内部，以便可以用来吸附所述管壳内残余的空气；可以利用预设温度的锡膏对所述芯片进行固晶，得到目标芯片；可以利用预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，其中，所述目标温度感应器可以用于反馈所述芯片的温度信息；采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
本申请可以制造具有控温功能的芯片封装模块，可以提高所封装的芯片的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种实现芯片封装模块制造方法的流程图；
图2为本申请实施例示例的一种芯片封装模块结构示意图；
图3本申请实施例示例的一种芯片封装模块制造装置结构示意图；
图4为本申请实施例公开的一种芯片封装模块制造设备的硬件结构框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在实际应用过程中，如果不对芯片封装模块设置降温器件，则可能会大大降低芯片的性能和芯片的使用寿命。
因此，有的人考虑在芯片封装模块中内置半导体制冷器件来实现为芯片及时散热。对在芯片封装模块中内置半导体制冷器件的散热方案，对芯片封装模块的加工工艺要求非常高，而且，在芯片封装模块中内置半导体制冷器件虽然可以实现为芯片散热，但是在芯片封装模块中内置半导体制冷器件会增加很多不确定的因素，同时也容易破坏芯片封装模块的管壳内部的稳态真空环境，对芯片的使用寿命影响非常大。
此外，即使可以通过在芯片封装模块内置半导体制冷器件来实现为芯片及时散热，而芯片封装模块中如果没有温度反馈器件，与芯片封装模块外接的控制***也很难对芯片的温度实现准确控温，容易引发芯片性能发挥不稳定的情况。
芯片是半导体元件产品的统称，芯片一般是由集成电路组成。集成电路(integrated circuit)是一种微型电子器件或部件，集成电路是采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
电路制造在半导体芯片表面上的集成电路又称薄膜(thin-film)集成电路。另有一种厚膜(thick-film)集成电路(hybrid integrated circuit)是由独立半导体设备和被动组件，集成到衬底或线路板所构成的小型化电路。其中，芯片中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。此外，发明晶体管并大量生产之后，各式固态半导体组件如二极管、晶体管等大量使用，取代了真空管在电路中的功能与角色。
到了20世纪中后期，半导体制造技术进步，使得集成电路成为可能。相对于手工组装电路使用个别的分立电子组件，集成电路可以把很大数量的微晶体管集成到一个小芯片，是一个巨大的进步。集成电路的规模生产能力，可靠性，电路设计的模块化方法确保了快速采用标准化集成电路代替了设计使用离散晶体管—分立晶体管。
集成电路对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。2006年，芯片面积从几平方毫米到350mm2，每mm2可以达到一百万个晶体管。第一个集成电路雏形是由杰克·基尔比于1958年完成的，其中包括一个双极性晶体管，三个电阻和一个电容器，相较于现今科技的尺寸来讲，体积相当庞大。
最先进的集成电路是微处理器或多核处理器的核心，可以控制计算机或手机、数字微波炉的一切。虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以百万计的产品上，每个集成电路的成本最小化。集成电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。
随着集成电路持续向更小的外型尺寸发展，使得每个芯片可以封装更多的电路。这样在有限的芯片资源情况下，增加了每单位面积容量，可以降低成本和增加功能，参见摩尔定律，集成电路中的晶体管数量，每1.5年增加一倍。仅仅在集成电路开发后半个世纪，集成电路变得无处不在，计算机、手机和其他数字电器成为社会结构不可缺少的一部分。现代计算、交流、制造和交通***，包括互联网，全都依赖于集成电路的存在。
制作芯片的完整过程包括设计芯片、制作晶片、制作封装、测试等几个环节，其中制作晶片的过程尤为复杂。
首先是设计芯片，根据设计的需求，生成需要的“图样”。制作芯片的原料为晶圆。晶圆的主要成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化(99.999％)，接着是将这些纯硅制成硅晶棒，所制成的硅晶棒成为制造集成电路的石英半导体的主要材料，将硅晶棒做成切片可以获得制作芯片具体所需要的晶圆。晶圆越薄，生产的成本越低，但对芯片的加工工艺就要求的越高。在获得制作芯片的晶圆之后，为了增加芯片的抗氧化以及耐温能力，需要对晶圆进行涂膜。涂膜之后的晶圆可以进行光刻显影、蚀刻。
半导体集成电路工艺，包括以下步骤，并重复使用：光刻、刻蚀、涂膜、掺杂、化学机械平坦化。其中，涂膜是化学气相沉积或物理气相沉的过程，掺杂是指热扩散或注入离子的过程。
总之，随着集成电路的外形尺寸缩小，芯片的单位成本和开关功率消耗下降，速度提高。但是，集成纳米级别设备的芯片也存在问题。芯片上集成度很高，一个很小的芯片上可能集成了很多元器件，随着芯片集成度的提高，芯片工作时更容易产生热量，由此，对芯片的散热功能要求也越来越高。
鉴于目前大部分的芯片封装模块的制造方案难以适应具备控温功能的芯片封装模块的封装工艺要求，为此，本申请人研究了一种芯片封装模块的制造方案，该方案可以满足具备控温功能的芯片封装模块的封装工艺要求。
下面结合图1，介绍本申请实施例给出的芯片封装模块制造方法的流程，该流程可以包括以下几个步骤：
步骤S101，将待封装的相关零件进行清洗。
具体地，封装芯片模块需要用到一些零件，制造一个芯片封装模块需要将所有待封装的相关零件封装起来。其中，所述待封装的相关零件可以包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构，所述管壳可以包括金属围坝和陶瓷基板；所述陶瓷基板可以包括热端陶瓷基板和冷端陶瓷基板。所述陶瓷基板中冷端陶瓷基板和热端陶瓷基板是相对而言的，温度相对高的一端为热端陶瓷基板，温度相对低的一端为冷端陶瓷基板。
为了去除各个待封装的零件的灰尘及改善各个待封装的零件的表面情况。可以将待封装的相关零件进行清洗。
步骤S102，将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气。
具体地，在实际应用中，芯片上集成了大量的元器件，制作芯片的原材料是晶体硅材料，晶体硅属于原子晶体，硬而有光泽，有半导体性质。晶体硅的熔点较高，高达1410℃，并且晶体硅硬度大、有脆性、不溶于水、硝酸和盐酸。但是晶体硅可以溶于氢氟酸和碱液。虽然常温下，晶体硅的化学性质不活泼，但是在高温条件下，晶体硅能与氧气等多种元素化合，容易被氧化。
进一步的，芯片上集成的元器件也容易受到空气氧化。芯片氧化后其性能大大减弱，甚至会影响其使用寿命。而芯片工作产生大量的热量是无法避免的，尽管可以通过制冷器的作用将芯片产生的热量降温，但是只要芯片是正常工作，就会继续产生热量。因此，芯片需要在真空环境工作，因此，芯片封装模块中可以包括管壳，所述管壳可以用于与所述镜片结构形成可以密封所述芯片和所述温度感应器的密闭空间。
由上述介绍可知，所述管壳包括金属围坝和陶瓷基板，其中，所述管壳的四周为金属围坝，所述管壳的底部为陶瓷基板。为了更好地保护芯片，避免芯片发生氧化，可以利用所述管壳与所述镜片结构形成可以密封所述芯片和所述温度感应器的密闭空间，以便可以更好地保护所述芯片和所述温度感应器，以确保稳定发挥所述芯片的性能及确保所述温度感应器的正常工作。
因此，在将所述待封装的相关零件进行清洗之后，可以将所述金属围坝与所述陶瓷基板焊接在一起，以形成所述管壳，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气。
例如，在将所述金属围坝与所述陶瓷基板进行焊接之后，可以利用超声波或者X-ray检测所述金属围坝与所述陶瓷基板的焊接处的焊接情况。
其中，所述预设阈值可以为2％，经试验可以发现，当所述金属围坝与所述陶瓷基板的焊接处的空洞率小于2％时，所述管壳的密封性较好。
步骤S103，采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板。
具体地，固晶过程又可以称为Die Bond或装片。固晶即通过胶体把晶片粘结在支架的指定区域，形成热通路或电通路，为后序的打线连接提供条件的工序。
由此可知，芯片封装过程中需要将所述半导体晶粒进行固晶。因此，可以采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，由此可以得到目标陶瓷基板，以便可以减少焊接工艺对芯片封装模型的影响。
例如，可以采用280摄氏度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶。可以将280摄氏度的锡膏喷涂在所述陶瓷基板的pad上，再将所述对DB、HM等设备将所述半导体晶粒贴在喷涂有锡膏的pad上以完成半导体晶粒的固晶，经试验可以发现，采用采用280摄氏度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，固晶的效果比较好。
步骤S104，在所述目标陶瓷基板上的固晶区域边缘画胶。
具体地，在实际应用过程中，为了使得芯片封装模块具备控温功能，需要给芯片封装模块设置热电制冷器。由上述介绍可知，将所述半导体晶粒在所述陶瓷基板上进行固晶，可以得到目标陶瓷基板，为了设置所述热电制冷器，可以在所述目标陶瓷基板上的固晶区域边缘画胶。其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围。
此外，为了达到更好的画胶效果，在画胶过程中，胶水固化温度与可以与上述焊接所采用的锡膏的焊接温度的温差不超过20摄氏度。
其中，画胶的厚度可以参考所述半导体晶粒的高度来设置，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围。
所述预设范围可以设置为[0,0.2d]，其中，d可以为所述半导体晶粒的高度。
例如，一般来说，常用的半导体晶粒高度在0.3～2mm之间，可以将画胶的胶水厚度设置为略高出所述半导体晶粒的高度的五分之一左右，例如粒子高度为1mm，则胶水的厚度可以为1.2mm左右。
步骤S105，对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器。
具体地，由上述介绍可知，为了将芯片工作时产生的热量及时进行散热，需要设置一个热电制冷器。因此，在将所述半导体晶粒在所述陶瓷基板上进行固晶之后，可以对所述目标陶瓷基板中的热端陶瓷基板进行合模，由此可以得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器。所述热电制冷器可以用于将芯片产生的热量散热。
步骤S106，利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置。
具体地，由上述介绍可知，在对所述目标陶瓷基板中的热端陶瓷基板进行合模，可以得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器，在得到所述热电制冷器之后，可以利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置。对所述热电制冷器进行压焊可以改善制冷器的平面度和平行度并且提高焊接的可靠性。
除此之外，还可以对所述热电制冷器进行封胶处理，对所述热电制冷器进行封胶处理有助于提高所述热电制冷器寿命。
在对所述热电制冷器进行压焊之后，所述热电制冷器的表面可能会残留有一些灰尘或其余杂质，为了使得所述热电制冷器的控温效果更好，可以对进行压焊处理得到的目标热电制冷器进行清洗，以去除所述热电制冷器表面的灰尘或杂质。
例如，专用的压焊治具一般分为两部分，一部分是载板，载板可以用来承载贴好半导体晶粒的下陶瓷板。另一部分为弹簧或有一定重量的装置，一般固定在载板上。由于锡膏融化过程可能会把陶瓷板托起，使其移位，因此，在设备将上陶瓷板盖在贴好半导体晶粒的下陶瓷板上后，对半导体晶粒的上陶瓷板施加一个垂直于半导体晶粒的下陶瓷板向下的力以确保焊接过程锡膏的物态变换不会影响半导体晶粒的上陶瓷板与半导体晶粒的下陶瓷板的平行度。
步骤S107，将所述吸气剂焊接在所述管壳内部。
具体地，由上述介绍可知，制作芯片的原材料是晶体硅，为了防止所述芯片被氧化，可以利用所述管壳与所述镜片结构形成可以密封所述芯片和所述温度感应器的密闭空间。由于加工工艺的问题，所述管壳与所述镜片结构形成的密闭空间可能会存在一些空气，为了保证所述管壳内部可以形成稳定的真空环境，可以利用所述吸气剂吸收所述管壳内部少量的气体以使得所述管壳内形成稳定的真空环境，所述管壳内形成稳定的真空环境可以有助于维持所述芯片的正常工作。
步骤S108，利用预设温度的锡膏对所述芯片进行固晶，得到目标芯片。
具体地，在芯片封装过程中需要对芯片进行固晶操作，可以利用预设温度的锡膏对所述芯片进行固晶，得到目标芯片。所述预设温度可以参考上述焊接所述金属围坝与所述陶瓷基板所采用的锡膏的温度来设置。
其中，本步骤可以先进行点胶操作，其中，点胶所用的胶水可以采用固化温度低于上述步骤锡膏焊接温度的导电银胶，然后进行固晶。
例如，可以采用280摄氏度的锡膏来对所述芯片进行固晶操作。
步骤S109，利用预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器。
具体地，由上述介绍可知，为了可以准确获知所述芯片的温度情况，可以考虑将所述温度感应器置于所述管壳的内部，由所述温度感应器实时监测所述管壳内的温度情况，以便可以实时监控所述芯片的温度情况。由此可以利用预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器。
例如，本步骤可以先进行点胶操作，其中，点胶所用的胶水可以采用固化温度低于上述步骤锡膏焊接温度的导电银胶，然后进行固晶。
除此之外，所述温度感应器还可以将所述芯片的温度情况及时反馈给与芯片封装模块连接的处理器，以便与芯片封装模块连接的处理器可以根据芯片的温度情况实时采取措施调整芯片内部的温度，以确保可以稳定发挥芯片的性能，有效提高芯片的使用寿命。
例如，焊接所述温度感应器的锡膏的温度可以参考上述焊接所述金属围坝与所述陶瓷基板所采用的锡膏温度来设置，例如可以采用280摄氏度的锡膏来焊接所述温度感应器。
步骤S110，采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起。
具体地，在将所述温度感应器焊接之后，需要对所述目标芯片和所述目标温度感应器上的胶水进行固化，因此，可以采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化，并在胶水固化后将所述目标芯片和所述目标温度感应器焊接在一起，所述目标温度感应器可以用于反馈所述目标芯片的温度情况。
此生产步骤可以采用WB设备将芯片和温度感应器进行金线焊接，其中，此生产步骤需要专门设计WB设备的载板，以避免引脚对焊线的影响。
例如，普通的WB载板底面是平整的，而此处的专用WB载板，为了避让产品下方两排引脚，可以在载板底部设计避让槽。
步骤S111，利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
具体地，由上述介绍可知，芯片需要在稳定的真空环境才可以稳定发挥其性能。为了使得所述管壳与所述镜片结构形成的密闭空间形成稳定的真空环境。可以利用利用预设的合模治具将所述镜片结构和所述管壳焊接在一起，以便可以形成可密封所述目标芯片和所述温度感应器的密闭空间。
此生产步骤最为复杂，主要难点在于把控焊接温度、排放零件气体、在真空状态下镜片结构与管壳的合模以及封装的真空度要求。首先需选用能够满足产品真空度要求的真空烤炉实现。因此，需要设计能够在外部控制的专用合模治具来进行焊接。在烘烤过程中要能实现在烤炉外部控制烤炉内部治具的合模动作，一般是在烤炉内部装一个直线电机，直线电机控制线路接到烤炉外控制器上，在烤炉内温度即将达到焊料片熔点时控制直线电机下压治具，实现合模。
温度方面，需设置2h～4h的低温排气阶段，以释放零部件自身存在的水汽。此生产步骤可以采用焊料片对镜片结构和管壳进行焊接，焊料片需要提前固定在管壳上，然后将镜片结构与管壳分别固定在烤炉内部合模治具上，在最后达到真空度要求后进行合模焊接，实现镜片结构与管壳的焊接。
例如，本申请实施例的烤炉的真空度满足条件可以设置为1*10-5mbar以上。
此外，在将所述镜片结构于所述管壳焊接在一起后，在所述镜片结构的固定区域贴上保护膜，以保护所述镜片结构在运输过程中不会破坏所述镜片结构。
考虑到工艺问题，在完成所有零件的焊接过程之后，可以采用氦质谱检漏仪与X-ray分别检测芯片封装模块的密封情况与焊接空洞情况。需要保证芯片封装模块密封性良好，不会出现漏气，且焊接空洞率小于2％。
在检测所封装的芯片封装模块合格之后，可以采用防静电技术对合格的芯片封装模块进行单颗独立真空包装，以保护所封装好的芯片封装模块。
例如，下图2示例了一种芯片封装模块结构示意图，如图2所述，该芯片封装模块可以包括：镜片结构1、芯片2、吸气剂3、温度感应器4、管壳5、半导体晶粒6、热端陶瓷板7。
其中，冷端陶瓷基板在所述管壳5的底部。
所述芯片2可以用于接收信号，并可以根据信号形成图像。
所述温度感应器4可以用于监控所述管壳5内的温度。
所述管壳5与所述镜片结构1形成密封所述芯片2和所述温度感应器4的密闭空间。为了形成密闭性较好的密闭空间，所述镜片结构1可以焊接于所述管壳5的金属围坝外部。
所述吸气剂3可以用于吸收所述管壳5内部少量的气体。
所述半导体晶粒6与所述冷端陶瓷板及所述热端陶瓷板7可以组成热电制冷器，所述热电制冷器可以用于及时为所述芯片2降温，其中，所述热电制冷器可以置于所述管壳5的外部。
由上述介绍可知，本申请实施例可以制造具有控温功能的芯片封装模块，可以提高所封装的芯片的可靠性。
由上述介绍可知，本申请实施例可以对所述目标陶瓷基板中的热端陶瓷基板进行合模，接下来介绍该过程，该过程可以包括如下几个步骤：
步骤S11，在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏。
具体地，在对所述目标陶瓷基板中的热端陶瓷基板进行合模时，需要先在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏，其中，喷涂的锡膏的温度参考上述焊接所采用的锡膏的温度。
步骤S12，利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
具体地，在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏之后，可以进一步利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
由上述介绍可知，本申请实施例可以对所述目标陶瓷基板中的热端陶瓷基板进行合模，以便可以形成具备控温效果的热电制冷器。
下面对本申请实施例提供的芯片封装制造装置进行描述，下文描述的芯片封装制造装置与上文描述的芯片封装制造方法可相互对应参照。
参见图2，图2为本申请实施例公开的一种芯片封装模块制造装置结构示意图。
如图2所示，该芯片封装模块制造装置可以包括：
第一清洗单元101，用于将待封装的相关零件进行清洗，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板；
第一焊接单元102，用于将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；
第一固晶单元103，用于采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；
画胶单元104，用于在所述目标陶瓷基板上的固晶区域边缘画胶，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；
合模单元105，用于对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；
第二焊接单元106，用于利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置；
第三焊接单元107，用于将所述吸气剂焊接在所述管壳内部；
第二固晶单元108，用于利用所述预设温度的锡膏对所述芯片进行固晶，得到目标芯片；
第三固晶单元109，用于利用所述预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，所述目标温度感应器用于反馈所述芯片的温度情况；
第三焊接单元110，用于采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；
第四焊接单元111，用于利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
本申请实施例的装置可以利用第一清洗单元101，将待封装的相关零件进行清洗，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板；在对所述待封装的相关零件进行清洗后，可以利用第一焊接单元102，将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；在将所述金属围坝与所述陶瓷进步焊接之后，可以利用第一固晶单元103，采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；可以利用画胶单元104，在所述目标陶瓷基板上的固晶区域边缘画胶，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；可以利用合模单元105，对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；可以利用第二焊接单元106，利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置；可以利用第三焊接单元107，将所述吸气剂焊接在所述管壳内部；可以利用第二固晶单元108，利用所述预设温度的锡膏对所述芯片进行固晶，得到目标芯片；可以利用第三固晶单元109，利用所述预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，所述目标温度感应器用于反馈所述芯片的温度情况；可以利用第三焊接单元110，采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；可以利用第四焊接单元111，利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。本申请可以制造具有控温功能的芯片封装模块，可以提高所封装的芯片的可靠性。
进一步可选的，上述合模单元，可以包括：
喷涂单元，用于在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏；
合模子单元，用于利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
进一步可选的，该装置还包括：
第二清洗单元，用于对进行压焊处理得到的目标热电制冷器进行清洗。
进一步可选的，该装置还包括：
贴膜单元，用于在将所述镜片结构于所述管壳焊接在一起后，在所述镜片结构的固定区域贴上保护膜。
其中，上述芯片封装模块制造装置所包含的各个单元的具体处理流程，可以参照前文芯片封装模块制造方法部分相关介绍，此处不再赘述。
本申请实施例提供的芯片封装模块制造装置可应用于芯片封装模块制造设备，如终端：电脑等。可选的，图3示出了芯片封装模块制造设备的硬件结构框图，参照图3，芯片封装模块制造设备的硬件结构可以包括：至少一个处理器1，至少一个通信接口2，至少一个存储器3和至少一个通信总线4。
在本申请实施例中，处理器1、通信接口2、存储器3、通信总线4的数量为至少一个，且处理器1、通信接口2、存储器3通过通信总线4完成相互间的通信。
处理器1可能是一个中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本申请实施例的一个或多个集成电路等；
存储器3可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatilememory)等，例如至少一个磁盘存储器；
其中，存储器存储有程序，处理器可调用存储器存储的程序，所述程序用于：实现前述终端芯片封装模块制造方案中的各个处理流程。
本申请实施例还提供一种可读存储介质，该存储介质可存储有适于处理器执行的程序，所述程序用于：实现前述终端在芯片封装模块制造方案中的各个处理流程。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。各个实施例之间可以相互组合。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片封装模块制造方法，其特征在于，包括：
将待封装的相关零件进行清洗，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板；
将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；
采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；
在所述目标陶瓷基板上的固晶区域边缘画胶，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；
对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；
利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置；
将所述吸气剂焊接在所述管壳内部；
利用预设温度的锡膏对所述芯片进行固晶，得到目标芯片；
利用预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，所述目标温度感应器用于反馈所述芯片的温度情况；
采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；
利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
2.根据权利要求1所述的方法，其特征在于，所述对所述目标陶瓷基板中的热端陶瓷基板进行合模，包括：
在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏；
利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
3.根据权利要求1所述的方法，其特征在于，还包括：对进行压焊处理得到的目标热电制冷器进行清洗。
4.根据权利要求1所述的方法，其特征在于，还包括：
在将所述镜片结构于所述管壳焊接在一起后，在所述镜片结构的固定区域贴上保护膜。
5.根据权利要求1所述的方法，其特征在于，所述预设阈值为2％。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述预设范围为[0，0.2d]，其中，d为所述半导体晶粒的高度。
7.一种芯片封装模块制造装置，其特征在于，包括：
第一清洗单元，用于将待封装的相关零件进行清洗，所述待封装的相关零件包括半导体晶粒、吸气剂、管壳、芯片、温度感应器、镜片结构；所述管壳包括金属围坝和陶瓷基板；所述陶瓷基板包括热端陶瓷基板和冷端陶瓷基板；
第一焊接单元，用于将所述金属围坝与所述陶瓷基板焊接在一起，并确保所述金属围坝与所述陶瓷基板的焊接处空洞率小于预设阈值且不出现漏气；
第一固晶单元，用于采用预设温度的锡膏将所述半导体晶粒在所述陶瓷基板上进行固晶，得到目标陶瓷基板；
画胶单元，用于在所述目标陶瓷基板上的固晶区域边缘画胶，其中，画胶的面积小于所述目标陶瓷基板中的热端陶瓷基板的面积，画胶的胶水厚度与所述半导体晶粒的高度之差在预设范围；
合模单元，用于对所述目标陶瓷基板中的热端陶瓷基板进行合模，得到由所述半导体晶粒、所述冷端陶瓷基板以及所述热端陶瓷基板构成的热电制冷器；
第二焊接单元，用于利用专用的压焊治具对所述热电制冷器进行压焊，得到目标热电制冷器，其中，压焊的温度曲线按照所用的锡膏融化的温度曲线设置；
第三焊接单元，用于将所述吸气剂焊接在所述管壳内部；
第二固晶单元，用于利用所述预设温度的锡膏对所述芯片进行固晶，得到目标芯片；
第三固晶单元，用于利用所述预设温度的锡膏对所述温度感应器进行固晶，得到目标温度感应器，所述目标温度感应器用于反馈所述芯片的温度情况；
第三焊接单元，用于采用无尘烤箱对所述目标芯片与所述目标温度感应器上的胶水进行固化后，再将所述目标芯片与所述目标温度感应器焊接在一起；
第四焊接单元，用于利用预设的合模治具将所述镜片结构和所述管壳焊接在一起。
8.根据权利要求7所述的装置，其特征在于，所述合模单元，包括：
喷涂单元，用于在所述目标陶瓷基板中的半导体晶粒的端面喷涂锡膏；
合模子单元，用于利用预设的合模治具对所述目标陶瓷基板中的热端陶瓷板进行合模。
9.一种芯片封装模块制造设备，其特征在于，包括：一个或多个处理器，以及存储器；
所述存储器中存储有计算机可读指令，所述计算机可读指令被所述一个或多个处理器执行时，实现如权利要求1至6中任一项所述芯片封装模块制造方法的步骤。
10.一种可读存储介质，其特征在于：所述可读存储介质中存储有计算机可读指令，所述计算机可读指令被一个或多个处理器执行时，使得一个或多个处理器实现如权利要求1至6中任一项所述芯片封装模块制造方法的步骤。
CN202210669725.4A 2022-06-14 2022-06-14 芯片封装模块制造方法、装置、设备及可读存储介质 Active CN115083924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210669725.4A CN115083924B (zh) 2022-06-14 2022-06-14 芯片封装模块制造方法、装置、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210669725.4A CN115083924B (zh) 2022-06-14 2022-06-14 芯片封装模块制造方法、装置、设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN115083924A CN115083924A (zh) 2022-09-20
CN115083924B true CN115083924B (zh) 2024-03-29

Family

ID=83252096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210669725.4A Active CN115083924B (zh) 2022-06-14 2022-06-14 芯片封装模块制造方法、装置、设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN115083924B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762298A (zh) * 2014-02-02 2014-04-30 芜湖市神龙新能源科技有限公司 Led晶片组合封装材料及工艺
WO2020088501A1 (zh) * 2018-10-30 2020-05-07 国科光芯(海宁)科技股份有限公司 一种相控光波导芯片的封装方法
CN113964264A (zh) * 2021-10-22 2022-01-21 夏丽华 一种超微型半导体制冷器制造工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762298A (zh) * 2014-02-02 2014-04-30 芜湖市神龙新能源科技有限公司 Led晶片组合封装材料及工艺
WO2020088501A1 (zh) * 2018-10-30 2020-05-07 国科光芯(海宁)科技股份有限公司 一种相控光波导芯片的封装方法
CN113964264A (zh) * 2021-10-22 2022-01-21 夏丽华 一种超微型半导体制冷器制造工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
倒装发光二极管灯丝散热性能的研究;邹军;朱伟;陈浩;孙琴燕;林宇杰;;上海应用技术学院学报(自然科学版);20160330(第01期);全文 *

Also Published As

Publication number Publication date
CN115083924A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US8375576B2 (en) Method for manufacturing wafer scale heat slug system
US20100163090A1 (en) Thermoelectric device and fabrication method thereof, chip stack structure, and chip package structure
US9806002B2 (en) Multi-reference integrated heat spreader (IHS) solution
TW518733B (en) Attaching method of heat sink for chip package
TWI490999B (zh) 用於積體電路封裝的設備
US7347354B2 (en) Metallic solder thermal interface material layer and application of the same
US10566270B2 (en) Enhanced thermal transfer in a semiconductor structure
JPH06224316A (ja) 電力回路パッケージを形成する方法
US20050181543A1 (en) Semiconductor package module and manufacturing method thereof
CN115083924B (zh) 芯片封装模块制造方法、装置、设备及可读存储介质
JPH11214596A (ja) 半導体装置及びその製造方法並びに電子機器
JPH0855875A (ja) 半導体装置
TWI815050B (zh) 冷卻裝置和用於在濺射過程中冷卻雙側系統級封裝裝置的製程
US20070166878A1 (en) Package structure and method for fabricating the same
US5416046A (en) Method for making semiconductor heat-cooling device having a supporting mesh
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH06252300A (ja) 冷却装置を備えた集積回路チップ及びその製造方法
CN114464725B (zh) 一种热电膜、热电膜制造方法及热电器件
CN210129509U (zh) 芯片封装、智能功率模块及空调器
TWI774357B (zh) 具有高散熱效能的半導體裝置
US20220367313A1 (en) Methods of manufacturing semiconductor packaging device and heat dissipation structure
CN114975405B (zh) 一种晶圆封装***及其制备方法
US20230335459A1 (en) Thermal mismatch reduction in semiconductor device modules
US20220208628A1 (en) Chip packaging structure
CN118263213A (zh) 一种适用于高压大功率的整片晶圆及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant