CN115080495A - 一种标准外设扩展接口设备的时间同步方法及*** - Google Patents
一种标准外设扩展接口设备的时间同步方法及*** Download PDFInfo
- Publication number
- CN115080495A CN115080495A CN202211003568.XA CN202211003568A CN115080495A CN 115080495 A CN115080495 A CN 115080495A CN 202211003568 A CN202211003568 A CN 202211003568A CN 115080495 A CN115080495 A CN 115080495A
- Authority
- CN
- China
- Prior art keywords
- time
- standard peripheral
- interface device
- synchronization
- extension interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种标准外设扩展接口设备的时间同步方法及***,所述方法包括:基于时间同步周期定期向各个PCIE设备发送获取时间请求,并记录每个PCIE设备对应的第一时间;接收每个PCIE设备返回的时间应答信息,并记录每个PCIE设备对应的第二时间;若判断获知PCIE设备对应的第二时间与PCIE设备对应的第一时间的时间差小于有效通信时间阈值,则根据PCIE设备对应的第一时间,第二时间以及设备时间,获得PCIE设备对应的同步时间差值;发送时间同步请求给每个PCIE设备进行时间同步。本发明实施例提供的标准外设扩展接口设备的时间同步方法及***,降低了PCIE设备之间时间同步成本。
Description
技术领域
本发明涉及设备测试技术领域,具体涉及一种标准外设扩展接口设备的时间同步方法及***。
背景技术
随着标准外设扩展接口(PCI Express,简称PCIE)设备的广泛应用,越来越多的应用场景要求PCIE设备之间的时间是同步的。
现有技术中,不同PCIE设备之间的时间同步主要通过硬件手段,为需要时间同步的PCIE设备提供统一的时钟晶振源。这种方案硬件设计复杂并且成本高,PCIE设备需要针对时间同步需求做特殊处理,导致硬件成本高。
发明内容
针对现有技术中的问题,本发明实施例提供一种标准外设扩展接口设备的时间同步方法及***,能够至少部分地解决现有技术中存在的问题。
第一方面,本发明提出一种标准外设扩展接口设备的时间同步方法,包括:
基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;
接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;
若判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;
发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
进一步地,本发明实施例提供的标准外设扩展接口设备的时间同步方法还包括:
在发送时间同步请求给每个标准外设扩展接口设备的同时,记录每个标准外设扩展接口设备对应的第三时间;其中,所述第三时间是发送所述同步时间同步请求给所述标准外设扩展接口设备的时间;
根据各个标准外设扩展接口设备对应的第一时间,获得同步开始时间,并根据各个标准外设扩展接口设备对应的第三时间,获得同步结束时间;
若判断获知所述同步结束时间与所述同步开始时间的时间差大于时间同步窗口阈值,则输出时间同步失败提示信息。
进一步地,本发明实施例提供的标准外设扩展接口设备的时间同步方法还包括:
若判断获知当前时间同步周期的剩余时间大于等于所述时间同步窗口阈值,则重新对各个标准外设扩展接口设备进行时间同步。
进一步地,所述根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及所述标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值包括:
根据公式△t=t1–te+ (t2 - t1)/2计算获得所述标准外设扩展接口设备对应的同步时间差值△t,其中,t1表示所述标准外设扩展接口设备对应的第一时间,t2表示所述标准外设扩展接口设备对应的第二时间,te表示所述标准外设扩展接口设备返回的时间应答信息包括的设备时间。
第二方面,本发明提出一种采用上述任一实施例所述的标准外设扩展接口设备的时间同步方法的标准外设扩展接口设备的时间同步***,包括上位机和多个标准外设扩展接口设备,其中:
所述上位机与每个标准外设扩展接口设备通过标准外设扩展接口相连;
所述上位机包括时间更新模块和第一计时模块,所述时间更新模块与所述第一计时模块相连;每个标准外设扩展接口设备包括第二计时模块;
所述时间更新模块用于将所述第一计时模块的时间同步到各个标准外设扩展接口设备的第二计时模块。
第三方面,本发明提出一种采用上述任一实施例所述的标准外设扩展接口设备的时间同步方法的标准外设扩展接口设备的时间同步***,包括时间同步设备、多台上位机,每台上位机对应多个标准外设扩展接口设备,其中:
所述时间同步设备分别与每台上位机通信连接;每台上位机包括时间更新模块和第一计时模块,所述时间更新模块与所述第一计时模块相连;每个标准外设扩展接口设备包括第二计时模块;
所述时间同步设备用于对每台上位机的第一计时模块进行时间校准;
所述上位机的时间更新模块用于将所述上位机的第一计时模块的时间同步到对应的各个标准外设扩展接口设备的第二计时模块。
第四方面,本发明提出一种标准外设扩展接口设备的时间同步装置,包括:
发送单元,用于基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;
接收单元,用于接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;
判断单元,用于在判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值之后,根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;
时间同步单元,用于发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
第五方面,本发明提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现上述任一实施例所述的标准外设扩展接口设备的时间同步方法。
第六方面,本发明提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现上述任一实施例所述的标准外设扩展接口设备的时间同步方法。
第七方面,本发明提供一种计算机程序产品,所述计算机程序产品包括计算机程序,所述计算机程序被处理器执行时实现上述任一实施例所述的标准外设扩展接口设备的时间同步方法。
本发明实施例提供的标准外设扩展接口设备的时间同步方法及***,基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间,接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间,若判断获知标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据标准外设扩展接口设备对应的第一时间,标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得标准外设扩展接口设备对应的同步时间差值,发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据标准外设扩展接口设备对应的同步时间差值进行时间同步,实现了各个PCIE设备的时间同步,降低了PCIE设备之间时间同步成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的标准外设扩展接口设备的时间同步方法的流程示意图。
图2是本发明第二实施例提供的标准外设扩展接口设备的时间同步方法的流程示意图。
图3是本发明第三实施例提供的标准外设扩展接口设备的时间同步***的结构示意图。
图4是本发明第四实施例提供的标准外设扩展接口设备的时间同步***的结构示意图。
图5是本发明第五实施例提供的标准外设扩展接口设备的时间同步装置的结构示意图。
图6是本发明第六实施例提供的标准外设扩展接口设备的时间同步装置的结构示意图。
图7是本发明第七实施例提供的标准外设扩展接口设备的时间同步装置的结构示意图。
图8是本发明第八实施例提供的电子设备的实体结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白,下面结合附图对本发明实施例做进一步详细说明。在此,本发明的示意性实施例及其说明用于解释本发明,但并不作为对本发明的限定。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
图1是本发明第一实施例提供的标准外设扩展接口设备的时间同步方法的流程示意图,如图1所示,本发明实施例提供的标准外设扩展接口设备的时间同步方法,包括:
S101、基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;
具体地,上位机根据时间同步周期,会定期向各个PCIE设备发送获取时间请求,所述获取时间请求用于获取PCIE设备的时间。所述上位机在向每个PCIE设备发送获取时间请求的同时,会记录发送获取时间请求的时间作为每个PCIE设备对应的第一时间。其中,时间同步周期是预设的,根据实际需要进行设置,本发明实施例不做限定。在本发明实施例中,PCIE设备是指具有PCIE接口的设备,比如PCIE网卡。
例如,时间同步周期可以根据PCIE设备的时钟晶振的频偏和期望的时间同步精度而定。比如,PCIE设备的时钟晶振的频偏是1ppm,1秒内频偏造成的计时误差为±1微秒,如果期望微秒级的时间同步,时间同步周期要小于等于1秒。
S102、接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;
具体地,对于每个PCIE设备,在接收到所述获取时间请求之后会获取设备时间,然后将设备时间携带在时间应答信息中返回给所述上位机。所述上位机会接收每个PCIE设备返回的时间应答信息,并在接收每个PCIE设备返回的时间应答信息的同时,记录接收时间应答信息的时间作为每个标准外设扩展接口设备对应的第二时间。其中,设备时间可以通过PCIE设备的计时模块获取的,PCIE设备的计时模块具有独立的时钟源。
S103、若判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;
具体地,对于每个PCIE设备,所述上位机会计算所述PCIE设备对应第二时间与所述PCIE设备对应的第一时间的时间差,然后将上述时间差与有效通信时间阈值进行比较,如果上述时间差小于有效通信时间阈值,那么所述上位机可以根据所述PCIE设备对应的第一时间,所述PCIE设备对应的第二时间以及所述PCIE设备返回的时间应答信息包括的设备时间,获得所述PCIE设备对应的同步时间差值。其中,有效通信时间阈值是指上位机和PCIE设备一次数据交互的最大时间,可以根据PCIE速度和传递消息大小计算得出。
可理解的是,如果上述时间差大于等于有效通信时间阈值,说明上位机与PCIE设备之间的通信无效,可以上位机可以重新向PCIE设备发送获取时间请求,重新进行时间同步。
S104、发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
具体地,对于每个PCIE设备,所述上位机在获得所述PCIE设备对应的同步时间差值之后,可以向所述PCIE设备发送时间同步请求,所述时间同步请求包括所述PCIE设备对应的同步时间差值。所述PCIE设备在接收到所述时间同步请求之后,会根据所述同步时间差值更新PCIE设备的时间,然后PCIE设备在计时模块独立的时钟源的驱动下继续计时。实现了PCIE设备与上位机之间的时间同步。由于各个PCIE设备都与上位机保持时间同步,从而实现各个PCIE设备之间的时间同步。
本发明实施例提供的标准外设扩展接口设备的时间同步方法,基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间,接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间,若判断获知标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据标准外设扩展接口设备对应的第一时间,标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得标准外设扩展接口设备对应的同步时间差值,发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据标准外设扩展接口设备对应的同步时间差值进行时间同步,实现了各个PCIE设备的时间同步,降低了PCIE设备之间时间同步成本。
图2是本发明第二实施例提供的标准外设扩展接口设备的时间同步方法的流程示意图,如图2所示,在上述各实施例的基础上,进一步地,本发明实施例提供的标准外设扩展接口设备的时间同步方法还包括:
S201、在发送时间同步请求给每个标准外设扩展接口设备的同时,记录每个标准外设扩展接口设备对应的第三时间;其中,所述第三时间是发送所述同步时间同步请求给所述标准外设扩展接口设备的时间;
具体地,对于每个PCIE设备,所述上位机在发送时间同步请求给所述标准外设扩展接口设备的同时,会记录发送所述时间同步请求的时间作为所述PCIE设备对应的第三时间。
S202、根据各个标准外设扩展接口设备对应的第一时间,获得同步开始时间,并根据各个标准外设扩展接口设备对应的第三时间,获得同步结束时间;
具体地,所述上位机比较各个标准外设扩展接口设备对应的第一时间,从中获得最早的时间作为当前时间同步周期的同步开始时间。所述上位机比较各个标准外设扩展接口设备对应的第三时间,从中获得最晚的时间,作为当前时间同步周期的同步结束时间。
S203、若判断获知所述同步结束时间与所述同步开始时间的时间差大于时间同步窗口阈值,则输出时间同步失败提示信息。
具体地,所述上位机计算所述同步结束时间与所述同步开始时间的时间差,然后将上述时间差与时间同步窗口阈值进行比较,如果上述时间差大于所述时间同步窗口阈值,说明在时间同步窗口内没有完成所有的PCIE设备的时间同步,那么所述上位机会输出时间同步失败提示信息。其中,时间同步窗口阈值根据实际需要进行设置,本发明实施例不做限定。在时间同步窗口内需要同步与上位机相连的所有PCIE设备的时间。
例如,时间同步窗口阈值可以根据上位机的晶振频偏和期望的时间同步精度而定。比如,上位机的晶振频偏1ppm,期望微秒级的时间同步,时间同步窗口阈值要小于等于1秒;上位机能校准的PCIE设备个数受限于时间同步窗口阈值的大小,时间同步窗口阈值小于等于时间同步周期。
在上述各实施例的基础上,进一步地本发明实施例提供的标准外设扩展接口设备的时间同步方法还包括:
若判断获知当前时间同步周期的剩余时间大于所述时间同步窗口阈值,则重新对各个标准外设扩展接口设备进行时间同步。
具体地,所述上位机在判断获知所述同步结束时间与所述同步开始时间的时间差大于时间同步窗口阈值之后,计算当前时间到下一个时间同步周期的开始时间的时间差作为当前时间同步周期的剩余时间,然后将当前时间同步周期的剩余时间与所述时间同步窗口阈值进行比较,如果当前时间同步周期的剩余时间大于所述时间同步窗口阈值,说明当前时间同步周期的剩余时间足够重新进行一次时间同步,所述上位机可以重新向各个标准外设扩展接口设备发送获取时间请求,以重新对各个PCIE设备进行时间同步。重新进行时间同步的具体实现过程与步骤S101、S102、S103和S104的过程类似,此处不进行赘述。
在上述各实施例的基础上,进一步地,所述根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及所述标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值包括:
根据公式△t=t1–te+ (t2 - t1)/2计算获得所述标准外设扩展接口设备对应的同步时间差值△t,其中,t1表示所述标准外设扩展接口设备对应的第一时间,t2表示所述标准外设扩展接口设备对应的第二时间,te表示所述标准外设扩展接口设备返回的时间应答信息包括的设备时间。
具体地,所述上位机将所述PCIE设备对应的第一时间t1,所述PCIE设备对应的第二时间t2,以及所述PCIE设备返回的时间应答信息包括的设备时间te带入到公式△t=t1–te+ (t2 - t1)/2中,可以计算获得所述PCIE设备对应的同步时间差值△t。
图3是本发明第三实施例提供的标准外设扩展接口设备的时间同步***的结构示意图,如图3所示,本发明实施例提供的标准外设扩展接口设备的时间同步***,采用上述任一实施例所述的标准外设扩展接口设备的时间同步方法,包括上位机301和多个PCIE设备302,其中:
上位机301与每个PCIE设备302通过标准外设扩展接口相连;
上位机301包括时间更新模块3011和第一计时模块3012,时间更新模块3011与第一计时模块3012相连;每个PCIE设备302包括第二计时模块3021;
时间更新模块3011用于将第一计时模块3012的时间同步到各个PCIE设备的第二计时模块3021。
具体地,第一计时模块3012具有独立的晶振时钟源,第一计时模块3012用于为上位机301计时。每个PCIE设备302的第二计时模块3021具有独立的晶振时钟源,用于为PCIE设备302计时。
时间更新模块3011可以作为执行主体执行本发明实施例提供的标准外设扩展接口设备的时间同步方法。
时间更新模块3011从第一计时模块3012获取当前时间,如果当前时间到达时间同步周期对应的进行时间同步时间,那么向每个标准外设扩展接口设备发送获取时间请求,并通过第一计时模块3012获取向每个PCIE设备302发送获取时间请求的时间,作为每个PCIE设备302对应的第一时间。
PCIE设备302接收到获取时间请求之后,会从第二计时模块3021获取当前时间作为设备时间,然后将设备时间携带在时间应答信息中发送给上位机301。
时间更新模块3011通过第一计时模块3012获取到接收每个PCIE设备302返回的时间应答信息的时间,作为每个PCIE设备302对应的第二时间。
对于一个PCIE设备302,时间更新模块3011计算PCIE设备302对应第二时间与PCIE设备302对应的第一时间的时间差,然后将上述时间差与有效通信时间阈值进行比较,如果上述时间差小于有效通信时间阈值,那么时间更新模块3011根据PCIE设备302对应的第一时间,PCIE设备302对应的第二时间以及PCIE设备302返回的时间应答信息包括的设备时间,获得PCIE设备302对应的同步时间差值。
时间更新模块3011向PCIE设备302发送时间同步请求,时间同步请求包括PCIE设备302对应的同步时间差值。PCIE设备302在接收到时间同步请求之后,第二计时模块3021会根据同步时间差值对时间进行校准,在校准完成之后第二计时模块3021在独立的时钟源的驱动下继续计时。
本发明实施例提供的标准外设扩展接口设备的时间同步***,包括上位机和多个标准外设扩展接口设备,上位机与每个标准外设扩展接口设备通过标准外设扩展接口相连;上位机包括时间更新模块和第一计时模块,时间更新模块与第一计时模块相连;每个标准外设扩展接口设备包括第二计时模块;时间更新模块用于将第一计时模块的时间同步到各个标准外设扩展接口设备的第二计时模块,以实现各个PCIE设备的时间同步,降低了PCIE设备之间时间同步成本。
本发明实施例提供的标准外设扩展接口设备的时间同步***的实施例具体可以用于执行上述各方法实施例的处理流程,其功能在此不再赘述,可以参照上述方法实施例的详细描述。
图4是本发明第四实施例提供的标准外设扩展接口设备的时间同步***的结构示意图,如图4所示,本发明实施例提供的标准外设扩展接口设备的时间同步***,采用上述任一实施例所述的标准外设扩展接口设备的时间同步方法,包括时间同步设备400、多台上位机401,每台上位机401对应多个PCIE设备402,其中:
时间同步设备400分别与每台上位机401通信连接;每台上位机401包括时间更新模块4011和第一计时模块4012,时间更新模块4011与第一计时模块4012相连;每个PCIE设备402包括第二计时模块4021;
时间同步设备400用于对每台上位机401的第一计时模块4012进行时间校准;
上位机401的时间更新模块4011用于将上位机401的第一计时模块4012的时间同步到对应的各个PCIE设备402的第二计时模块4021。
具体地,时间同步设备400可以通过时间同步协议,例如精密时间协议(PrecisionTime Protocol,简称PTP),对各台上位机401的第一计时模块4012进行时间校准,使各台上位机401的第一计时模块4012时间同步。第一计时模块4012具有独立的晶振时钟源,第一计时模块4012用于为上位机401计时。每个PCIE设备402的第二计时模块4021具有独立的晶振时钟源,用于为PCIE设备402计时。其中,时间同步设备400可以采用服务器。
时间更新模块4011可以作为执行主体执行本发明实施例提供的标准外设扩展接口设备的时间同步方法。时间更新模块4011执行本发明实施例提供的标准外设扩展接口设备的时间同步方法与时间更新模块3011作为执行主体执行本发明实施例提供的标准外设扩展接口设备的时间同步方法的具体过程类似,此处不进行赘述。
本发明实施例提供的标准外设扩展接口设备的时间同步***,基于PCIE接口实现,实现简单且成本低,PCIE接口易于扩展和部署实施。
下面以一个具体的实施例对本发明实施例提供的标准外设扩展接口设备的时间同步方法实现过程进行说明。在本发明实施例中,上位机采用网络测试仪表。
对网络交换机的转发功能进行测试的时候,为了测试交换机的时延,网络测试仪表发送端的PCIE网卡(以下简称第一网卡)和接收端的PCIE网卡(以下简称第二网卡)的时间需要同步,否则不能得到准确的时延。因此,在测试交换机的时延时,可以采用本发明实施例提供的标准外设扩展接口设备的时间同步方法定期对第一网卡和第二网卡进行时间同步。
将第一网卡和第二网卡分别插到网络测试仪表的主板的PCIE插槽上,网络测试仪表可以通过第一网卡和第二网卡发送或者接收数据。网络测试仪表包括具有独立时钟源驱动的第一计时模块和时间更新模块,第一网卡和第二网卡包括具有独立时钟源驱动的第二计时模块。预先设置时间同步周期、有效通信时间阈值和时间同步窗口阈值。
网络测试仪表的时间更新模块从第一计时模块获取当前时间,如果当前时间到达时间同步周期对应的进行时间同步时间,那么通过PCIE接口向第一网卡和第二网卡发送获取时间请求,通过第一计时模块获取向第一网卡发送获取时间请求的时间,作为第一网卡对应的第一时间和通过第一计时模块获取向第二网卡发送获取时间请求的时间,作为第二网卡对应的第一时间。
第一网卡接收到获取时间请求之后,会从第一网卡的第二计时模块获取当前时间作为第一网卡的设备时间,然后将第一网卡的设备时间携带在时间应答信息中发送给网络测试仪表的时间更新模块。类似的,第二网卡会将第二网卡的设备时间携带在时间应答信息中发送给网络测试仪表的时间更新模块。
时间更新模块通过第一计时模块获取到接收第一网卡返回的时间应答信息的时间,作为第一网卡对应的第二时间,并获取到接收第二网卡返回的时间应答信息的时间,作为第二网卡对应的第二时间。
时间更新模块计算第一网卡对应的第二时间与第一网卡对应的第一时间的时间差,然后将上述时间差与有效通信时间阈值进行比较,如果上述时间差小于有效通信时间阈值,那么时间更新模块根据第一网卡对应的第一时间,第一网卡对应的第二时间以及第一网卡返回的时间应答信息包括的第一网卡的设备时间,获得第一网卡对应的同步时间差值。类似的,可以获得第二网卡对应的同步时间差值。
时间更新模块向第一网卡发送时间同步请求,时间同步请求包括第一网卡对应的同步时间差值。第一网卡在接收到时间同步请求之后,第一网卡的第二计时模块会根据同步时间差值对时间进行校准,在校准完成之后第一网卡的第二计时模块在独立的时钟源的驱动下继续计时。
时间更新模块向第二网卡发送时间同步请求,时间同步请求包括第二网卡对应的同步时间差值。第二网卡在接收到时间同步请求之后,第二网卡的第二计时模块会根据同步时间差值对时间进行校准,在校准完成之后第二网卡的第二计时模块在独立的时钟源的驱动下继续计时。
在网络测试仪表的时间更新模块分别与第一网卡和第二网卡时间同步完成之后,第一网卡和第二网卡实现了时间同步。
进一步地,网络测试仪表的时间更新模块在发送时间同步请求给第一网卡的同时,会通过第一计时模块获得发送所述时间同步请求的时间作为第一网卡对应的第三时间。网络测试仪表的时间更新模块在发送时间同步请求给第二网卡的同时,会通过第一计时模块获得发送所述时间同步请求的时间作为第二网卡对应的第三时间。
网络测试仪表的时间更新模块比较第一网卡对应的第一时间和第二网卡对应的第一时间,将较早的时间作为当前时间同步周期的同步开始时间。网络测试仪表的时间更新模块比较第一网卡对应的第三时间和第二网卡对应的第三时间,将较晚的时间作为当前时间同步周期的同步结束时间。
网络测试仪表的时间更新模块计算同步结束时间与同步开始时间的时间差,然后将上述时间差与时间同步窗口阈值进行比较,如果上述时间差大于时间同步窗口阈值,说明在时间同步窗口内没有完成第一网卡和第二网卡的时间同步,那么网络测试仪表会输出时间同步失败提示信息。
网络测试仪表的时间更新模块计算当前时间到下一个于时间同步周期的开始时间的时间差作为当前时间同步周期的剩余时间,然后将当前时间同步周期的剩余时间与时间同步窗口阈值进行比较,如果当前时间同步周期的剩余时间大于等于时间同步窗口阈值,说明当前时间同步周期的剩余时间足够重新进行一次时间同步,网络测试仪表的时间更新模块会重新对第一网卡和第二网卡进行时间同步。如果当前时间同步周期的剩余时间小于时间同步窗口阈值,说明当前时间同步周期的剩余时间不够重新进行一次时间同步,网络测试仪表的时间更新模块会在下一个时间同步周期对第一网卡和第二网卡进行时间同步。
图5是本发明第五实施例提供的标准外设扩展接口设备的时间同步装置的结构示意图,如图5所示,本发明实施例提供的标准外设扩展接口设备的时间同步装置,包括发送单元501、接收单元502、判断单元503和时间同步单元504,其中:
发送单元501用于基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;接收单元502用于接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;判断单元503用于在判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值之后,根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;时间同步单元504用于发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
具体地,发送单元501根据时间同步周期,会定期向各个PCIE设备发送获取时间请求,所述获取时间请求用于获取PCIE设备的时间。发送单元501在向每个PCIE设备发送获取时间请求的同时,会记录发送获取时间请求的时间作为每个PCIE设备对应的第一时间。其中,时间同步周期是预设的,根据实际需要进行设置,本发明实施例不做限定。
对于每个PCIE设备,在接收到所述获取时间请求之后会获取设备时间,然后将设备时间携带在时间应答信息中返回给接收单元502。接收单元502接收每个PCIE设备返回的时间应答信息,并在接收每个PCIE设备返回的时间应答信息的同时,记录接收时间应答信息的时间作为每个标准外设扩展接口设备对应的第二时间。其中,设备时间可以通过PCIE设备的计时模块获取的,PCIE设备的计时模块具有独立的时钟源。
对于每个PCIE设备,判断单元503会计算所述PCIE设备对应第二时间与所述PCIE设备对应的第一时间的时间差,然后将上述时间差与有效通信时间阈值进行比较,如果上述时间差小于有效通信时间阈值,那么判断单元503可以根据所述PCIE设备对应的第一时间,所述PCIE设备对应的第二时间以及所述PCIE设备返回的时间应答信息包括的设备时间,获得所述PCIE设备对应的同步时间差值。其中,有效通信时间阈值是指上位机和PCIE设备一次数据交互的最大时间,可以根据PCIE速度和传递消息大小计算得出。
对于每个PCIE设备,时间同步单元504在获得所述PCIE设备对应的同步时间差值之后,可以向所述PCIE设备发送时间同步请求,所述时间同步请求包括所述PCIE设备对应的同步时间差值。所述PCIE设备在接收到所述时间同步请求之后,会根据所述同步时间差值更新PCIE设备的时间,然后PCIE设备在计时模块独立的时钟源的驱动下继续计时。
本发明实施例提供的标准外设扩展接口设备的时间同步装置,基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间,接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间,若判断获知标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据标准外设扩展接口设备对应的第一时间,标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得标准外设扩展接口设备对应的同步时间差值,发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据标准外设扩展接口设备对应的同步时间差值进行时间同步,实现了各个PCIE设备的时间同步,降低了PCIE设备之间时间同步成本。
图6是本发明第六实施例提供的标准外设扩展接口设备的时间同步装置的结构示意图,如图6所示,在上述各实施例的基础上,进一步地,本发明实施例提供的标准外设扩展接口设备的时间同步装置还包括记录单元505、获得单元506和输出单元507,其中:
记录单元505用于在发送时间同步请求给每个标准外设扩展接口设备的同时,记录每个标准外设扩展接口设备对应的第三时间;其中,所述第三时间是发送所述同步时间同步请求给所述标准外设扩展接口设备的时间;获得单元506用于根据各个标准外设扩展接口设备对应的第一时间,获得同步开始时间,并根据各个标准外设扩展接口设备对应的第三时间,获得同步结束时间;输出单元507用于在判断获知所述同步结束时间与所述同步开始时间的时间差大于时间同步窗口阈值之后,输出时间同步失败提示信息。
图7是本发明第七实施例提供的标准外设扩展接口设备的时间同步装置的结构示意图,如图7所示,在上述各实施例的基础上,进一步地,本发明实施例提供的标准外设扩展接口设备的时间同步装置还包括重新时间同步单元508,其中:
重新时间同步单元508用于若判断获知当前时间同步周期的剩余时间大于等于所述时间同步窗口阈值,则重新对各个标准外设扩展接口设备进行时间同步。
在上述各实施例的基础上,进一步地,判断单元503具体用于:
根据公式△t=t1–te+ (t2 - t1)/2计算获得所述标准外设扩展接口设备对应的同步时间差值△t,其中,t1表示所述标准外设扩展接口设备对应的第一时间,t2表示所述标准外设扩展接口设备对应的第二时间,te表示所述标准外设扩展接口设备返回的时间应答信息包括的设备时间。
本发明实施例提供的装置的实施例具体可以用于执行上述各方法实施例的处理流程,其功能在此不再赘述,可以参照上述方法实施例的详细描述。
图8是本发明第八实施例提供的电子设备的实体结构示意图,如图8所示,该电子设备可以包括:处理器(processor)801、通信接口(Communications Interface)802、存储器(memory)803和通信总线804,其中,处理器801,通信接口802,存储器803通过通信总线804完成相互间的通信。处理器801可以调用存储器803中的逻辑指令,以执行如下方法:基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;若判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
此外,上述的存储器803中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例公开一种计算机程序产品,所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序,所述计算机程序包括程序指令,当所述程序指令被计算机执行时,计算机能够执行上述各方法实施例所提供的方法,例如包括:基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;若判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
本实施例提供一种计算机可读存储介质,所述计算机可读存储介质存储计算机程序,所述计算机程序使所述计算机执行上述各方法实施例所提供的方法,例如包括:基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;若判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
本领域内的技术人员应明白,本发明的实施例可提供为方法、***、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在本说明书的描述中,参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种标准外设扩展接口设备的时间同步方法,其特征在于,包括:
基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;
接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;
若判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值,则根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;
发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
2.根据权利要求1所述的方法,其特征在于,还包括:
在发送时间同步请求给每个标准外设扩展接口设备的同时,记录每个标准外设扩展接口设备对应的第三时间;其中,所述第三时间是发送所述同步时间同步请求给所述标准外设扩展接口设备的时间;
根据各个标准外设扩展接口设备对应的第一时间,获得同步开始时间,并根据各个标准外设扩展接口设备对应的第三时间,获得同步结束时间;
若判断获知所述同步结束时间与所述同步开始时间的时间差大于时间同步窗口阈值,则输出时间同步失败提示信息。
3.根据权利要求2所述的方法,其特征在于,还包括:
若判断获知当前时间同步周期的剩余时间大于等于所述时间同步窗口阈值,则重新对各个标准外设扩展接口设备进行时间同步。
4.根据权利要求1至3任一项所述的方法,其特征在于,所述根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及所述标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值包括:
根据公式△t=t1–te+ (t2 - t1)/2计算获得所述标准外设扩展接口设备对应的同步时间差值△t,其中,t1表示所述标准外设扩展接口设备对应的第一时间,t2表示所述标准外设扩展接口设备对应的第二时间,te表示所述标准外设扩展接口设备返回的时间应答信息包括的设备时间。
5.一种采用权利要求1至4任一项所述的标准外设扩展接口设备的时间同步方法的标准外设扩展接口设备的时间同步***,其特征在于,包括上位机和多个标准外设扩展接口设备,其中:
所述上位机与每个标准外设扩展接口设备通过标准外设扩展接口相连;
所述上位机包括时间更新模块和第一计时模块,所述时间更新模块与所述第一计时模块相连;每个标准外设扩展接口设备包括第二计时模块;
所述时间更新模块用于将所述第一计时模块的时间同步到各个标准外设扩展接口设备的第二计时模块。
6.一种采用权利要求1至4任一项所述的标准外设扩展接口设备的时间同步方法的标准外设扩展接口设备的时间同步***,其特征在于,包括时间同步设备、多台上位机,每台上位机对应多个标准外设扩展接口设备,其中:
所述时间同步设备分别与每台上位机通信连接;每台上位机包括时间更新模块和第一计时模块,所述时间更新模块与所述第一计时模块相连;每个标准外设扩展接口设备包括第二计时模块;
所述时间同步设备用于对每台上位机的第一计时模块进行时间校准;
所述上位机的时间更新模块用于将所述上位机的第一计时模块的时间同步到对应的各个标准外设扩展接口设备的第二计时模块。
7.一种标准外设扩展接口设备的时间同步装置,其特征在于,包括:
发送单元,用于基于时间同步周期定期向各个标准外设扩展接口设备发送获取时间请求,并记录每个标准外设扩展接口设备对应的第一时间;所述第一时间是发送所述获取时间请求给所述标准外设扩展接口设备的时间;
接收单元,用于接收每个标准外设扩展接口设备返回的时间应答信息,并记录每个标准外设扩展接口设备对应的第二时间;其中,所述第二时间是接收到所述标准外设扩展接口设备返回的时间应答信息的时间;所述时间应答信息包括设备时间;
判断单元,用于在判断获知所述标准外设扩展接口设备对应的第二时间与所述标准外设扩展接口设备对应的第一时间的时间差小于有效通信时间阈值之后,根据所述标准外设扩展接口设备对应的第一时间,所述标准外设扩展接口设备对应的第二时间以及标准外设扩展接口设备返回的时间应答信息包括的设备时间,获得所述标准外设扩展接口设备对应的同步时间差值;
时间同步单元,用于发送时间同步请求给每个标准外设扩展接口设备,以使得每个标准外设扩展接口设备根据所述标准外设扩展接口设备对应的同步时间差值进行时间同步;其中,所述时间同步请求包括所述标准外设扩展接口设备对应的同步时间差值。
8.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至4任一项所述的方法。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至4任一项所述的方法。
10.一种计算机程序产品,其特征在于,所述计算机程序产品包括计算机程序,所述计算机程序被处理器执行时实现权利要求1至4任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211003568.XA CN115080495B (zh) | 2022-08-22 | 2022-08-22 | 一种标准外设扩展接口设备的时间同步方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211003568.XA CN115080495B (zh) | 2022-08-22 | 2022-08-22 | 一种标准外设扩展接口设备的时间同步方法及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115080495A true CN115080495A (zh) | 2022-09-20 |
CN115080495B CN115080495B (zh) | 2022-11-15 |
Family
ID=83245287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211003568.XA Active CN115080495B (zh) | 2022-08-22 | 2022-08-22 | 一种标准外设扩展接口设备的时间同步方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115080495B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116131988A (zh) * | 2023-04-14 | 2023-05-16 | 深圳酷源数联科技有限公司 | 标准时间生成装置、方法、设备、可读存储介质及*** |
CN117979412A (zh) * | 2024-03-29 | 2024-05-03 | 江铃汽车股份有限公司 | 一种车载通讯远程终端内部时间同步方法及*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103210689A (zh) * | 2011-08-11 | 2013-07-17 | 华为技术有限公司 | 对pcie设备进行时间同步的方法、装置和*** |
CN109217939A (zh) * | 2018-06-20 | 2019-01-15 | 浙江大学 | 用于量子比特的可扩展、低延迟反馈调控设备 |
CN113917395A (zh) * | 2021-09-30 | 2022-01-11 | 清华大学 | 一种基于反射面扩展的声源定位方法、装置及电子设备 |
WO2022168475A1 (ja) * | 2021-02-04 | 2022-08-11 | オムロン株式会社 | 制御装置 |
-
2022
- 2022-08-22 CN CN202211003568.XA patent/CN115080495B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103210689A (zh) * | 2011-08-11 | 2013-07-17 | 华为技术有限公司 | 对pcie设备进行时间同步的方法、装置和*** |
CN109217939A (zh) * | 2018-06-20 | 2019-01-15 | 浙江大学 | 用于量子比特的可扩展、低延迟反馈调控设备 |
WO2022168475A1 (ja) * | 2021-02-04 | 2022-08-11 | オムロン株式会社 | 制御装置 |
CN113917395A (zh) * | 2021-09-30 | 2022-01-11 | 清华大学 | 一种基于反射面扩展的声源定位方法、装置及电子设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116131988A (zh) * | 2023-04-14 | 2023-05-16 | 深圳酷源数联科技有限公司 | 标准时间生成装置、方法、设备、可读存储介质及*** |
CN117979412A (zh) * | 2024-03-29 | 2024-05-03 | 江铃汽车股份有限公司 | 一种车载通讯远程终端内部时间同步方法及*** |
Also Published As
Publication number | Publication date |
---|---|
CN115080495B (zh) | 2022-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115080495B (zh) | 一种标准外设扩展接口设备的时间同步方法及*** | |
JP6192995B2 (ja) | 通信装置、通信システム、通信方法およびコンピュータプログラム | |
CN108023723B (zh) | 频率同步的方法以及从时钟 | |
EP2738971A1 (en) | Mehtod and device for clock synchronization | |
US20220248353A1 (en) | Synchronization method and device | |
CN105027489B (zh) | 精确时钟协议同步方法和节点 | |
JP2011193457A (ja) | 時間同期を行うためのシステムおよび方法 | |
US20160065358A1 (en) | Synchronization method, intermediate node, and slave node of communication network system | |
CN112838904B (zh) | Tsn网络延迟抖动测量装置及方法 | |
CN115694704B (zh) | 一种时间同步方法、装置、设备及存储介质 | |
CN107800529B (zh) | 一种网络节点的时钟频率同步方法 | |
CN112395231A (zh) | 一种多处理器间的数据延迟时间计算方法及装置 | |
US11689347B2 (en) | Communication apparatus, communication system, communication method, and computer readable medium | |
Akpinar et al. | Improved clock synchronization algorithms for the controller area network (CAN) | |
US20170117980A1 (en) | Time synchronization for network device | |
JP2015004649A (ja) | スレーブ装置、マスタ・スレーブシステム、および時刻同期方法 | |
CN112019288B (zh) | 时间同步方法、业务单板及网络设备 | |
CN113411157B (zh) | 用于时钟同步的方法、从时钟设备、主时钟设备和*** | |
WO2022227318A1 (zh) | 时间同步方法、装置、计算机设备和存储介质 | |
JP6310758B2 (ja) | 時刻同期装置および方法 | |
CN111638749A (zh) | 一种仿真***同步方法、仿真设备及*** | |
CN110687829A (zh) | 精度大于设定阈值的仿真时钟实现方法、***、介质及设备 | |
CN115085851B (zh) | 车载ecu时间同步方法、装置、车载ecu及存储介质 | |
CN112311521B (zh) | 一种设备组音频同步方法、装置、电子设备和存储介质 | |
EP4047843A1 (en) | Synchronization of clock domains on a data network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |