CN115033172B - 一种存储模块管控方法、装置、设备及存储介质 - Google Patents

一种存储模块管控方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN115033172B
CN115033172B CN202210469694.8A CN202210469694A CN115033172B CN 115033172 B CN115033172 B CN 115033172B CN 202210469694 A CN202210469694 A CN 202210469694A CN 115033172 B CN115033172 B CN 115033172B
Authority
CN
China
Prior art keywords
dual
configuration information
verification
power supply
switching chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210469694.8A
Other languages
English (en)
Other versions
CN115033172A (zh
Inventor
张克芹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210469694.8A priority Critical patent/CN115033172B/zh
Publication of CN115033172A publication Critical patent/CN115033172A/zh
Application granted granted Critical
Publication of CN115033172B publication Critical patent/CN115033172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了一种存储模块管控方法、装置、设备及存储介质，涉及计算机技术领域，包括：向双列直插式存储模块发送配置信息获取指令，以便双列直插式存储模块在接收到配置信息获取指令之后，从寄存器中读取目标配置信息；接收双列直插式存储模块发送的目标配置信息，并对目标配置信息进行相应的校验操作，以得到校验结果；基于校验结果向电源切换芯片发送对应的信号控制指令，以便电源切换芯片基于信号控制指令向双列直插式存储模块提供对应的电压。本申请利用双列直插式存储模块的配置信息进行校验，并根据校验结果向电源切换芯片发送对应的信号控制指令，从而通过控制对双列直插式存储模块提供的电压来控制当前状态，提高了数据的安全性。

Description

一种存储模块管控方法、装置、设备及存储介质
技术领域
本发明涉及计算机技术领域，特别涉及一种存储模块管控方法、装置、设备及存储介质。
背景技术
根据冯·诺依曼结构，计算机中有存储器，因此至今为止内存和硬盘在电脑中仍旧占有非常重要的地位。与大容量的硬盘不同，内存在存取速度上有着非常惊人的表现，但是断电后又不能保存存入的信息，因此在电脑硬件长期的发展过程中，内存一直扮演着中转站的角色。和其他硬件一样，内存遵循着摩根定律，从最远古的SIMM(single in-linememory module，单列直插式内存模块)到DDR(Double Data Rate SDRAM，双倍速率SDRAM)的出现，再以DDR为基础进行迭代，内存标准以及规格发生了很大变化。随着信息技术的飞速发展，内存技术现已发展至DDR5(一种计算机内存规格)时代。DDR5第一子代内存接口芯片RCD(Residual Current Device，剩余电流装置，寄存时钟驱动器)/DB(数据缓冲器)，支持的最高速率达4800Mbps(Million bits per second，兆比特每秒)，是DDR4(一种内存规格)最高速率的1.5倍；接口电压低至1.1V，能耗更低；采用创新的信号校准协议及均衡技术，大幅提高了内存信号完整性。
与DDR4内存模组相比，DDR5内存模组在架构上进行了革新，除配置内存颗粒和内存接口芯片之外，还需要搭配其它专用配套芯片。DDR5生产商首次推出了DDR5 PMIC(PowerManagement IC，电源管理集成电路)、TS(Transparent structure，透明衬底芯片)及SPDHub(surge protective device Hub，串行检测集线器)这三款配套芯片，可为DDR5内存模组提供多通道电源及管理、多点温度检测、I3C(Improved Inter Integrated Circuit，升级版***管理总线)串行总线及路由等辅助功能。这些配套芯片与内存接口芯片一起，共同助力DDR5内存模组在速度、容量、节能及可靠性等方面实现全面提升，满足新一代服务器、台式机及便携式电脑对内存***的更高要求。
新兴的I3C传输协议具有多重要点：I3C总线可以支持multi-master(多主设备)；I3C总线与传统的I2C设备兼容；支持软中断；比I2C总线的功耗更低；速度更快，可以支持到12.5MHZ。因此I3C技术应用于DDR5是一个必然的趋势。
MCTP(Management Component Transport Protocol，管理组件传输协议)是独立于各种媒介的计算机内部智能设备间相互通信的、建立在物理层基础之上的“数据链路层”协议，便于平台管理开发者快速、经济的开发和部署CIM(Common Information Model，通用信息模型)可接入的平台管理子***。MCTP定义了独立于物理媒介的传输层协议，链路层在系列MCTP绑定协议中定义，支持的物理媒介类型包括：PCIe(peripheral componentinterconnect express，一种高速串行计算机扩展总线标准)、SMBus(System ManagementBus，***管理总线)、USB(Universal Serial Bus，通用串行总线)、BT(Block Transfer，成组传送)、I3C等。
在现有方案中，BMC(Baseboard Management Controller，基板管理控制器)作为master(主设备)，通过SMBus去获取DIMM的相关信息，包括设备测点温度、电源状态、软件配置信息等。在这个过程中，一个常规的设计是增加一个电平转换芯片(level shift)，主要是解决BMC和DIMM之间电平不同的问题。由于两个部分的未完全耦合，信息不能共享，若DIMM不在***配置的白名单中时，CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)此时依然会使用VR Controller(电源切换芯片)给DIMM正常供电。同时也无法切断BMC与DIMM的信息沟通，对***的信息安全造成巨大的隐患。在整个拓扑链路中，只能有BMC一个master，且链路上数据的传输速率受限于SMBus，通常在400K左右。整个链路是一个开路设计，当DIMM这端出现数据异常时，BMC的最大反应就是寻求不到SMBus地址，无法做进一步的反应。
发明内容
有鉴于此，本发明的目的在于提供一种存储模块管控方法、装置、设备和存储介质，能够提高数据的安全性。其具体方案如下：
第一方面，本申请公开了一种存储模块管控方法，应用于复杂可编程逻辑器件，包括：
向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；
接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果；
基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。
可选的，所述接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果，包括：
接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据；
对所述帧数据进行相应的校验操作，以得到校验结果。
可选的，所述对所述帧数据进行相应的校验操作，以得到校验结果，包括：
读取所述帧数据中的所述目标配置信息；
将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配；
当在所述预设白名单中匹配到与所述目标配置信息对应的信息时，所述校验结果为校验通过；
当在所述预设白名单中未匹配到与所述目标配置信息对应的信息时，所述校验结果为校验失败。
可选的，所述基于所述校验结果向电源切换芯片发送对应的信号控制指令，包括：
当所述校验结果为校验通过时，向所述电源切换芯片发送用于提高目标信号的所述信号控制指令；
当所述校验结果为校验失败时，向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令。
可选的，所述基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压，包括：
向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令，以便所述电源切换芯片向所述双列直插式存储模块提供预设电压；所述预设电压为所述双列直插式存储模块正常工作时的电压；
向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令，以便所述电源切换芯片停止向所述双列直插式存储模块提供电压。
可选的，所述基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压之后，还包括：
将校验通过时的所述帧数据通过第二预设格式转换，以得到转换后帧数据；
通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器，以便在校验通过向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令时，所述基板管理控制器或所述中央处理器通过升级版***管理总线与所述双列直插式存储模块进行数据交互，并在监控到对应的数据发生变化时进行对应的预设处理操作。
可选的，所述基于所述校验结果向电源切换芯片发送对应的信号控制指令之后，还包括：
接收所述电源切换芯片在接收到所述信号控制指令后返回的与所述信号控制指令对应的反馈信息。
第二方面，本申请公开了一种存储模块管控装置，应用于复杂可编程逻辑器件，包括：
第一指令发送模块，用于向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；
信息接收模块，用于接收所述双列直插式存储模块发送的所述目标配置信息；
信息校验模块，用于对所述目标配置信息进行相应的校验操作，以得到校验结果；
第二指令发送模块，用于基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。
第三方面，本申请公开了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如前述公开的存储模块管控方法的步骤。
第四方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如前述公开的存储模块管控方法。
可见，本申请提供了一种存储模块管控方法，包括：向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果；基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。由此可见，本申请利用获取得到的双列直插式存储模块的配置信息对所述双列直插式存储模块的合法性进行校验，然后根据校验的结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压，从而控制双列直插式存储模块的使用状态，提高了数据的安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种存储模块管控方法流程图；
图2为一种管理组件传输协议方法示意图；
图3为一种双列直插式存储模块状态监控方法示意图；
图4为本申请公开的一种双列直插式存储模块控制方法示意图；
图5为本申请公开的一种具体的存储模块管控方法流程图；
图6为本申请公开的一种具体的存储模块管控方法流程图；
图7为本申请提供的存储模块管控装置结构示意图；
图8为本申请提供的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，BMC作为master，通过SMBus去获取DIMM的相关信息，包括设备测点温度、电源状态、软件配置信息等。在这个过程中，一个常规的设计是增加一个电平转换芯片，主要是解决BMC和DIMM之间电平不同的问题。由于两个部分的未完全耦合，信息不能共享，若DIMM不在***配置的白名单中时，CPLD此时依然会使用VR Controller给DIMM正常供电。同时也无法切断BMC与DIMM的信息沟通，对***的信息安全造成巨大的隐患。在整个拓扑链路中，只能有BMC一个master，且链路上数据的传输速率受限于SMBus，通常在400K左右。整个链路是一个开路设计，当DIMM这端出现数据异常时，BMC的最大反应就是寻求不到SMBus地址，无法做进一步的反应。为此，本申请提供了一种存储模块管控方法，能够提高数据的安全性。
本发明实施例公开了一种存储模块管控方法，参见图1所示，应用于复杂可编程逻辑器件，该方法包括：
步骤S11：向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息。
本实施例中，首先向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息。可以理解的是，在MCTP协议下，将复杂可编程逻辑器件作为master，向双列直插式存储模块发送配置信息获取指令。所述向双列直插式存储模块在接收到所述配置信息获取指令后，从本地的寄存器中读取自身的目标配置信息。
需要指出的是，如图2所示，现有技术中MCTP协议下CPLD收发数据的控制方法的主要特征为：将CPLD作为master，通过I3C 0(即第一升级版***管理总线)给DIMM发送配置信息获取指令，DIMM在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息，并将所述目标配置信息以帧数据的格式发送至CPLD，CPLD对所述帧数据进行校验操作，即根据所述帧数据判断该DIMM设备是否在***的白名单中，若该DIMM设备是否在***的白名单中则表明校验通过，通过I3C1(即第二升级版***管理总线)将校验结果发送至BMC，BMC通过上述校验结果决定是否开启用于与DIMM进行信息沟通的I3C 2(即第三升级版***管理总线)。
当前的DIMM状态监控过程如图3所示，将BMC作为master，通过SMBus获取DIMM的相关信息，包括设备测点温度、电源状态、软件配置信息等，同时设计一个电平转换芯片(level shift)，用于解决BMC和DIMM之间电平不同的问题，但由于两个部分的未完全耦合，信息不能共享。若DIMM不在***配置的白名单中时，CPLD此时依然可以给DIMM正常供电。同时也无法切断BMC与DIMM的信息沟通，对***的信息安全造成巨大的隐患。SMBus_SDA为在SMBus通讯协议下的数据，SMBus_SCL为在SMBus通讯协议下的时钟。
步骤S12：接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果。
本实施例中，向双列直插式存储模块发送配置信息获取指令之后，接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果。具体的，在接收到所述双列直插式存储模块发送的所述目标配置信息之后，将所述目标配置信息与所述预设白名单中的信息进行比对，所述比对结果即为校验结果。例如若比对成功则表明所述双列直插式存储模块设备在所述预设白名单中，即当前所述双列直插式存储模块设备为合法设备，校验通过。
步骤S13：基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。
本实施例中，得到校验结果之后，基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。可以理解的是，由于校验结果包含校验通过与校验失败两种结果，因此则需要根据实际得到的校验结果判断向电源切换芯片发送对应的信号控制指令。所述信号控制指令则对应着所述电源切换芯片向所述双列直插式存储模块提供的电压大小。
需要指出的是，具体过程如图4所示，通过I3C 0给DIMM发送配置信息获取指令，DIMM在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息，并将所述目标配置信息以帧数据的格式发送至CPLD，CPLD对所述帧数据进行校验操作，即根据所述帧数据判断该DIMM设备是否在***的白名单中，即校验过程，与传统思维MCTP不同的是，CPLD根据该校验结果，决定enable(启动)信号的高低，即VR Controller的开关。如果DIMM在***的白名单中，则持续拉高enable，使VR Controller保证DIMM正常工作的用电；如果DIMM不在***的白名单中，则拉低enable即VR Controller的开关关闭，切断DIMM正常工作的用电。当校验通过时，通过I3C 1将校验结果经过Bus Switch(电源切换芯片)发送至BMC或CPU，BMC或CPU通过上述校验结果决定是否开启用于与DIMM进行信息沟通的I3C 2。如果接收到的校验结果为该DIMM在***设备的白名单中，则通过I3C 2与DIMM进行数据沟通；如果接收到的校验结果为该DIMM不在***设备的白名单中，此时VR Controller处于关闭状态，DIMM已经掉电，BMC或者CPU也无法通过I3C 2与DIMM进行数据沟通，从而保证了***数据的安全性。
可以理解的是，根据Eagle Stream平台的PDG(一种关于CPU的使用规范)要求，CPLD在时序进入一定阶段时，会拉高enable信号，使VR Controller保证DIMM正常工作的用电，从而确保DIMM进入正常工作的状态。
可见，本申请提供了一种存储模块管控方法，包括：向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果；基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。由此可见，本申请利用获取得到的双列直插式存储模块的配置信息对所述双列直插式存储模块的合法性进行校验，然后根据校验的结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压，从而控制双列直插式存储模块的使用状态，提高了数据的安全性。
参见图5所示，本发明实施例公开了一种存储模块管控方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。
步骤S21：向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息。
步骤S22：接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据。
本实施例中，接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据。可以理解的是，所述双列直插式存储模块在读取到自身的目标配置信息之后，需要将所述目标配置信息通过第一预设格式进行转换，得到第一预设格式帧数据，以便复杂可编程逻辑器件接收到所述帧数据。
步骤S23：读取所述帧数据中的所述目标配置信息。
本实施例中，接收到所述帧数据之后，读取所述帧数据，以获得所述双列直插式存储模块的目标配置信息。可以理解的是，所述目标配置信息包含设备型号、设备生产商等信息。
步骤S24：将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配，得到校验结果。
本实施例中，读取到所述目标配置信息之后，将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配，得到校验结果。如图6所示，将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配，当在所述预设白名单中匹配到与所述目标配置信息对应的信息时，所述校验结果为校验通过；当在所述预设白名单中未匹配到与所述目标配置信息对应的信息时，所述校验结果为校验失败。
步骤S25：基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。
本实施例中，得到校验结果之后，基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。可以理解的是，当所述校验结果为校验通过时，向所述电源切换芯片发送用于提高目标信号(即enable信号)的所述信号控制指令，以便所述电源切换芯片向所述双列直插式存储模块提供预设电压；当所述校验结果为校验失败时，向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令；以便所述电源切换芯片停止向所述双列直插式存储模块提供电压。在基于所述校验结果向电源切换芯片发送对应的信号控制指令之后，接收所述电源切换芯片在接收到所述信号控制指令后返回的与所述信号控制指令对应的反馈信息(PWRGD)。例如，若向所述电源切换芯片发送用于提高目标信号的所述信号控制指令，则接收到的反馈信息为所述电源切换芯片处于正常工作状态，即向所述双列直插式存储模块提供预设电压；若向所述电源切换芯片发送用于降低目标信号的所述信号控制指令，则接收到的反馈信息为所述电源切换芯片处于关闭状态，即停止向所述双列直插式存储模块提供电压。
需要指出的是，所述预设电压为所述双列直插式存储模块正常工作时的电压，例如12V电压。
步骤S26：将校验通过时的所述帧数据通过第二预设格式转换，以得到转换后帧数据。
本实施例中，若校验通过时向所述电源切换芯片发送用于提高目标信号的所述信号控制指令，以便所述电源切换芯片向所述双列直插式存储模块提供预设电压，则将校验通过时的所述帧数据通过第二预设格式转换，以得到转换后帧数据。可以理解的是，CPLD将所述帧数据在本地进行第二预设格式的转换，得到转换后帧数据。
步骤S27：通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器，以便在校验通过向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令时，所述基板管理控制器或所述中央处理器通过升级版***管理总线与所述双列直插式存储模块进行数据交互，并在监控到对应的数据发生变化时进行对应的预设处理操作。
本实施例中，得到转换后帧数据之后，通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器，以便在校验通过向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令时，所述基板管理控制器或所述中央处理器通过升级版***管理总线与所述双列直插式存储模块进行数据交互，并在监控到对应的数据发生变化时进行对应的预设处理操作。
具体的，根据实际情况通过接线切换开关选择将所述转换后帧数据发送至基板管理控制器或中央处理器，所述基板管理控制器或所述中央处理器通过I3C 2实现与所述双列直插式存储模块的数据交互，例如温度、电流、电压、功耗等信息，然后基板管理控制器或所述中央处理器分别监控对应的数据，例如基板管理控制器监控设备测点温度，中央处理器监控功耗信息等，在监控到对应的数据发生变化时进行对应的预设处理操作。
可以理解的是，在校验通过时，将所述转换后帧数据通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器；若校验不通过，此时DIMM处于掉电状态，无需向基板管理控制器或中央处理器发送所述转换后帧数据。通过接线切换开关与所述基板管理控制器或所述中央处理器进行数据交互时采用不同的I3C作为数据传输的物理媒介。
需要指出的是，以I3C作为MCTP传输的物理媒介，能在保证DDR5的信号传输速率的同时，使其信号受到了CPLD的监控；当CPLD通过I3C 0监测到DIMM不在***设备的白名单中，直接通过enable信号关闭VR Controller，使DIMM时时处于被动态监控的状态下。解决了MCTP over SMBus数据传输速率过低的问题，以及DIMM在使用过程中无法被管控的问题。
关于上述步骤S21的具体内容可以参考前述实施例中公开的相应内容，在此不再进行赘述。
可见，本申请实施例通过向双列直插式存储模块发送配置信息获取指令；接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据；读取所述帧数据中的所述目标配置信息；将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配，得到校验结果；基于所述校验结果向电源切换芯片发送对应的信号控制指令；将校验通过时的所述帧数据通过第二预设格式转换，以得到转换后帧数据；通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器，以便在校验通过向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令时，所述基板管理控制器或所述中央处理器通过升级版***管理总线与所述双列直插式存储模块进行数据交互，并在监控到对应的数据发生变化时进行对应的预设处理操作，提高了数据的安全性。
参见图7所示，本申请实施例还相应公开了一种存储模块管控装置，应用于复杂可编程逻辑器件，包括：
第一指令发送模块11，用于向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；
信息接收模块12，用于接收所述双列直插式存储模块发送的所述目标配置信息；
信息校验模块13，用于对所述目标配置信息进行相应的校验操作，以得到校验结果；
第二指令发送模块14，用于基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。
可见，本申请包括：向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果；基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压。由此可见，本申请利用获取得到的双列直插式存储模块的配置信息对所述双列直插式存储模块的合法性进行校验，然后根据校验的结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压，从而控制双列直插式存储模块的使用状态，提高了数据的安全性。
在一些具体实施例中，所述第一指令发送模块11，具体包括：
第一指令发送单元，用于向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息。
在一些具体实施例中，所述信息接收模块12，具体包括：
帧数据接收单元，用于接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据。
在一些具体实施例中，所述信息校验模块13，具体包括：
配置信息读取单元，用于读取所述帧数据中的所述目标配置信息；
匹配单元，用于将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配；
校验通过单元，用于当在所述预设白名单中匹配到与所述目标配置信息对应的信息时，所述校验结果为校验通过；
校验失败单元，用于当在所述预设白名单中匹配到与所述目标配置信息对应的信息时，所述校验结果为校验通过。
在一些具体实施例中，所述第二指令发送模块14，具体包括：
第一信号控制指令发送单元，用于当所述校验结果为校验通过时，向所述电源切换芯片发送用于提高目标信号的所述信号控制指令，以便所述电源切换芯片向所述双列直插式存储模块提供预设电压；所述预设电压为所述双列直插式存储模块正常工作时的电压；
第二信号控制指令发送单元，用于当所述校验结果为校验失败时，向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令，以便所述电源切换芯片停止向所述双列直插式存储模块提供电压；
帧数据转换单元，用于将校验通过时的所述帧数据通过第二预设格式转换，以得到转换后帧数据；
转换后帧数据发送单元，用于通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器，以便在校验通过向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令时，所述基板管理控制器或所述中央处理器通过升级版***管理总线与所述双列直插式存储模块进行数据交互，并在监控到对应的数据发生变化时进行对应的预设处理操作；
反馈信号接收单元，用于接收所述电源切换芯片在接收到所述信号控制指令后返回的与所述信号控制指令对应的反馈信息。
进一步的，本申请实施例还提供了一种电子设备。图8是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图8为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的存储模块管控方法中的相关步骤。另外，本实施例中的电子设备20具体可以为电子计算机。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作***221、计算机程序222等，存储方式可以是短暂存储或者永久存储。
其中，操作***221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的存储模块管控方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的，本申请实施例还公开了一种存储介质，所述存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行时，实现前述任一实施例公开的存储模块管控方法步骤。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种存储模块管控方法、装置、设备及存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种存储模块管控方法，其特征在于，应用于复杂可编程逻辑器件，包括：
向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；
接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果；
基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压；
所述接收所述双列直插式存储模块发送的所述目标配置信息，并对所述目标配置信息进行相应的校验操作，以得到校验结果，包括：接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据；对所述帧数据进行相应的校验操作，以得到校验结果；
所述对所述帧数据进行相应的校验操作，以得到校验结果，包括：读取所述帧数据中的所述目标配置信息；将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配；当在所述预设白名单中匹配到与所述目标配置信息对应的信息时，所述校验结果为校验通过；当在所述预设白名单中未匹配到与所述目标配置信息对应的信息时，所述校验结果为校验失败；
所述基于所述校验结果向电源切换芯片发送对应的信号控制指令，包括：当所述校验结果为校验通过时，向所述电源切换芯片发送用于提高目标信号的所述信号控制指令；当所述校验结果为校验失败时，向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令；
所述基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压，包括：向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令，以便所述电源切换芯片向所述双列直插式存储模块提供预设电压；所述预设电压为所述双列直插式存储模块正常工作时的电压；向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令，以便所述电源切换芯片停止向所述双列直插式存储模块提供电压。
2.根据权利要求1所述的存储模块管控方法，其特征在于，所述基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压之后，还包括：
将校验通过时的所述帧数据通过第二预设格式转换，以得到转换后帧数据；
通过接线切换开关将所述转换后帧数据发送至基板管理控制器或中央处理器，以便在校验通过向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令时，所述基板管理控制器或所述中央处理器通过升级版***管理总线与所述双列直插式存储模块进行数据交互，并在监控到对应的数据发生变化时进行对应的预设处理操作。
3.根据权利要求1至2任一项所述的存储模块管控方法，其特征在于，所述基于所述校验结果向电源切换芯片发送对应的信号控制指令之后，还包括：
接收所述电源切换芯片在接收到所述信号控制指令后返回的与所述信号控制指令对应的反馈信息。
4.一种存储模块管控装置，其特征在于，应用于复杂可编程逻辑器件，包括：
第一指令发送模块，用于向双列直插式存储模块发送配置信息获取指令，以便所述双列直插式存储模块在接收到所述配置信息获取指令之后，从寄存器中读取目标配置信息；
信息接收模块，用于接收所述双列直插式存储模块发送的所述目标配置信息；
信息校验模块，用于对所述目标配置信息进行相应的校验操作，以得到校验结果；
第二指令发送模块，用于基于所述校验结果向电源切换芯片发送对应的信号控制指令，以便所述电源切换芯片基于所述信号控制指令向所述双列直插式存储模块提供对应的电压；
所述信息接收模块，具体用于接收所述双列直插式存储模块发送的将所述目标配置信息通过第一预设格式转换后得到的帧数据；
所述信息校验模块，具体用于对所述帧数据进行相应的校验操作，以得到校验结果；
所述信息校验模块，具体用于读取所述帧数据中的所述目标配置信息；将所述目标配置信息与存储在本地的预设白名单中的信息进行匹配；当在所述预设白名单中匹配到与所述目标配置信息对应的信息时，所述校验结果为校验通过；当在所述预设白名单中未匹配到与所述目标配置信息对应的信息时，所述校验结果为校验失败；
所述第二指令发送模块，具体用于当所述校验结果为校验通过时，向所述电源切换芯片发送用于提高目标信号的所述信号控制指令；当所述校验结果为校验失败时，向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令；
所述第二指令发送模块，具体用于向所述电源切换芯片发送用于提高所述目标信号的所述信号控制指令，以便所述电源切换芯片向所述双列直插式存储模块提供预设电压；所述预设电压为所述双列直插式存储模块正常工作时的电压；向所述电源切换芯片发送用于降低所述目标信号的所述信号控制指令，以便所述电源切换芯片停止向所述双列直插式存储模块提供电压。
5.一种电子设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至3任一项所述的存储模块管控方法的步骤。
6.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述的存储模块管控方法。
CN202210469694.8A 2022-04-30 2022-04-30 一种存储模块管控方法、装置、设备及存储介质 Active CN115033172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210469694.8A CN115033172B (zh) 2022-04-30 2022-04-30 一种存储模块管控方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210469694.8A CN115033172B (zh) 2022-04-30 2022-04-30 一种存储模块管控方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN115033172A CN115033172A (zh) 2022-09-09
CN115033172B true CN115033172B (zh) 2024-06-25

Family

ID=83118965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210469694.8A Active CN115033172B (zh) 2022-04-30 2022-04-30 一种存储模块管控方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115033172B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112637282A (zh) * 2020-12-08 2021-04-09 平安普惠企业管理有限公司 信息推送方法、装置、计算机设备和存储介质
CN113325940A (zh) * 2021-05-31 2021-08-31 山东英信计算机技术有限公司 智能设备的功耗管控方法、***、终端及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112114876B (zh) * 2020-09-11 2023-01-10 苏州浪潮智能科技有限公司 一种设备控制方法、***、电子设备及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112637282A (zh) * 2020-12-08 2021-04-09 平安普惠企业管理有限公司 信息推送方法、装置、计算机设备和存储介质
CN113325940A (zh) * 2021-05-31 2021-08-31 山东英信计算机技术有限公司 智能设备的功耗管控方法、***、终端及存储介质

Also Published As

Publication number Publication date
CN115033172A (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US8898358B2 (en) Multi-protocol communication on an I2C bus
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
US7952944B2 (en) System for providing on-die termination of a control signal bus
TWI569146B (zh) 用於高效能互連中之嵌入式串流路徑的方法、設備及系統
KR20080047998A (ko) 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체
US20160179427A1 (en) Low power entry in a shared memory link
US20090245008A1 (en) System and method for providing voltage power gating
US9552279B2 (en) Data bus network interface module and method therefor
US10162402B2 (en) Serial communication method
US20240045751A1 (en) Lighting Method and Apparatus Based on AMD Platform, Device and Readable Medium
EP2294577A1 (en) Read data flow control in a cascade interconnect memory system
CN115391261A (zh) 高速***组件互连装置以及包括其的计算***
WO2012081085A1 (ja) 割込み要因管理装置及び割込み処理システム
CN115033172B (zh) 一种存储模块管控方法、装置、设备及存储介质
CN101599050A (zh) 可适配的pci-e控制器核及其方法
CN110765065A (zh) 片上***
WO2014027223A1 (en) Data bus network interface module and method therefor
CN110765038B (zh) 处理器与lpc设备的通信方法、装置和存储介质
US20200065274A1 (en) Always-on ibi handling
US20110258492A1 (en) Device for testing serial interface
CN216014148U (zh) 一种服务器和服务器背板
WO2023160691A1 (zh) 一种基于连接器的端口管理方法及相关设备
CN117478227B (zh) 一种高速光通信连接器和服务器
US20230105094A1 (en) Power saving techniques for layer-to-layer interface
CN117407348B (zh) PCIe自适应转接方法、装置、存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant