CN115001501B - 数模转换器、音频播放器以及波形发生器 - Google Patents
数模转换器、音频播放器以及波形发生器 Download PDFInfo
- Publication number
- CN115001501B CN115001501B CN202210930105.1A CN202210930105A CN115001501B CN 115001501 B CN115001501 B CN 115001501B CN 202210930105 A CN202210930105 A CN 202210930105A CN 115001501 B CN115001501 B CN 115001501B
- Authority
- CN
- China
- Prior art keywords
- bit
- thermometer
- electrically connected
- latch unit
- decoding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及译码技术领域,尤其涉及一种数模转换器、音频播放器以及波形发生器。数模转换器包括:电平转换模块,用于接收输入电压的s位二进制码,并将输入电压进行电平转换后的输出电压分成n位低位二进制码和m位高位二进制码;使能单元,使能单元的第一使能端与电平转换模块的目标使能端电连接;温度计译码电路,温度计译码电路的输入端与电平转换模块电连接,用于将m位高位二进制码转换成多位温度计码;开关‑电阻模块,分别与温度计译码电路的输出端和电平转换模块电连接;s、n和m之间满足s=n+m;│m‑n│≤2。本发明用以实现在保证数模转换器的电路面积小的同时提高其转换精度,且降低功耗。
Description
技术领域
本发明涉及译码技术领域,尤其涉及一种数模转换器、音频播放器以及波形发生器。
背景技术
数模转换器(DAC)是一种将数字信号转化成模拟信号的电路,作为数字与模拟信号交换的桥梁,常用于显示器、驱动物联网设备中,其性能直接决定了芯片的优良程度与人机交流的体验。
电阻型数模转换器因其转换固有的单调性优势而广泛应用,具体可以分为串电阻以及R-2R电阻型数模转换器。串电阻单调性最好,常用于视频分析、仪表测量等应用,但其电路面积会随着分辨率的增加呈指数式增长,因此不适用于分辨率高的芯片中;R-2R电阻型数模转换器用到两种阻值的电阻且为倍数关系,适用于分辨率较高的芯片中且电路面积大大减小,但随着分辨率的提升,其转换精度会受到电路传输快慢的影响,功耗也较高。因此,如何在保证数模转换器的电路面积小的同时提高其转换精度,且降低功耗,成为迫在解决的问题。
发明内容
本发明提供一种数模转换器、音频播放器以及波形发生器,用以实现在保证数模转换器的电路面积小的同时提高其转换精度,且降低功耗。
本发明提供一种数模转换器,包括:
电平转换模块,用于接收输入电压的s位二进制码,并将所述输入电压进行电平转换后的输出电压分成n位低位二进制码和m位高位二进制码;
使能单元,所述使能单元的第一使能端与所述电平转换模块的目标使能端电连接;
温度计译码电路,所述温度计译码电路的输入端与所述电平转换模块电连接,用于将所述m位高位二进制码转换成多位温度计码;
开关-电阻模块,分别与所述温度计译码电路的输出端和所述电平转换模块电连接;用于接收所述多位温度计码和所述n位低位二进制码;
其中,s、n和m之间满足s=n+m;│m-n│≤2。
根据本发明提供的一种数模转换器,还包括用于电连接所述电平转换模块和开关-电阻模块的第一锁存单元;以及用于电连接所述电平转换模块和温度计译码电路的第二锁存单元;
所述第一锁存单元的输入端与所述电平转换模块电连接,所述第一锁存单元的输出端与所述开关-电阻模块电连接,所述使能单元的第二使能端与所述第一锁存单元的使能端电连接;
所述第二锁存单元的输入端与所述电平转换模块电连接,所述第二锁存单元的输出端与所述温度计译码电路的输入端电连接,所述使能单元的第二使能端与所述第二锁存单元的使能端电连接。
根据本发明提供的一种数模转换器,所述温度计译码电路包括第一温度计译码电路和第二温度计译码电路;所述第一温度计译码电路用于将m位高位二进制码中的低i位二进制码转换成多位温度计码;所述第二温度计译码电路用于将m位高位二进制码中的高j位二进制码转换成多位温度计码;
其中,m、i和j之间满足m=i+j;│j-i│≤2。
根据本发明提供的一种数模转换器,所述第二锁存单元包括第一子锁存单元和第二子锁存单元;
所述第一子锁存单元的输入端与所述电平转换模块电连接,所述第一子锁存单元的输出端与所述第一温度计译码电路的输入端电连接,所述使能单元的第二使能端与所述第一子锁存单元的使能端电连接;
所述第二子锁存单元的输入端与所述电平转换模块电连接,所述第二子锁存单元的输出端与所述第二温度计译码电路的输入端电连接,所述使能单元的第二使能端与所述第二子锁存单元的使能端电连接。
根据本发明提供的一种数模转换器,所述第一温度计译码电路的至少一个输入端串联连接多个反相器;所述第二温度计译码电路的至少一个输入端串联连接多个反相器。
根据本发明提供的一种数模转换器,所述数模转换器还包括电连接于所述电平转换模块和所述开关-电阻模块之间的延迟单元;所述延迟单元包括多个串联连接的反相器。
根据本发明提供的一种数模转换器,所述n位低位二进制码的位数和m位高位二进制码的位数相等。
根据本发明提供的一种数模转换器,所述低i位二进制码的位数和所述高j位二进制码的位数相等。
本发明还提供一种音频播放器,包括上述任一项所述的数模转换器。
本发明还提供一种波形发生器,包括上述任一项所述的数模转换器。
本发明提供的数模转换器、音频播放器以及波形发生器,通过温度计译码电路对进行电平转换模块输出电压的s位二进制码分段,即n位低位采用二进制码和m位高位采用温度计译码电路进行温度计译码。通过设置m位高位二进制码与n位低位二进制码的差值的绝对值小于或等于2,使得m位高位二进制码的位数和n位低位二进制码位数相近,使得开关-电阻模块中的开关数量减少,从而数模转换器的面积减小、且提高数模转换器的转换精度;通过加入使能单元控制电平转换模块处于不同的工作状态,能够在休眠时期显著降低功耗。从而本发明实施例的数模转换器实现在电路面积减小的同时提高其转换精度,且降低功耗。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的数模转换器的电路原理图之一;
图2是本发明提供的数模转换器的电路原理图之二;
图3是本发明提供的数模转换器的电路原理图之三;
图4是本发明提供的数模转换器的电路原理图之四;
图5是本发明提供的第一温度计译码电路的电路原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合图1描述本发明的一种数模转换器100,请参照图1,数模转换器100包括:电平转换模块10、使能单元20、温度计译码电路30以及开关-电阻模块40。
电平转换模块10,用于接收输入电压的s位二进制码,并将所述输入电压进行电平转换后的输出电压分成n位低位二进制码和m位高位二进制码。例如,电平转换模块10正常工作时,会将需要转换的高电平电压1.5V转换为3.3V,0V转换为0V。s位二进制码可以是各种位数的二进制码,如8位二进制码、10位二进制码、12位二进制码等。
使能单元20,所述使能单元20的第一使能端与所述电平转换模块10的目标使能端电连接。具体的,请参照图1,使能单元20具有第一使能端G_EN, 电平转换模块10具有目标使能端G_EN。使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN电连接,只有当使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN为高电平时,该本发明实施例的数模转换器100才可以正常工作。即本发明实施例中通过使能单元20与电平转换模块10相互配合控制电路的工作状态。当使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN为高电平时,本发明实施例的数模转换器100正常工作;否则为低电平时,本发明实施例的数模转换器100处于休眠状态。
温度计译码电路30,所述温度计译码电路30的输入端与所述电平转换模块10电连接,通过温度计译码电路30的温度计译码结构将所述m位高位二进制码转换成多位温度计码。多位温度计码输入到开关-电阻模块40,控制开关-电阻模块40中开关的状态。
开关-电阻模块40,分别与所述温度计译码电路30的输出端和所述电平转换模块10电连接;用于接收所述多位温度计码和所述n位低位二进制码。本发明实施例与所述电平转换模块10电连接的开关-电阻模块40可采用多个开关-R-2R电阻组并联的电路。其中,每个开关-R-2R电阻组包括串联连接的开关和R-2R电阻。与所述电平转换模块10电连接的开关-电阻模块40可采用多个开关-电阻组并联的电路。其中每个开关-电阻组包括串联连接的开关和电阻。
m位高位二进制码会经过温度计译码结构转换成多位温度计码输入到开关-电阻模块40,而n位低位二进制码输入开关-电阻模块40完成数字到模拟电压的转换。用于输出数模转换后的模拟电压,可接外部设备进行测试或接后一级运放电路实现不同功能。
本发明实施例中,s位二进制码、n位低位二进制码和m位高位二进制码之间满足s=n+m;│m-n│≤2。
需要说明的是,在温度计码与二进制码结合的数模转换器100中,最主要的部分是开关-电阻模块40,不同的分段方式引入开关数量不同进而决定了芯片面积。m位高位二进制码越多得到的温度计码越多,从而开关越多。本发明实施例为了减少开关数量与温度计码的复杂度,尽量选择n位低位二进制码和m位高位二进制码位数相近的方案。在一个实施例中,所述n位低位二进制码的位数和m位高位二进制码的位数相等。在本发明实施例中,当s位二进制码的位数为12位时,n位低位二进制码的位数为6位,m位高位二进制码的位数为6位。
在本发明实施例的数模转换器100的结构中,加入了温度计译码电路30的温度计译码结构对电路进行分段设计,其中高6位采用温度计译码结构,保证在相邻两位二进制码变化时不会出现多条支路同时变化的情况,使输出支路只变化一位,很好的保证了输出的转换精度。
本发明实施例又通过使能单元20与电平转换模块10相互配合控制电路的工作状态。当使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN为高电平时,本发明实施例的数模转换器100正常工作;否则为低电平时,本发明实施例的数模转换器100处于休眠状态。
综上,本发明实施例通过温度计译码电路30对进行电平转换模块10输出电压的s位二进制码分段,即n位低位采用二进制码和m位高位采用温度计译码电路30进行温度计译码。通过设置m位高位二进制码与n位低位二进制码的差值的绝对值小于或等于2,使得m位高位二进制码的位数和n位低位二进制码位数相近,使得开关-电阻模块40中的开关数量减少,从而数模转换器100的面积减小、且提高数模转换器100的转换精度;通过加入使能单元20控制电平转换模块10处于不同的工作状态,能够在休眠时期显著降低功耗。从而本发明实施例的数模转换器100实现在电路面积减小的同时提高其转换精度,且降低功耗。
在本申请实施例的其他方面,请参照图2,本发明实施例的数模转换器100,还包括用于电连接所述电平转换模块10和开关-电阻模块40的第一锁存单元50;以及用于电连接所述电平转换模块10和温度计译码电路30的第二锁存单元60。
所述第一锁存单元50的输入端与所述电平转换模块10电连接,所述第一锁存单元50的输出端与所述开关-电阻模块40电连接,所述使能单元20的第二使能端与所述第一锁存单元50的使能端电连接。即本发明实施例通过使能单元20与电平转换模块10、第一锁存单元50相互配合控制数模转换器100的工作状态,使能单元20的第二使能端EN与第一锁存单元50的使能端EN电连接,使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN相连,只有当第二使能端EN与第一使能端G_EN为高电平时,该数模转换器100才可以正常工作。通过增加第一锁存单元50,本发明实施例通过使能单元20与电平转换模块10、第一锁存单元50相互配合控制数模转换器100的工作状态,确保数模转换器100处于休眠状态时电路完全不工作,保证在休眠状态显著降低功耗。
所述第二锁存单元60的输入端与所述电平转换模块10电连接,所述第二锁存单元60的输出端与所述温度计译码电路30的输入端电连接,所述使能单元20的第二使能端与所述第二锁存单元60的使能端电连接。即本发明实施例通过使能单元20与电平转换模块10、第二锁存单元60相互配合控制数模转换器100的工作状态,使能单元20的第二使能端EN与第二锁存单元60的使能端EN电连接,使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN相连,只有当第二使能端EN与第一使能端G_EN为高电平时,该数模转换器100才可以正常工作。通过增加第二锁存单元60,本发明实施例通过使能单元20与电平转换模块10、第二锁存单元60相互配合控制数模转换器100的工作状态,确保数模转换器100处于休眠状态时电路完全不工作,保证在休眠状态显著降低功耗。
本发明提供的实施例的其他方面,请参照图3,温度计译码电路30包括第一温度计译码电路31和第二温度计译码电路32;所述第一温度计译码电路31用于将m位高位二进制码中的低i位二进制码转换成多位温度计码;所述第二温度计译码电路32用于将m位高位二进制码中的高j位二进制码转换成多位温度计码。
需要说明的是,为了进一步减少开关个数和温度计码的复杂度,本发明实施例电平转换模块10进一步将m位高位二进制码划分成低i位二进制码和高j位二进制码。第一温度计译码电路31用于将m位高位二进制码中的低i位二进制码转换成多位温度计码;所述第二温度计译码电路32用于将m位高位二进制码中的高j位二进制码转换成多位温度计码。其中,m、i和j之间满足m=i+j;│j-i│≤2。
本发明对输入电压的s位二进制码进行分段的原理如下:
在要求INL<1LSB,DNL<0.5LSB的情况下,其中DNL是Differencial NonLiner,即微分非线性度的缩写;INL是Interger NonLiner即积分非线性度的缩写。INL只与归一化的模拟面积有关,与分段方式无关,模拟面积越大,INL越小。芯片总面积从左到右的分别由DNL(微分非线性度)、INL(I积分非线性度)、分段方式(温度计码占比)决定,温度计码位数占总位数的60%-70%时整个电路性能最佳。温度计码的位数可以取为6、7、8、9。表1列出了不同分段方式对应的开关数。
表1
由表1可知在n位低位二进制码的位数和m位高位二进制码的位数接近时,如方案1中6+6和方案2中7+5的分段方式中,开关数较少。在n位低位二进制码的位数和m位高位二进制码的位数相等时,此时开关数最优。在一个实施例中,本实施例选用n位低位二进制码的位数和m位高位二进制码的位数为6+6的方案。
根据公式(1):
其中,公式(1)中b表示m位高位二进制码中的低i位二进制码(即低位温度计码)的位数,c表示n位低位二进制码的位数;I表示每条支路的电流;σ(I)表示每条支路电流的方差。
由公式(1)可知,为保证DNL尽可能小,在确定温度计码总位数之后,选择低位温度计码位数少的方案,虽然低位位数增加会导致毛刺幅度上升,但降低了数模转换器100的毛刺出现概率。同时为了减少开关数量与温度计码的复杂度,尽量选择高位温度计码位数与低位温度计码位数相近的方案。在一个实施例中,所述低i位二进制码的位数和所述高j位二进制码的位数相等。由表1可知,m位高位二进制码中的高j位二进制码(即高位温度计码位数)和低i位二进制码(即低位温度计码位数)为4+2,或者2+4时,此时对应的开关数为24。当m位高位二进制码中的高j位二进制码(即高位温度计码位数)和低i位二进制码(即低位温度计码位数)为3+3时,此时对应的开关数为20。因此,为了减少开关数量与温度计码的复杂度,应该选择m位高位二进制码中的低i位二进制码(即低位温度计码位数)、m位高位二进制码中的高j位二进制码(即高位温度计码位数)和n位低位二进制码为3+3+6的分段方式。
从而,本实施例的第一温度计译码电路31和第二温度计译码电路32都将三位的二进制码转换成七位温度计码。请参照图4,图4中D0- D5表示6位低位二进制码;D6- D8表示第一温度计译码电路31输入的3位二进制码;D9- D11表示第二温度计译码电路32输入的3位二进制码。第一温度计译码电路31和第二温度计译码电路32都是三位温度计译码结构,T1,T2,……,T7表示七位温度计码。A,B,C表示第二温度计译码电路32的输入端。
其中,第一温度计译码电路31和第二温度计译码电路32的三位二进制码对应真值表如表2所示。
表2
请参照表2,在本发明数模转换器100的结构中,加入了温度计译码结构,对电路进行分段设计,其中高六位采用温度计译码结构,保证在相邻两位二进制码变化时不会出现多条支路同时变化的情况,使输出支路只变化一位,很好的保证了输出的转换精度。例如二进制码000对应的温度计码为0000000;二进制码001对应的温度计码为0000001,只相邻两位二进制码变化,输出温度计码只变化一位。
由表2可以得出高j位二进制码(即高位温度计码位数)和低i位二进制码(即低位温度计码位数)对应的7位温度计码的关系为:
在温度计译码电路30包括第一温度计译码电路31和第二温度计译码电路32的基础上,本发明实施例的第二锁存单元60包括第一子锁存单元61和第二子锁存单元62。
所述第一子锁存单元61的输入端与所述电平转换模块10电连接,所述第一子锁存单元61的输出端与所述第一温度计译码电路31的输入端电连接,所述使能单元20的第二使能端与所述第一子锁存单元61的使能端电连接。
所述第二子锁存单元62的输入端与所述电平转换模块10电连接,所述第二子锁存单元62的输出端与所述第二温度计译码电路32的输入端电连接,所述使能单元20的第二使能端与所述第二子锁存单元62的使能端电连接。
本发明实施例通过使能单元20与电平转换模块10、第一子锁存单元61和第二子锁存单元62相互配合控制数模转换器100的工作状态,使能单元20的第二使能端EN与第一子锁存单元61和第二子锁存单元62的使能端EN电连接,使能单元20的第一使能端G_EN与电平转换模块10的目标使能端G_EN相连,只有当第二使能端EN与第一使能端G_EN为高电平时,该数模转换器100才可以正常工作。通过增加第一子锁存单元61和第二子锁存单元62,本发明实施例通过使能单元20与电平转换模块10、第一子锁存单元61和第二子锁存单元62相互配合控制数模转换器100的工作状态,确保数模转换器100处于休眠状态时电路完全不工作,保证在休眠状态显著降低功耗。
在温度计译码电路30包括第一温度计译码电路31和第二温度计译码电路32的基础上,本发明实施例的开关-电阻模块40包括与第一锁存单元50的输出端电连接的低六位开关-电阻模块41、与第一温度计译码电路31的输出端电连接的中三位开关-电阻模块42,以及与第二温度计译码电路32的输出端电连接的高三位开关-电阻模块43。低六位开关-电阻模块41可采用多个开关-R-2R电阻组并联的电路。其中,每个开关-R-2R电阻组包括串联连接的开关和R-2R电阻。中三位开关-电阻模块42、高三位开关-电阻模块43可采用多个开关-电阻组并联的电路。其中每个开关-电阻组包括串联连接的开关和电阻。
在本发明实施例的其他方面,所述第一温度计译码电路31的至少一个输入端串联连接多个反相器33;所述第二温度计译码电路32的至少一个输入端串联连接多个反相器33。
由于传统的温度计译码电路30的温度计译码结构只考虑了输入与输出之间的逻辑关系,忽略了PMOS管与NMOS管的特性,在实际应用过程中,与门和或门对同一数据的传输时间会有不同的延时,为防止这种延迟现象的发生,加入了反相器链来改善。请参照图5。图5表示第一温度计译码电路31的电路原理图。在第一温度计译码电路31的输入端B和输入端C都加入了两个反相器33组成的反相器链,从而避免同一数据的传输时的延时现象。可以理解的,第二温度计译码电路32的电路结构可参见第一温度计译码电路31的电路结构。
在本发明实施例的其他方面,所述数模转换器100还包括电连接于所述电平转换模块10和所述开关-电阻模块40之间的延迟单元70;所述延迟单元70包括多个串联连接的反相器。具体的,在一个实施例中,延时单元包括四级串联连接的反相器,延时单元是为了实现低位二进制与中高位二进制的传输时序匹配,即为了实现m位高位二进制码和n位低位二进制码的传输时序匹配。以免出现过长时间错位造成较高毛刺;多个串联连接的反相器组成的反相器链是通过级联逐渐增加尺寸,能够增强电路的驱动能力而不使信号失真。
在本发明实施例的其他方面,请参照图4,图4描述本发明实施例的开关-电阻模块40中电阻的等效示意图。图中R1, R2, R3和R4分别为:
其中公式(2)-公式(5)中,a为表2低三位二进制码对应的温度计码T1~T7中1的个数,表示有a个阻值为R的电阻接高电平VREF,剩余7-a个阻值为R的电阻接地。b为表2高三位二进制码对应的温度计码T1~T7中1的个数,表示有b个阻值为R的电阻接高电平VREF,剩余7-b个阻值为R的电阻接地。
根据戴维南等效定理可以得出本发明实施例的数模转换器100输出为:
本发明实施例的数模转换器100不仅能实现数模转换器100基本功能,而且线性度良好,经温度与工艺角仿真可知,该电路能够兼容温度-40℃-120℃与工艺角ff,tt,ss的变化,其DNL与INL都具有良好的特性,DNL<0.5LSB,INL<0.5LSB。消耗电流仅为0.8mA,降低功耗。
本发明还提供一种音频播放器(未图示),包括上述任一项所述的数模转换器100。从而使用了上述数模转换器100的音频播放器,能够实现在电路面积减小的同时提高其数模转换的转换精度,且降低功耗。
需要说明的是,音频播放器中的数模转换器100的具体结构参照上述实施例,由于本音频播放器采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
本发明还提供一种波形发生器(未图示),包括上述任一项所述的数模转换器100。从而使用了上述数模转换器100的波形发生器,能够实现在电路面积减小的同时提高其数模转换的转换精度,且降低功耗。
需要说明的是,波形发生器的数模转换器100的具体结构参照上述实施例,由于本波形发生器采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种数模转换器,其特征在于,包括:
电平转换模块,用于接收输入电压的s位二进制码,并将所述输入电压进行电平转换后的输出电压分成n位低位二进制码和m位高位二进制码;
使能单元,所述使能单元的第一使能端与所述电平转换模块的目标使能端电连接;
温度计译码电路,所述温度计译码电路的输入端与所述电平转换模块电连接,用于将所述m位高位二进制码转换成多位温度计码;
开关-电阻模块,分别与所述温度计译码电路的输出端和所述电平转换模块电连接;用于接收所述多位温度计码和所述n位低位二进制码;
其中,s、n和m之间满足s=n+m;│m-n│≤2;
所述温度计译码电路包括第一温度计译码电路和第二温度计译码电路;所述第一温度计译码电路用于将m位高位二进制码中的低i位二进制码转换成多位温度计码;所述第二温度计译码电路用于将m位高位二进制码中的高j位二进制码转换成多位温度计码;
其中,m、i和j之间满足m=i+j;
所述低i位二进制码的位数和所述高j位二进制码的位数相等。
2.根据权利要求1所述的数模转换器,其特征在于,还包括用于电连接所述电平转换模块和开关-电阻模块的第一锁存单元;以及用于电连接所述电平转换模块和温度计译码电路的第二锁存单元;
所述第一锁存单元的输入端与所述电平转换模块电连接,所述第一锁存单元的输出端与所述开关-电阻模块电连接,所述使能单元的第二使能端与所述第一锁存单元的使能端电连接;
所述第二锁存单元的输入端与所述电平转换模块电连接,所述第二锁存单元的输出端与所述温度计译码电路的输入端电连接,所述使能单元的第二使能端与所述第二锁存单元的使能端电连接。
3.根据权利要求2所述的数模转换器,其特征在于,所述第二锁存单元包括第一子锁存单元和第二子锁存单元;
所述第一子锁存单元的输入端与所述电平转换模块电连接,所述第一子锁存单元的输出端与所述第一温度计译码电路的输入端电连接,所述使能单元的第二使能端与所述第一子锁存单元的使能端电连接;
所述第二子锁存单元的输入端与所述电平转换模块电连接,所述第二子锁存单元的输出端与所述第二温度计译码电路的输入端电连接,所述使能单元的第二使能端与所述第二子锁存单元的使能端电连接。
4.根据权利要求1所述的数模转换器,其特征在于,所述第一温度计译码电路的至少一个输入端串联连接多个反相器;所述第二温度计译码电路的至少一个输入端串联连接多个反相器。
5.根据权利要求1所述的数模转换器,其特征在于,所述数模转换器还包括电连接于所述电平转换模块和所述开关-电阻模块之间的延迟单元;所述延迟单元包括多个串联连接的反相器。
6.根据权利要求1-5任一项所述的数模转换器,其特征在于,所述n位低位二进制码的位数和m位高位二进制码的位数相等。
7.一种音频播放器,其特征在于,包括权利要求1-6任一项所述的数模转换器。
8.一种波形发生器,其特征在于,包括权利要求1-6任一项所述的数模转换器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210930105.1A CN115001501B (zh) | 2022-08-04 | 2022-08-04 | 数模转换器、音频播放器以及波形发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210930105.1A CN115001501B (zh) | 2022-08-04 | 2022-08-04 | 数模转换器、音频播放器以及波形发生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115001501A CN115001501A (zh) | 2022-09-02 |
CN115001501B true CN115001501B (zh) | 2022-11-22 |
Family
ID=83022905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210930105.1A Active CN115001501B (zh) | 2022-08-04 | 2022-08-04 | 数模转换器、音频播放器以及波形发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115001501B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101753144A (zh) * | 2008-12-09 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 用于数模转换器的具有子温度计码的解码器结构 |
CN114640352A (zh) * | 2022-03-28 | 2022-06-17 | 电子科技大学 | 一种基于电流舵和r-2r电阻混合型的dac |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6191719B1 (en) * | 1997-08-25 | 2001-02-20 | Broadcom Corporation | Digital to analog converter with reduced ringing |
CN1152471C (zh) * | 2000-01-17 | 2004-06-02 | 华为技术有限公司 | I2c逻辑的电流舵结构数模转换器 |
CN2852534Y (zh) * | 2005-12-12 | 2006-12-27 | 深圳艾科创新微电子有限公司 | 一种高速分段电流型dac电路 |
CN103078645B (zh) * | 2012-12-27 | 2016-04-27 | 北京燕东微电子有限公司 | 一种宏单元、二进制码到温度计码的译码方法及译码电路 |
CN103281085B (zh) * | 2013-05-20 | 2016-04-06 | 中国科学院微电子研究所 | 数模转换器 |
CN111900990A (zh) * | 2020-06-22 | 2020-11-06 | 东南大学 | 一种基于混合编码的电流舵型数模转换器 |
-
2022
- 2022-08-04 CN CN202210930105.1A patent/CN115001501B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101753144A (zh) * | 2008-12-09 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 用于数模转换器的具有子温度计码的解码器结构 |
CN114640352A (zh) * | 2022-03-28 | 2022-06-17 | 电子科技大学 | 一种基于电流舵和r-2r电阻混合型的dac |
Also Published As
Publication number | Publication date |
---|---|
CN115001501A (zh) | 2022-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8310388B2 (en) | Subrange analog-to-digital converter and method thereof | |
EP2383894B1 (en) | Current switch cell and digital/analog converter | |
CN2852534Y (zh) | 一种高速分段电流型dac电路 | |
KR100814255B1 (ko) | 디지털-아날로그 변환기 | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
US8013770B2 (en) | Decoder architecture with sub-thermometer codes for DACs | |
CN109391270B (zh) | 具有含有电阻器阵列的子dac的数/模转换器(dac) | |
US7030799B2 (en) | Current-steering digital-to-analog converter | |
US9900021B1 (en) | Method and apparatus for digital modification and/or modulation of optical signals | |
CN115001501B (zh) | 数模转换器、音频播放器以及波形发生器 | |
CN117240294A (zh) | 一种应用于分段式dac电流源的校准方法及电路 | |
CN117254812A (zh) | 一种采用嵌套码译码电路的分段式电流舵dac | |
CN107171671B (zh) | 一种两级多位量化器及模数转换器 | |
Zhang et al. | A 10-bit 100 MS/s CMOS current-steering DAC | |
KR20040099887A (ko) | 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기 | |
JPH08125536A (ja) | 抵抗ラダー、d−a変換器、及びa−d変換器 | |
CN112305294B (zh) | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 | |
US6127959A (en) | Flash analog-to-digital converter with reduced number of resistors and comparators | |
CN210274034U (zh) | 一种高精度dac | |
KR100919872B1 (ko) | 이진 디코더 구조를 갖는 디지털-아날로그 변환기 | |
KR100495500B1 (ko) | 디지털/아날로그 변환기 | |
CN118199647A (zh) | 一种分段式电流舵dac | |
Wikner et al. | D/A conversion with linear-coded weights | |
Khandagale et al. | An 8-bit 500 MSPS segmented current steering DAC using Chinese abacus technique | |
US7375671B1 (en) | Systems and methods for reducing transient errors on digital to analog converters (DACs) deglitcher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |