CN115000029A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN115000029A
CN115000029A CN202210551530.XA CN202210551530A CN115000029A CN 115000029 A CN115000029 A CN 115000029A CN 202210551530 A CN202210551530 A CN 202210551530A CN 115000029 A CN115000029 A CN 115000029A
Authority
CN
China
Prior art keywords
chip
layer
wiring layer
plastic
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210551530.XA
Other languages
English (en)
Inventor
金豆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202210551530.XA priority Critical patent/CN115000029A/zh
Publication of CN115000029A publication Critical patent/CN115000029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请公开了一种封装结构及其制造方法，封装结构包括：第一芯片、第二芯片、第一塑封层、第一布线层、第二塑封层及第二布线层；所述第一塑封层、所述第一布线层、所述第二塑封层和所述第二布线层依次层叠设置，所述第一芯片封装在所述第一塑封层内，所述第二芯片封装在所述第二塑封层内，所述第一芯片通过所述第一布线层与所述第二芯片电连接；所述第二塑封层设有第二铜柱，所述第二铜柱的第一端与所述第一布线层电连接，所述第二铜柱的第二端与所述第二布线层电连接。

Description

封装结构及其制造方法
技术领域
本申请属于半导体封装技术领域，具体涉及一种封装结构及其制造方法。
背景技术
相关技术中，为了实现多芯片的小尺寸及高集成度封装，常采用3D封装技术以实现垂直方向的堆叠封装，缩小封装体积，还能提高传输速度。但传统的3D封装技术采用硅通孔技术，工艺技术复杂且成本较高。
发明内容
本申请旨在提供一种封装结构及其制造方法，至少解决传统3D封装技术工艺复杂的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提出了一种封装结构，包括：
第一芯片、第二芯片、第一塑封层、第一布线层、第二塑封层及第二布线层；
所述第一塑封层、所述第一布线层、所述第二塑封层和所述第二布线层依次层叠设置，
所述第一芯片封装在所述第一塑封层内，所述第二芯片封装在所述第二塑封层内，所述第一芯片通过所述第一布线层与所述第二芯片电连接；
所述第二塑封层设有第二铜柱，所述第二铜柱的第一端与所述第一布线层电连接，所述第二铜柱的第二端与所述第二布线层电连接。
第二方面，本申请实施例提出了一种封装结构的制造方法，包括：
在金属载体上设置第一芯片，
对所述第一芯片进行塑封，形成第一塑封层，
在所述第一塑封层上制作第一布线层，
在所述第一布线层上制备第二铜柱，
将第二芯片与所述第一芯片键合，
对所述第二芯片进行塑封，形成第二塑封层，
在所述第二塑封层上设置第二布线层。
在本申请的实施例中，第一芯片和第二芯片之间通过第一布线层实现面对面互连，可以缩短芯片之间的连接路径，减小电信号延迟和寄生效应并能抑制噪声；第二芯片包括至少一个芯片结构，在第二芯片包括多个间隔设置的芯片结构时，第二芯片的面积远大于第一芯片的面积，实现大扇出封装；第一芯片封装在第一塑封层内，第二芯片封装在第二塑封层内，有效保护电路，避免出现损坏，可靠性高；采用第二铜柱实现第一布线层和第二布线层之间的电连接，成本低，工艺操作简单。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本申请实施例的封装结构的结构示意图；
图2是根据本申请实施例的封装结构的制造方法的流程示意图；
图3是根据本申请实施例的封装结构的制造方法的部分工艺流程图之一；
图4是根据本申请实施例的封装结构的制造方法的部分工艺流程图之二；
图5是根据本申请实施例的封装结构的制造方法的部分工艺流程图之三；
图6是根据本申请实施例在第一芯片上制备第一铜柱的工艺流程图；
图7是根据本申请实施例在第二芯片上制备凸块的工艺流程图。
附图标记：
1、第一芯片；2、第二芯片；4、第一塑封层；5、第一布线层；6、第二塑封层；7、第二布线层；8、第二铜柱；9、焊球；10、第一铜柱；20、凸块；11、填充层；31、金属载体；32、热剥离膜；33、绝缘层；34、塑封料；35、金属焊盘。
具体实施方式
下面将详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请的描述中，需要理解的是，术语“厚度”、“上”、“下”、“顶”、“底”“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合图1描述本申请实施例的封装结构。
如图1所示，根据本申请一些实施例的封装结构，其包括第一芯片1、第二芯片2、第一塑封层4、第一布线层5、第二塑封层6及第二布线层7。其中，第二芯片2为至少一个。第一塑封层4、第一布线层5、第二塑封层6和第二布线层7依次层叠设置。
第一芯片1封装在第一塑封层4内，第二芯片2封装在第二塑封层6内。其中，第一芯片1通过第一布线层5与第二芯片2电连接。
第二塑封层6设有第二铜柱8，第二铜柱8的第一端与第一布线层5电连接，第二铜柱8的第二端与第二布线层7电连接。
如图1所示，第二芯片2有两个，两个第二芯片2间隔设置在第二塑封层6内。第一芯片1通过第一布线层5与两个第二芯片2均电连接。
如图1所示，第一塑封层4、第一布线层5、第二塑封层6和第二布线层7顺次层叠设置。第一芯片1的背面与第一塑封层4的下侧平齐，第一芯片1沿第一塑封层4的宽度方向居中布设。第二芯片2封装在第二塑封层6内，通过设置在第一塑封层4和第二塑封层6之间的第一布线层5，将第一芯片1和第二芯片2电连接。由此，第一芯片1和第二芯片2之间通过第一布线层5实现面对面互连，可以缩短芯片之间的连接路径，减小电信号延迟和寄生效应并能抑制噪声。
其中，单个第二芯片2的面积与第一芯片1的面积相同或大于第一芯片1的面积。在第二芯片2有多个的情况下，多个第二芯片2并排设置在第二塑封层6内。如图1所示，两个第二芯片2的面积之和远大于第一芯片1的面积，由此实现大扇出封装。
第一芯片1封装在第一塑封层4内，第二芯片2封装在第二塑封层6内，从而通过第一塑封层4保护第一芯片1的正面，通过第二塑封层6保护第二芯片2的正面，有效保护电路，避免出现损坏，可靠性高。
在一具体实施例中，第一芯片1上设有第一铜柱10，第二芯片2上设有凸块20。第一铜柱10和凸块20分别与第一布线层5电连接。
其中，第一芯片1的正面设有绝缘层33，绝缘层33上开窗设置第一铜柱10，第一铜柱10外露于第一塑封层4。第二芯片2设置凸块20的一侧朝向第一铜柱10。第二芯片2上分别设置绝缘层33，在绝缘层33上开窗设置凸块20，凸块20外露于第二塑封层6。需要说明的是，第一铜柱10外露于第一塑封层4指的是，第一铜柱10的端面与第一塑封层4的表面平齐且铜柱表面外露。比如，对第一芯片1塑封完成后，对第一芯片1正面磨片，减小塑封厚度至第一铜柱10暴露。凸块20外露于第二塑封层6和第一铜柱10外露于第一塑封层4的含义类同，不再赘述。凸块20采用导电材料制成，其结构根据第一芯片1和第二芯片2的键合方式确定。
本申请实施例提供的封装结构，第一芯片1设有第一铜柱10，第二芯片2设有凸块20，通过第一铜柱10和凸块20与第一布线层5电连接，对芯片的输出位置进行重新排布。采用第一铜柱10和第二铜柱8进行信号传输，相比于传统的硅通孔方式，工艺简单且成本低。
如图1所示，本申请实施例提供的封装结构中，第二布线层7上设有焊球9。
在第二布线层7设制备绝缘层33对第二塑封层6进行绝缘保护。绝缘层33上设有开窗，在开窗处通过涂设助焊剂-植球-回流-清洗，完成植球操作，实现封装结构的信号输出。
如图1所示，本申请实施例提供的封装结构，第二芯片2通过填充层11与第一布线层5固定。
在第二芯片2与第一芯片1键合后，通过底部填充技术实现第二芯片2的底部填充，形成填充层11，提高芯片的连接强度和抗跌落性能，达到保护芯片的目的。
本申请实施例提供的封装结构，第二芯片2的底部设有填充层11，通过填充层11增强与第一布线层5的连接稳固度，提高芯片的可靠性。
下面结合图2至图7描述本申请实施例的封装结构的制造方法。
本申请实施例还提供一种封装结构的制造方法，如图2所示，其包括：
步骤100，在金属载体31上设置第一芯片1。
步骤200，对第一芯片1进行塑封，形成第一塑封层4。
步骤300，在第一塑封层4上制作第一布线层5。
步骤400，在第一布线层5上制备第二铜柱8。
步骤500，将第二芯片2与第一芯片1键合。
步骤600，对第二芯片2进行塑封，形成第二塑封层6。
步骤700，在第二塑封层6上设置第二布线层7。
具体地，步骤100中，如图3(a)，在满足规格要求的金属载体31上贴热剥离膜32。热剥离膜32包括顺次叠放的热发泡层、基体层和粘附层。其中，热发泡层在加热至180℃左右时发泡且粘性降低，从而能够和金属载体31分离。粘贴时，热发泡层粘附在金属载体31上，如图3(b)，将第一芯片1面向下粘贴于热剥离膜32的粘附层上。
步骤200中，如图3(c)，对完成倒装的第一芯片1使用塑封料34进行晶圆级塑封，塑封料34可以为液态、粉末等状态的塑封材料。完成塑封后，通过后固化使塑封料34成型稳定。如图3(e)，使用金刚石磨轮对含有第一芯片1的人造晶圆正面进行磨片，减薄塑封厚度至第一芯片1上的铜柱暴露。然后，对第一铜柱10表面边缘毛刺进行微腐蚀，完成第一铜柱10表面露铜操作，形成第一塑封层4。
步骤300中，如图4(a)，在含有第一芯片1的人造晶圆上旋转涂覆绝缘胶体，在第一铜柱10的对应表面开窗，其他部分覆盖绝缘胶体，通过涂胶-曝光-显影-电镀-去胶-腐蚀-涂胶-曝光-显影-固化，完成第一布线层5和绝缘层33的制备，从而实现第一芯片1输出位置的重新排布。其中，在第一布线层5的上表面涂覆绝缘胶体并进行开窗。
步骤400中，如图4(b)，通过涂胶-曝光-显影-电镀-去胶-腐蚀工艺制备第二铜柱8，第二铜柱8的高度为60-80um。第二铜柱8的一端与第一布线层5相连，取代硅通孔结构，实现芯片的信号输出的作用。
步骤500中，如图4(c)，采用热压焊键合、混合键合、倒装中的任一方式将第一芯片1和第二芯片2的信号互连。
步骤600中，如图4(e)，使用塑封料34对第二芯片2进行晶圆级塑封，塑封的厚度高于第二芯片2的厚度。类似的，塑封料34可以为液体或粉末状的材料。完成塑封后，通过后固化使塑封料34成型稳定。然后进行磨片操作，如图5(a)，减小塑封厚度使第二铜柱8的表面露出，从而形成第二塑封层6。具体地，在磨片操作后，对第二铜柱8的表面进行微腐蚀。
步骤700中，如图5(b)，在第二塑封层6表面通过涂胶-曝光-显影-固化形成绝缘层33，在与第二铜柱8处开窗。如图5(c)，通过溅射-涂胶-曝光-显影-电镀-去胶-腐蚀-涂胶-曝光-显影-固化完成第二布线层7和另一绝缘层33的制备。需要说明的是，可以制备多层布线层，在每一布线层制备完成后，需要制备一层绝缘层33用于实现绝缘保护和开窗。
本申请实施例提供的封装结构的制造方法，通过在两次塑封保护第一芯片1和第二芯片2，在第一塑封层4上设置第一布线层5，以实现芯片之间的信号传输，实现面对面互连，降低电信号延迟并能实现大扇出封装。
在上述实施例基础上，在金属载体31上倒装第一芯片1之前还包括：
如图6所示，在第一芯片1上制备第一铜柱10。如图7所示，在第二芯片2上制备凸块20。
具体地，如图6(a)所示，第一芯片1包含金属焊盘35。如图6(b)所示，在第一芯片1上采用旋转涂胶的方式涂覆绝缘层33，之后通过曝光-显影-固化在金属焊盘35处开窗。绝缘层33用于实现绝缘保护和缓冲的作用，其厚度为3-10um。为了实现芯片信号输出，如图6(c)所示，在绝缘层33上开窗，在金属焊盘35处制备第一铜柱10。
具体地，通过溅射-涂胶-曝光-显影-电镀-去胶-腐蚀工艺在第一芯片1上制备第一铜柱10。其中，溅射是为了在晶圆表面形成阻挡粘附层和种子层，一般为钛层和铜层，钛层的厚度为
Figure BDA0003650928040000081
铜层的厚度为
Figure BDA0003650928040000082
或
Figure BDA0003650928040000083
涂胶-曝光-显影的目的是为了将掩膜版的图案转移至晶圆表面。其中，通过旋转涂覆的方法涂覆胶材，通过转速和时间控制胶层厚度，胶层厚度大于第一铜柱10的高度，一般为100um。曝光采用特定能量的紫外光线，根据胶材是正性胶材还是负性胶材选择曝光位置，使胶材发生变性。如果该胶材为正性胶材，紫外光线照射在需电镀铜柱的区域。如果胶材为负性胶材，则紫外光线照射在需电镀铜柱之外的区域。显影使正性胶材的感光区溶于显影液，负性胶材的非感光区溶于显影液。通过电镀工艺制备第一铜柱10，第一铜柱10的高度低于胶层厚度。第一铜柱10电镀完成后进行去胶工艺，将临时涂覆的胶层去除，再通过铜腐蚀和钛腐蚀，依次去除绝缘胶体表面的溅射层金属。
其中，如图7(a)所示，第二芯片2包括金属焊盘35。如图7(b)所示，在第二芯片2上分别制备绝缘层33。
如图7(c)所示，根据键合工艺选择制备的凸块20结构，通过溅射-涂胶-曝光-显影-电镀-去胶-腐蚀工艺制备凸块20。其中，溅射是为了在第二芯片2的晶圆表面形成阻挡层粘附层和种子层，一般采用钛层用于阻挡和粘附，采用铜层作为种子层。钛层的厚度为
Figure BDA0003650928040000084
铜层的厚度为
Figure BDA0003650928040000085
或
Figure BDA0003650928040000086
通过旋转涂覆的方法进行涂胶，对第二芯片2的晶圆表面涂覆胶层，通过控制转速和时间控制胶层厚度，胶层厚度根据凸块20的高度确定。进行曝光使胶材发生反应，曝光结束后通过显影去除无用的胶层。此时去除胶层区域直接裸露溅射的铜层，通过电镀在裸露出铜溅射层的区域生长凸块20。电镀过程中控制电流密度等关键参数以管控电镀的高度。然后去除在溅射后涂覆的胶层，进行腐蚀，去除溅射层金属。其中，腐蚀顺序与溅射顺序相反，先腐蚀种子层，然后腐蚀阻挡粘附层。
最后，如图6(d)和图7(d)所示，将第一芯片1和第二芯片2所在晶圆按所需厚度进行减薄。具体地，使用金刚石磨轮进行粗磨和精磨，直至满足晶圆厚度和粗糙度的要求。对完成磨片的晶圆贴划片膜，划片膜置于片环上，使用金刚石刀片或激光开槽配合刀片的方式进行切割。
需要说明的是，在第二芯片2上制备凸块20只要在第一芯片1和第二芯片2键合之前进行即可。
本申请实施例提供的封装结构制备方法，在两次塑封之前先在第一芯片1上制备第一铜柱10，在第二芯片2上制备凸块20，从而可以有效保护第一芯片1和第二芯片2，使各芯片免受损伤，提高封装结构的可靠性。
在上述实施例基础上，步骤600具体为对第二芯片2进行塑封，通过磨片减薄形成第二塑封层6。其中，第二铜柱8的高度低于磨片前第二塑封层6的高度。
在二次塑封后磨片时，由于第二铜柱8的高度较低，可以减小磨薄量，提高封装效率。另外，第二铜柱8采用电镀工艺制备而成，较低的第二铜柱8可以缩短铜柱制备时间，节约电镀资源。
在上述实施例基础上，步骤700之后还包括，在第二布线层7上制备焊球9。
具体地，如图5(d)，通过涂助焊剂-植球-回流-清洗步骤完成植球步骤，实现封装结构的信号输出。然后将含有第一芯片1和第二芯片2的人造晶圆贴于划片膜的片环上，通过金刚石刀片切割，如图5(e)，将人造晶圆分割成单颗封装结构。单颗封装结构实现多芯片堆叠封装，可以直接贴装于印刷电路板。
其中，在步骤500之后还包括：对第二芯片2的底部进行填充。
具体地，如图4(d)，采用底部填充技术对第二芯片2的底部进行填充，以增强第二芯片2的连接强度，提高芯片抗摔性能。
在本申请一具体实施例中，在金属载体31上设置第一芯片1包括：在金属载体31上粘贴热剥离膜32，将第一芯片1粘贴于热剥离膜32上。该制造方法还包括，将塑封后的第一芯片1放置在热板上，待热剥离膜32发泡后解除金属载体31，去除热剥离膜32。
如图3(a)，在满足规格要求的金属载体31上贴热剥离膜32。热剥离膜32包括顺次叠放的热发泡层、基体层和粘附层。其中，热发泡层在加热至180℃左右时发泡且粘性降低，从而能够和金属载体31分离。粘贴时，热发泡层粘附在金属载体31上，如图3(b)，将第一芯片1面向下粘贴于热剥离膜32的粘附层上。在第一芯片1塑封完成后即可去除金属载体31。去除时，如图3(c)，将完成塑封后的样品置于温度180℃左右的热板上，金属载体31背面直接与热板接触进行烘烤，待热发泡层发泡后便可解除金属载体31，然后揭除热剥离膜32，得到含第一芯片1的人造晶圆，如图3(d)。
需要说明的是，去除金属载体31只要在第一芯片1塑封之后进行即可，不具体限定其去除的具体时机。
本申请实施例提供的封装结构的制造方法，借助金属载体31为第一芯片1的塑封提供支撑，在第一芯片1塑封完成后可通过加热去除金属载体31，操作简单。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (11)

1.一种封装结构，其特征在于，包括：
第一芯片、第二芯片、第一塑封层、第一布线层、第二塑封层及第二布线层；
所述第一塑封层、所述第一布线层、所述第二塑封层和所述第二布线层依次层叠设置，
所述第一芯片封装在所述第一塑封层内，所述第二芯片封装在所述第二塑封层内，所述第一芯片通过所述第一布线层与所述第二芯片电连接；
所述第二塑封层设有第二铜柱，所述第二铜柱的第一端与所述第一布线层电连接，所述第二铜柱的第二端与所述第二布线层电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述第一芯片设有第一铜柱，所述第二芯片设有凸块，所述第一铜柱和所述凸块分别与所述第一布线层电连接。
3.根据权利要求1所述的封装结构，其特征在于，所述第二布线层上设有焊球。
4.根据权利要求1所述的封装结构，其特征在于，所述第二芯片通过填充层与所述第一布线层固定。
5.根据权利要求1所述的封装结构，其特征在于，所述第二芯片包括多个，多个所述第二芯片并排封装在所述第二塑封层内。
6.一种封装结构的制造方法，其特征在于，包括：
在金属载体上设置第一芯片，
对所述第一芯片进行塑封，形成第一塑封层，
在所述第一塑封层上制作第一布线层，
在所述第一布线层上制备第二铜柱，
将第二芯片与所述第一芯片键合，
对所述第二芯片进行塑封，形成第二塑封层，
在所述第二塑封层上设置第二布线层。
7.根据权利要求6所述的封装结构的制造方法，其特征在于，在所述在金属载体上倒装第一芯片之前还包括：在第一芯片上制备第一铜柱，在第二芯片上制备凸块。
8.根据权利要求6所述的封装结构的制造方法，其特征在于，对所述第二芯片进行塑封，形成第二塑封层具体包括：
对所述第二芯片进行塑封，通过磨片形成第二塑封层，其中，所述第二铜柱的高度低于所述第二塑封层在磨片之前的高度。
9.根据权利要求6所述的封装结构的制造方法，其特征在于，还包括：在所述第二布线层上制备焊球。
10.根据权利要求6所述的封装结构的制造方法，其特征在于，在将第二芯片分别与所述第一芯片键合之后还包括：对第二芯片的底部进行填充。
11.根据权利要求6所述的封装结构的制造方法，其特征在于，所述在金属载体上设置第一芯片具体包括：在所述金属载体上粘贴热剥离膜，将所述第一芯片粘贴在所述热剥离膜上；
所述制造方法还包括：将塑封后的第一芯片放置在热板上，待所述热剥离膜发泡后解除所述金属载体，去除所述热剥离膜。
CN202210551530.XA 2022-05-18 2022-05-18 封装结构及其制造方法 Pending CN115000029A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210551530.XA CN115000029A (zh) 2022-05-18 2022-05-18 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210551530.XA CN115000029A (zh) 2022-05-18 2022-05-18 封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115000029A true CN115000029A (zh) 2022-09-02

Family

ID=83027969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210551530.XA Pending CN115000029A (zh) 2022-05-18 2022-05-18 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115000029A (zh)

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US12014979B2 (en) Methods of forming semiconductor packages
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
US20160086930A1 (en) Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
US7901981B2 (en) Integrated circuit micro-module
JP2018523315A (ja) シリコン基板に埋め込まれたファンアウト型パッケージ構造及びその製造方法
CN110310895B (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
CN101101900A (zh) 管芯配置及制造方法
CN110379780B (zh) 一种硅基扇出型晶圆级封装方法及结构
KR20210009762A (ko) 팬-아웃 웨이퍼 레벨 패키지 제조 방법
CN112908947A (zh) 一种塑封封装结构及其制造方法
WO2020230442A1 (ja) 電子回路装置および電子回路装置の製造方法
US7906833B2 (en) Semiconductor device and manufacturing method thereof
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
CN112309874A (zh) 封装件及其形成方法
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN115000029A (zh) 封装结构及其制造方法
CN210223949U (zh) 一种三维***级集成硅基扇出型封装结构
WO2022161248A1 (zh) 一种晶圆级***封装结构及封装方法
CN210296354U (zh) 一种硅基三维扇出集成封装结构
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
KR101803605B1 (ko) 패키지화된 반도체 디바이스 및 그 패키징 방법
CN114373688A (zh) 一种三维扇出型晶圆级封装方法及封装结构
CN210296343U (zh) 一种硅基扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination