CN114975430A - 半导体管芯及用于感测电流和温度的方法和电子*** - Google Patents

半导体管芯及用于感测电流和温度的方法和电子*** Download PDF

Info

Publication number
CN114975430A
CN114975430A CN202210118923.1A CN202210118923A CN114975430A CN 114975430 A CN114975430 A CN 114975430A CN 202210118923 A CN202210118923 A CN 202210118923A CN 114975430 A CN114975430 A CN 114975430A
Authority
CN
China
Prior art keywords
sense
current
terminal
semiconductor die
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210118923.1A
Other languages
English (en)
Inventor
德塔德·彼得斯
萨沙·阿克塞尔·拜尔
托马斯·曼努埃尔·赖特尔
桑迪普·瓦利亚
弗兰克·沃尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114975430A publication Critical patent/CN114975430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体管芯及用于感测半导体管芯的电流和温度的方法和电子***。该半导体管芯包括：SiC衬底；主功率晶体管和电流感测晶体管，其被集成在衬底中，使得电流感测晶体管镜像在主功率晶体管中流动的电流；电连接至两个晶体管的栅电极的栅极端子；电连接至衬底中的漏极区域并且为两个晶体管所共用的漏极端子；电连接至主功率晶体管的源极区域和本体区域的源极端子；双模感测端子；以及在衬底中在两个晶体管之间的掺杂电阻器区域。双模感测端子电连接至电流感测晶体管的源极区域和本体区域。掺杂电阻器区域具有与两个晶体管的本体区域相同的导电类型，并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器。

Description

半导体管芯及用于感测电流和温度的方法和电子***
技术领域
本发明一般地涉及电子学领域，更具体地涉及半导体管芯。
背景技术
由于需要限制沟道电流，诸如短路的故障状况是影响功率晶体管的损耗性能的各种应用中的重要考虑因素。具有较小芯片(管芯)面积和高电流密度的基于碳化硅(SiC)的功率MOSFET(金属氧化物半导体场效应晶体管)导致短路能力较弱并且短路耐受时间减少。因此，在发生短路或过流情况之前，应尽可能早地以适当的方式关断设备。为此，片上感测被广泛用于电力电子***的自我保护。除了电流感测外，片上温度感测还提供关于故障状况的附加信息。这样的故障状况可以包括功耗过大、环境/冷却液温度过高、对流速率低或流体流速低、流体流动损失、冷却液中的气泡、冷却液混合物错误等。
不同种类的外部检测方法包括使用霍尔传感器实现的去饱和检测和过流检测。然而，这些检测方法无法在极端短路状况发生之前检测到故障，并且太慢和/或无法检测到半桥上的短路。
集成的片上电流传感器和温度传感器实现快速过流保护和过温保护。芯片中的一小部分有源MOSFET单元通常用于电流和温度观察。使用额外的光刻工艺步骤将感测单元与主晶体管单元分开，其增加了晶片制造工艺的成本和复杂性。此外，在集成温度和电流感测功率设备中通常使用五(5)个端子来获取温度和电流感测信号。三(3)个端子用于功率设备工作(源极、漏极和栅极)，并且两(2)个端子用于感测电流和温度。用于感测的每个附加端子都会导致芯片有效面积的损失，并且需要大量的连接工作，这导致封装利用率低。
因此，需要一种用于功率半导体设备的改进的电流和温度感测方法。
发明内容
根据半导体管芯的实施方式，该半导体管芯包括：SiC衬底；集成在SiC衬底中的主功率晶体管和电流感测晶体管，使得电流感测晶体管被配置成镜像在主功率晶体管中流动的电流；电连接至两个晶体管的栅电极的栅极端子；电连接至SiC衬底中的漏极区域并且为两个晶体管共用的漏极端子；电连接至主功率晶体管的源极区域和本体区域的源极端子；双模感测端子；以及SiC衬底中的在主功率晶体管与电流感测晶体管之间的掺杂电阻器区域，其中，双模感测端子电连接至电流感测晶体管的源极区域和本体区域，其中，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型，并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器。
根据用于半导体管芯的电流和温度感测方法的实施方式，该半导体管芯包括集成在SiC衬底中的功率晶体管和电流感测晶体管、源极端子、双模感测端子以及SiC衬底中的在功率晶体管与电流感测晶体管之间的掺杂电阻器区域，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器，该方法包括：在第一状态下：接通功率晶体管、电流感测晶体管和切换(toggle)设备，使得切换设备将半导体管芯的双模感测端子电耦接至电流感测电阻器；以及感测电流感测电阻器两端的电压降；以及在第二状态下：关断功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子与电流感测电阻器电解耦；提供流过半导体管芯的温度感测电阻器的恒定电流，或者将恒定电压源电连接至温度感测电阻器；以及感测半导体管芯的源极端子与双模感测端子之间的电压降，或者感测流过双模感测端子的电流。
根据用于感测半导体管芯的电流和温度的电子***的实施方式，该半导体管芯包括集成在SiC衬底中的功率晶体管和电流感测晶体管、源极端子、双模感测端子以及SiC衬底中的在功率晶体管与电流感测晶体管之间的掺杂电阻器区域，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器，该电子***包括：电流感测电阻器；将半导体管芯的双模感测端子电耦接至电流感测电阻器的切换设备；驱动器；以及感测电路，其中，在第一状态下：驱动器被配置成接通功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子电耦接至电流感测电阻器；以及感测电路被配置成感测电流感测电阻器两端的电压降；以及在第二状态下：驱动器被配置成关断功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子与电流感测电阻器电解耦；并且感测电路被配置成提供流过半导体管芯的温度感测电阻器的恒定电流或者将恒定电压源电连接至温度感测电阻器，以及感测半导体管芯的源极端子与双模感测端子之间的电压降或者感测流过双模感测端子的电流。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加的特征和优点。
附图说明
附图的元素不必相对于彼此按比例绘制。相似的附图标记表示对应的相似部分。各种所示实施方式的特征可以组合，除非它们相互排斥。实施方式在附图中进行描绘并且在下面的描述中进行详细描述。
图1示出了用于感测具有双模感测端子的半导体管芯的电流和温度的电子***的实施方式的电路示意图。
图2示出了半导体管芯的实施方式的俯视图。
图3A示出了半导体管芯的部分俯视图。
图3B示出了沿图3A中标记为A-A'的线的半导体管芯的横截面图。
图3C示出了沿图3A中标记为B-B'的线的半导体管芯的横截面图。
图3D示出了沿图3A中标记为C-C'的线的半导体管芯的横截面图。
图4示出了包括半导体管芯的电子***的另一实施方式的电路示意图。
图5示出了与图3C相同的横截面图，但是二极管被包括在半导体管芯的SiC衬底中。
图6示出了包括半导体管芯的电子***的另一实施方式的电路示意图。
图7A示出了与包括在半导体管芯中的功率晶体管的强制关闭的示例相关联的各种波形。
图7B示出了与经由双模感测端子在电流感测与温度感测之间交替的示例相关联的各种波形。
图8示出了包括半导体管芯的电子***的另一实施方式的电路示意图。
具体实施方式
本文描述了一种用于SiC(碳化硅)管芯(芯片)的改进的电流和温度感测方法。SiC芯片具有双模感测端子，其允许使用同一感测端子在电流感测与温度感测之间交替，而不需要两个单独的感测端子。在第一状态下，集成在SiC管芯中的功率晶体管和电流感测晶体管被接通，并且电流感测模式基于由电流感测晶体管镜像的电流而激活。在第二状态下，功率晶体管和电流感应晶体管被关断，并且温度感测模式基于集成在SiC管芯中并被配置为温度感测电阻器的掺杂电阻器两端的电压降或流过该掺杂电阻器的电流而激活。信号处理电路使用SiC管芯的同一双模感测端子在第一状态下测量电流信号并且在第二状态下测量温度信号。可以使用公共栅极驱动器信号结合小信号晶体管和小信号电流源来实现读出，以允许准同时地监测温度和电流两者。
对于电力电子设备的自我保护而言，经由双模感测端子在单管芯解决方案中结合电流感测和温度感测功能二者是有利的。电流感测和温度感测功能提供***保护以免受设备故障，在线束错误、线束故障、负载或电机故障、电感负载饱和、PWM(脉冲宽度调制)模式错误、击穿栅极驱动模式、功耗过大、环境/冷却液温度过高、对流速率或流体流速低、流体流动损失、冷却液中的气泡、冷却液混合物错误等的情况下提供***保护。许多安全性关键应用(例如电池电动车辆的主变频器)需要电力电子***自我保护。这意味着电力电子***的单一故障不得损坏其他***。因此，必须尽可能避免故障。安全相关功能例如电池断路开关、保险丝、高温保险丝等仅在自我保护特性无法按预期起作用的非常有限的情况下才需要，因为这样的元件是针对灾难性事件例如高压电池的熔断、火灾、***等的最终保护。
接下来参照附图描述的是电流和温度感测方法的示例性实施方式。虽然在SiC设备的上下文中描述了电流和温度感测方法，但电流和温度感测方法可以应用于其他类型的宽带隙半导体设备和非宽带隙半导体设备例如基于Si的设备。如本文所用的术语“宽带隙半导体”是指具有大于1.5eV的带隙的任何半导体材料。例如，术语“宽带隙半导体”包括SiC和GaN(氮化镓)。还可以使用其他宽带隙半导体材料。在以下实施方式中，对于n沟道器件，第一导电类型是n型并且第二导电类型是p型，而对于p沟道器件，第一导电类型是p型并且第二导电类型是n型。
图1示出了用于感测具有双模感测端子TCS的半导体管芯的电流和温度的电子***100的实施方式的电路示意图。电子***100可以是电力电子***例如DC/DC转换器、AC/DC转换器、DC/AC逆变器、AC/AC转换器等的一部分。
半导体管芯包括集成在SiC衬底102中的功率晶体管TMain和电流感测晶体管TSense。SiC衬底102可以包括基础半导体和在基础半导体上生长的一个或更多个外延层。半导体管芯还包括用于功率器件工作的源极端子S、漏极端子D和栅极端子G。
掺杂电阻器区域集成在功率晶体管TMain与电流感测晶体管TSense之间的SiC衬底102中，并且被配置为将源极端子S电连接至双模感测端子TCS的温度感测电阻器RT_Sense。形成半导体管芯的集成温度感测电阻器RT_Sense的掺杂电阻器区域与两个晶体管TMain、TSense的本体区域具有相同的导电类型(在n沟道晶体管的情况下为p型并且在p沟道晶体管的情况下为p型)。
电子***100还包括电流感测电阻器RC_Sense、切换设备104以及小信号电流源或恒压源V/IT_Sense。切换设备104基于工作状态将半导体管芯的双模感测端子TCS与电流感测电阻器RC_Sense电耦接或电解耦。切换设备104在图1中被示为小信号晶体管TToggle。
在第一状态下，半导体管芯的功率晶体管TMain和电流感测晶体管TSense与切换设备104一样被接通，使得切换设备104将半导体管芯的双模感测端子TCS电耦接至电流感测电阻器RC_Sense。第一状态配置允许通过感测电流感测电阻器RC_Sense两端的电压降来感测流过半导体管芯的功率晶体管TMain的电流，该电压降是在半导体管芯的源极端子S与双模感测端子TCS之间测量的。
在第二状态下，半导体管芯的功率晶体管TMain和电流感测晶体管TSense与切换设备104一样被关断，使得切换设备104将半导体管芯的双模感测端子TCS与半导体管芯的电流感测电阻器RC_Sense电解耦。电流/恒压源V/IT_Sense在第二状态下提供流过半导体管芯的温度感测电阻器RT_Sense的恒定电流，或者将恒压源V/IT_Sense电连接至温度感测电阻器RT_Sense。第二状态配置允许通过感测半导体管芯的温度感测电阻器RT_Sense两端的电压降或通过感测流过双模感测端子TCS的电流来对半导体管芯进行温度感测，该电压降如在半导体管芯的源极端子S与双模感测端子TCS之间测量的。因此，经由半导体管芯的同一双模感测端子TCS提供对半导体管芯的温度感测和电流感测二者。
图2示出了半导体管芯的实施方式的俯视图。根据该实施方式，包括在半导体管芯中的功率晶体管TMain是垂直设备，因为功率晶体管TMain的主电流流动路径在管芯的两个主要相对表面之间。因此，源极端子S和漏极端子D设置在半导体管芯的相对侧处，其中漏极端子D在图2中不可见。作为示例，源极端子S被***成图2中的至少两个单独的焊盘200、202。第一附加焊盘204实现栅极端子G，并且第二附加焊盘206实现双模感测端子TCS。在横向功率设备的情况下，所有端子将位于半导体管芯的同一侧。
图3A示出了半导体管芯的部分俯视图。图3B示出了沿图3A中被标记为A-A'的线的半导体管芯的横截面图。图3C示出了沿图3A中被标记为B-B'的线的半导体管芯的横截面图。图3D示出了沿图3A中被标记为C-C'的线的半导体管芯的横截面图。
功率晶体管单元300形成被包括在半导体管芯中的功率晶体管TMain，并且电流感测单元302形成被包括在半导体管芯中的电流感测晶体管TSense。功率晶体管单元300和电流感测单元302可以具有相同的配置、间距等，但是电流感测单元302比功率晶体管单元300少。例如，功率晶体管单元300和电流感测单元302可以具有带状单元配置，其中栅极沟槽304被布置为带，并且半导体台面306将栅极沟槽304分开。
金属化层308通过层间电介质310与SiC衬底102分开。金属化层308可以包括Al、Cu、AlCu等，并且被分割成主源极金属化区域312和感测源极金属化区域314。主源极金属化区域312形成或电连接至半导体管芯的源极端子S，并且通过层间电介质310中的开口接触功率晶体管单元300的半导体台面306中相反导电类型的源极区域316和本体区域318。感测源极金属化区域314形成或电连接至半导体管芯的双模感测端子TCS，并且接触电流感测单元302的半导体台面306中相反导电类型的源极区域320和本体区域322。两种晶体管类型的栅极沟槽304均包括通过栅极电介质326与SiC衬底102分开的栅极(G)电极324。
功率晶体管单元300和电流感测单元302通过与功率晶体管单元300的本体区域318和电流感测单元302的本体区域322具有相同导电类型(对于n沟道器件为p型)的掺杂电阻器区域328彼此隔离。例如，电流感测晶体管TSense可以被SiC衬底102中的主功率晶体管TMain横向包围，并且掺杂电阻器区域328可以形成在SiC衬底102的将电流感测晶体管TSense与主功率晶体管TMain分开的区域中。
沿着电流感测晶体管TSense的一侧，掺杂电阻器区域328可以在电流感测晶体管TSense的栅极沟槽304与主功率晶体管TMain的栅极沟槽304之间不间断地延伸，例如如图3B和图3C所示。掺杂电阻器区域328还可以邻接SiC衬底102的台面306，该台面306将主功率晶体管TMain的带状栅极沟槽304中的相邻带状栅极沟槽分开并且包括功率晶体管TMain的源极区域316和本体区域318，并且掺杂电阻器区域328可以邻接SiC衬底102的台面306，该台面306将电流感测晶体管TSense的带状栅极沟槽304中的相邻带状栅极沟槽分开并且包括电流感测晶体管TSense的源极区域320和本体区域322，例如如图3D中所示。
掺杂电阻器区域328通过层间电介质310中的对应开口在一端处连接至主源极金属化区域312并且在另一端处连接至感测源极金属化区域314。掺杂电阻器区域328是温度相关的并且形成温度感测电阻器RT_Sense，该温度感测电阻器RT_Sense将源极端子S电连接至半导体管芯的双模感测端子TCS。与具有高达约300℃的正温度系数和300℃以上的负温度系数的多晶硅不同，SiC衬底102的形成半导体管芯的集成温度感测电阻器RT_Sense的掺杂电阻器区域328具有高达至少400℃的负温度系数，这使得掺杂电阻器区域328更适合在较宽温度范围内进行温度感测。
掺杂电阻器区域328以具有足够高的电阻值例如>15kOhm的方式进行掺杂。在一个实施方式中，掺杂电阻器区域328在25℃下具有至少10kΩ/平方的薄膜电阻(sheetresistance)。
掺杂电阻器区域328可以通过用于形成晶体管单元300的本体区域318、晶体管单元302的本体区域322和可以形成在栅极沟槽304的一侧处的栅极氧化物屏蔽区域330、332的相同注入工艺来形成，其中栅极氧化物屏蔽区域330、332与本体区域318、322和掺杂电阻器区域328具有相同的导电类型。在这种情况下，掺杂电阻器区域328的掺杂剂浓度高于本体区域318、322的掺杂剂浓度。因此可以重复使用用于单元的注入工艺，但所得的掺杂剂浓度将不同。
例如，在n沟道SiC器件和用于电阻器区域328的p型掺杂的情况下，电阻器区域328由于受体的不完全电离而对温度高度敏感，并且因此当主功率晶体管TMain关断并且电流反向流过电流感测晶体管TSense的体二极管时可以用作集成的温度感测元件。在半导体管芯的特定区域中，掺杂电阻器区域328的电阻可以被设计为满足特定要求。通过相应地调整掺杂电阻器区域328的电阻，可以根据具体要求调整半导体管芯的ESD鲁棒性。
掺杂电阻器区域328用作pn结和温度感测电阻器两者。pn结为SiC衬底102的顶表面屏蔽高电场，将高电场限制于SiC衬底102。这样的屏蔽对于与Si相比通常经受10倍或更高电场的诸如SiC的宽带隙半导体尤其重要。如上面说明的，掺杂电阻器区域328对温度高度敏感。因此，通过在上覆金属化层308的主源极金属化区域312与感测源极金属化区域314之间连接掺杂电阻器区域328，掺杂电阻器区域328用作集成传感器元件。可以在半导体管芯的源极端子S与电流感测端子TCS之间感测由掺杂电阻器区域328形成的温度感测电阻器RT_Sense两端的电压。
由于掺杂电阻器区域328充分地将功率晶体管单元300和电流感测单元302彼此隔离，因此不需要额外的光刻步骤来提供这样的隔离，这降低了晶片制造工艺的成本和复杂性。在图3A中，栅极沟槽304被上覆金属化层308阻挡，并且因此在该图中使用虚线矩形示出。SiC衬底102还包括与源极区域316、320具有相同导电类型的漂移区334。与源极区域316、320具有相同导电类型的电流扩展区域336也可以形成在漂移区334中，并且具有比漂移区334更高的掺杂浓度。SiC衬底102可以包括漂移区334下方的与源极区域316、320具有相同导电类型的漏极区域338以及与漏极区域338接触的漏极金属化层340。在横向器件的情况下，半导体管芯的漏极区域338和漏极金属化340将设置在SiC衬底102的与源极区域316、320相同的一侧。
图4示出了包括半导体管芯的电子***100的另一实施方式的电路示意图。根据该实施方式，半导体管芯还包括在SiC衬底102中并与掺杂电阻器区域328并联连接的二极管400，掺杂电阻器区域328形成半导体管芯的温度感测电阻器RT_Sense。
图5示出了与图3C相同的横截面图，但二极管400被包括在SiC衬底102中。根据该实施方式，掺杂电阻器区域328是p型的，并且二极管400的n型阴极500形成在掺杂电阻器区域328中。阴极500接触形成半导体管芯的双模感测端子TCS或电连接至半导体管芯的双模感测端子TCS的感测源极金属化区域314。在该实施方式中，二极管400的p型阳极由掺杂电阻器区域328形成。
二极管400的极性使得仅可用于正向传导。与非二极管实施方式相比，通过二极管实施方式提供的温度信号较弱，但与掺杂电阻器区域328随温度的相对变化相比更线性(例如，约1mV/K-2mV/K)。在二极管400提供ESD和温度感测两者作为特性的极端ESD(静电放电)稳健性要求的情况下，二极管400可能是有益的。
图6示出了包括半导体管芯的电子***100的另一实施方式的电路示意图。半导体管芯可以包括或可以不包括图4和图5中所示的二极管400。
根据图6所示的实施方式，电子***100还包括栅极驱动器级600和具有感测电路604的驱动器602。栅极驱动器级600可以包括耦接在电压源VCC2与开关节点SW之间的高侧开关HS和耦接在开关节点SW与地之间的低侧开关LS。栅极驱动器级600被配置成基于由驱动器602提供的高侧开关信号VHS和低侧开关信号VLS来接通和关断功率晶体管TMain、电流感测晶体管TSense和切换设备104。
驱动器602由电压源VCC1供电并且从诸如微控制器的另一控制设备接收开关控制信号CTRL。驱动器602将开关控制信号CTRL分别转换成用于栅极驱动器级600的高侧开关信号VHS和低侧开关信号VLS。
驱动器602耦接至半导体管芯的感测端子S和双模感测端子TCS，使得感测电路604能够使用管芯的同一双模感测端子TCS感测在半导体管芯中流动的电流和半导体管芯的温度二者。
在第一状态下，驱动器602使栅极驱动器级600接通功率晶体管TMain、电流感测晶体管TSense和切换设备104，使得切换设备104将半导体管芯的双模感测端子TCS电耦接至电流感测电阻器RC_Sense。电流感测晶体管TSense在第一状态下激活并且镜像在功率晶体管TMain中流动的电流。镜像电流经由激活(导通)的切换设备104流过电流感测电阻器RC_Sense。感测电路604感测电流感测电阻器RC_Sense两端的电压降，从而启用包括在半导体管芯中的功率晶体管TMain的电流感测。
驱动器602或其他电路可以包括过压保护电路，例如将电流感测电阻器RC_Sense两端的电压感测与参考值进行比较的比较器。如果在电流感测电阻器RC_Sense两端感测到的电压降超过某个值，例如超过300mV，则过压保护电路会强制关断功率晶体管TMain。在一个实施方式中，在第一状态期间执行连续读出以用于电流感测/电流保护并且在第二状态期间执行触发读出以用于温度感测/温度保护。第二状态下的触发读出说明温度稳定。RC_Sense和RT_Sense电阻器值可以在以下范围内：正常工作电流产生电流感测电阻器RC_Sense两端的+/-300mV电压降并且更高电流产生更高电压降。可以通过比较器电路实现针对更高电流/更高电压降关闭***的保护特性。
图7A示出了在第一状态下功率晶体管TMain被强制关闭(“栅极关闭(GateShutdown)”)的示例，其中“VG”是施加到功率晶体管TMain的栅极的电压，“VDS”是功率晶体管TMain的漏极至源极电压，并且VSen是在电流感测电阻器RC_Sense两端感测到的电压降。如图7A所示，在电流感测电阻器RC_Sense两端感测到的电压VSen在整个导通(ON)时段ON1内不超过上限Vlim。因此，功率晶体管TMain的栅极电压VG跟随开关控制信号CTRL并且功率晶体管TMain在整个ON1时段保持导通。下一个导通时段(“ON2”)比ON1长，以增加功率晶体管TMain的漏极电流。在ON2期间，在电流感测电阻器RC_Sense两端感测到的电压VSen在ON2结束前超过上限Vlim。作为响应，驱动器602使功率晶体管TMain的栅极电压VG去激活(“栅极关闭”)，并且在ON2结束之前功率晶体管TMain被强制关断，即使开关控制信号CTRL在第一状态下仍然有效。
为了强调关闭特性，图7A中未示出经由半导体管芯的双模感测端子TCS进行的温度感测。在开关控制信号CTRL的导通时段之间的关断(OFF)时段期间，可以经由双模感测端子TCS感测管芯温度，其中关断时段对应于本文描述的第二状态。然而，为了强调关断特性，在与ON1与ON2之间的关断时段对应的温度感测窗口期间，电压Vsen显示为0V。
图7B示出了与在第一状态下的电流感测与第二状态下的温度感测之间交替的示例相关联的各种波形，该电流感测和温度感测两者均经由半导体管芯的双模感测端子TCS。在图7B中，“IL”表示从功率晶体管TMain流入电感器的负载电流。电感负载电流IL在功率晶体管TMain导通时增加，并且在功率晶体管TMain关断时减小。图7B还示出了开关控制信号CTRL的几个导通时段和中间的关断时段。第一状态对应于开关控制信号CTRL的导通时段，而第二状态对应于关断时段。在第一状态下可以经由双模感测端子TCS连续感测电流。因此，感测电压VSen与负载电流IL的变化成比例地变化。
可以在第二状态下经由双模感测端子TCS感测管芯温度。在一个实施方式中，在从关断时段开始起的一些稳定时间之后感测管芯温度。采样点由叠加在VSen波形上的点和在开关控制信号CTRL的关断时段期间叠加在CTRL波形上的垂直箭头表示。取决于被开关的负载电流IL的大小，温度读数可能高于或低于图7B中所示的温度读数，例如如由叠加在VSen波形上的水平虚线所指示的。还可以针对电流测量实现稳定时间。
在第二状态下，驱动器602使栅极驱动器级600关断功率晶体管TMain、电流感测晶体管TSense和切换设备104，使得切换设备104将半导体管芯的双模感测端子TCS与电流感测电阻器RC_Sense电解耦。在第二状态下，反激电流反向流过电流感测晶体管TSense的体二极管，并且温度感测基于反激电流。反激电流流过体二极管、温度感测电阻器RT_Sense并且流出半导体管芯。体二极管沿栅极沟槽304的与掺杂电阻器区域328相邻的一侧形成，掺杂电阻器区域328形成温度感测电阻器RT_Sense。
感测电路604可以例如经由电流/电压源V/IT_Sense提供恒定电压，用于植入温度感测。在这种情况下，感测电路604经由分压器感测指示温度的电压，该分压器例如由与恒压源V/IT_Sense和温度感测电阻器RT_Sense串联的另一电阻器形成。例如，恒定电压可以是5V，并且流入双模感测端子TCS的电流产生电阻值。另一种选项包括恒定电压加上产生分压器的串联电阻器。
代替感测流过双模感测端子TCS的电流来确定半导体管芯的温度，感测电路604可以替代地例如经由电流/电压源V/IT_Sense提供流过半导体管芯的温度感测电阻器RT_Sense的恒定电流，并且感测半导体管芯的源极端子S与双模感测端子TCS之间的电压降。在一个实施方式中，提供恒定电流的恒流/恒压源V/IT_Sense集成在驱动器602中。
也可以在第一状态下提供恒定电流。换言之，即使由恒流/恒压源V/IT_Sense提供的恒定电流在第二状态下用于温度感测，恒流/恒压源V/IT_Sense不一定必须在第一状态下被去激活。在这种情况下，驱动器602可以从在第一状态下在电流感测电阻器RC_Sense两端感测的电压降中减去恒定电压偏移，恒定电压偏移对应于恒定电流。因此，电流/电压源V/IT_Sense不会干扰在第一状态下执行的电流感测。
驱动器602可以基于在第二状态下在半导体管芯的源极端子S与双模感测端子TCS之间感测的电压降或流过双模感测端子TCS的感测电流来确定半导体管芯的温度。该电压降对应于由集成在半导体管芯中的掺杂电阻器区域328形成的温度感测电阻器RT_Sense两端的电压，而感测电流对应于在第二状态下流过温度感测电阻器RT_Sense的电流。
形成半导体管芯的集成温度感测电阻器RT_Sense的掺杂电阻器区域328具有定义的温度特性，如本文先前所描述的。在一个实施方式中，驱动器602基于这些定义的温度特性执行计算以确定管芯温度。单独地或组合地，通过感测温度感测电阻器RT_Sense两端的电压而产生的电压信号的值或流过双模感测端子TCS的感测电流的值可以通过集成在半导体管芯中的掺杂电阻器区域328的电阻值或小信号电流/恒压源V/IT_Sense的值来调整。通常，相关温度范围内的输出电压可以被设计为5V或3.3V，以与标准模数转换器电路兼容。由于功率晶体管TMain可以具有快速开关瞬态，因此传感器信号可能具有一定的噪声。因此，对于温度监测，在第二(关断)状态期间在PWM中心对准的触发读出可能是有利的。
代替驱动器602计算管芯温度，驱动器602可以从包括在驱动器602中或与驱动器602相关联的查找表(LUT)606检索温度值。从LUT 606检索的温度值最接近地对应于在第二状态下在半导体管芯的源极端子S与双模感测端子TCS之间感测到的电压降或者流过双模感测端子TCS的感测电流。驱动器602可以使用检索到的温度值作为半导体管芯温度的近似值，或者驱动器602可以在存储在LUT 606中的两个温度值之间进行插值以确定半导体管芯温度。
驱动器602或其他电路可以包括过压保护电路例如将温度感测电阻器RT_Sense两端的电压感测与参考值进行比较的比较器，并且如果感测到的电压降在一定范围例如3.3V至5V之外，则强制关断功率晶体管TMain。
不同的比较器电路可以用于电流和温度读出。例如，在电流感测模式下，当功率晶体管TMain、电流感测晶体管TSense和切换设备104导通时，可以使用窗口比较器来确定是否应该关断功率晶体管TMain。在温度感测模式下，当功率晶体管TMain、电流感测晶体管TSense和切换设备104关断时，温度读出可以在关断时段的中心附近进行并且连接至ADC(模数转换器)通道以允许温度稳定。也可以针对电流测量实现稳定时间。信号处理可以例如使用一个或更多个外部比较器在驱动器602外部完成。切换设备104可以集成在驱动器602中或诸如微控制器的单独设备中。在一个实施方式中，电流感测电阻器RC_Sense和切换设备104与电子***100和半导体管芯附接至同一印刷电路板608。
图8示出了包括半导体管芯的电子***100的另一实施方式的电路示意图。图8所示的实施方式与图1所示的实施方式相似。然而不同的是，切换设备104被实现为运算放大器700。例如，切换设备104可以是用作电流至电压放大器700的运算放大器电路，其具有作为电流感测电阻器RC_Sense的集成的低欧姆感测电阻器。其他类型的切换设备104可以用于基于工作状态将半导体管芯的双模感测端子TCS与电流感测电阻器RC_Sense耦接或解耦。
虽然本公开内容不受此限制，但以下编号的示例展示了本公开内容的一个或更多个方面。
示例1.一种半导体管芯，包括：SiC衬底；集成在SiC衬底中的主功率晶体管和电流感测晶体管，使得电流感测晶体管被配置成镜像在主功率晶体管中流动的电流；电连接至两个晶体管的栅电极的栅极端子；电连接至SiC衬底中的漏极区域并且为两个晶体管所共用的漏极端子；电连接至主功率晶体管的源极区域和本体区域的源极端子；双模感测端子；以及SiC衬底中的在主功率晶体管与电流感测晶体管之间的掺杂电阻器区域，其中，双模感测端子电连接至电流感测晶体管的源极区域和本体区域，其中，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型，并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器。
示例2.一种半导体管芯，包括：SiC衬底；集成在SiC衬底中的主功率晶体管和电流感测晶体管，使得电流感测晶体管被配置成镜像在主功率晶体管中流动的电流；电连接至两个晶体管的栅电极的栅极端子；电连接至SiC衬底中的漏极区域并且为两个晶体管所共用的漏极端子；电连接至主功率晶体管的源极区域和本体区域的源极端子；被配置成在电流感测与温度感测之间交替的双模端子；以及SiC衬底中的在主功率晶体管与电流感测晶体管之间的掺杂电阻器区域，其中，双模感测端子电连接至电流感测晶体管的源极区域和本体区域，其中，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器。
示例3.根据示例2的半导体管芯，其中，双模端子被配置成基于施加到栅极端子的信号在电流感测与温度感测之间交替。
示例4.根据示例2或3的半导体管芯，其中，双模感测端子被配置成在温度感测期间接收电流并且被配置成在电流感测期间输出流过电流感测晶体管的镜像的电流。
示例5.根据示例1至4中任一项的半导体管芯，其中，电流感测晶体管被SiC衬底中的主功率晶体管横向包围，并且其中，掺杂电阻器区域形成在SiC衬底的将电流感测晶体管与主功率晶体管分开的区域中。
示例6.根据示例1至5中任一项的半导体管芯，其中，沿着电流感测晶体管的第一侧，掺杂电阻器区域在电流感测晶体管的栅极沟槽与主功率晶体管的栅极沟槽之间延伸。
示例7.根据示例1至6中任一项的半导体管芯，其中，，掺杂电阻器区域在25℃下具有至少10kΩ/平方的薄膜电阻。
示例8.根据示例1至7中任一项的半导体管芯，其中，主功率晶体管包括多个带状栅极沟槽，其中，电流感测晶体管包括多个带状栅极沟槽，并且其中，掺杂电阻器区域形成在SiC衬底的将电流感测晶体管的带状栅极沟槽与主功率晶体管的带状栅极沟槽分开的区域中。
示例9.根据示例8的半导体管芯，其中，掺杂电阻器区域邻接SiC衬底的第一台面，第一台面将主功率晶体管的带状栅极沟槽中的相邻带状栅极沟槽分开并且包括主功率晶体管的源极区域和本体区域，并且其中，掺杂电阻器区域邻接SiC衬底的第二台面，第二台面将电流感测晶体管的带状栅极沟槽中的相邻带状栅极沟槽分开并且包括电流感测晶体管的源极区域和本体区域。
示例10.根据示例1至9中任一项的半导体管芯，还包括在SiC衬底中并且与掺杂电阻器区域并联连接的二极管。
示例11.根据示例10的半导体管芯，其中，二极管包括形成在掺杂电阻器区域中的阴极，其中，阴极接触形成双模感测端子或电连接至双模感测端子的金属化层，并且其中，二极管的阳极由掺杂电阻器区域形成。
示例12.一种用于半导体管芯的电流和温度感测方法，半导体管芯包括集成在SiC衬底中的功率晶体管和电流感测晶体管、源极端子、双模感测端子以及SiC衬底中的在功率晶体管与电流感测晶体管之间的掺杂电阻器区域，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器，方法包括：在第一状态下：接通功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子电耦接至电流感测电阻器；以及感测电流感测电阻器两端的电压降；以及在第二状态下：关断功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子与电流感测电阻器电解耦；提供流过半导体管芯的温度感测电阻器的恒定电流，或者将恒定电压源电连接至温度感测电阻器；以及感测半导体管芯的源极端子与双模感测端子之间的电压降，或者感测流过双模感测端子的电流。
示例13.根据示例12的方法，还包括：基于在第二状态下在半导体管芯的源极端子与双模感测端子之间感测到的电压降或者所感测到的流过双模感测端子的电流来确定半导体管芯的温度。
示例14.根据示例13的方法，其中，确定半导体管芯的温度包括：从查找表中检索温度值，温度值最接近地对应于在第二状态下在半导体管芯的源极端子与双模感测端子之间感测到的电压降或者所感测到的流过双模感测端子的电流。
示例15.根据示例12至14中任一项的方法，其中，在第一状态下还提供恒定电流，方法还包括：从在第一状态下在电流感测电阻器两端感测到的电压降中减去恒定电压偏移，恒定电压偏移对应于恒定电流。
示例16.一种用于感测半导体管芯的电流和温度的电子***，半导体管芯包括集成在SiC衬底中的功率晶体管和电流感测晶体管、源极端子、双模感测端子以及SiC衬底中的在功率晶体管与电流感测晶体管之间的掺杂电阻器区域，掺杂电阻器区域与两个晶体管的本体区域具有相同的导电类型并且被配置为将源极端子电连接至双模感测端子的温度感测电阻器，电子***包括：电流感测电阻器；将半导体管芯的双模感测端子电耦接至电流感测电阻器的切换设备；驱动器；以及感测电路，其中，在第一状态下：驱动器被配置成接通功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子电耦接至电流感测电阻器；以及感测电路被配置成感测电流感测电阻器两端的电压降；以及在第二状态下：驱动器被配置成关断功率晶体管、电流感测晶体管和切换设备，使得切换设备将半导体管芯的双模感测端子与电流感测电阻器电解耦；以及感测电路被配置成提供流过半导体管芯的温度感测电阻器的恒定电流或者将恒定电压源电连接至温度感测电阻器，并且感测半导体管芯的源极端子与双模感测端子之间的电压降或者感测流过双模感测端子的电流。。
示例17.根据示例16的电子***，其中，驱动器被配置成基于在第二状态下在半导体管芯的源极端子与双模感测端子之间感测到的电压降或者所感测到的流过双模感测端子的电流来确定半导体管芯的温度。
示例18.根据示例17的电子***，其中，驱动器被配置成从查找表中检索温度值以确定半导体管芯的温度，温度值最接近地对应于在第二状态下在半导体管芯的源极端子与双模感测端子之间感测到的电压降或者所感测到的流过双模检测端子的电流。
示例19.根据示例16至18中任一项的电子***，其中，在第一状态下还提供恒定电流，并且其中，驱动器被配置成从在第一状态下在电流感测电阻器两端感测到的电压降中减去恒定电压偏移，恒定电压偏移对应于恒定电流。
示例20.根据示例16至19中任一项的电子***，其中，切换设备是晶体管。
示例21.根据示例16至19中任一项的电子***，其中，切换设备是运算放大器。
示例22.根据示例16至21中任一项的电子***，其中，电流感测电阻器和切换设备与电子***和半导体管芯附接至同一印刷电路板。
示例23.根据示例16至22中任一项的电子***，其中，感测电路包括用于提供恒定电流的恒定电流源，并且其中，恒定电流源集成在驱动器中。
诸如“第一”、“第二”等的术语用于描述各种元件、区域、部分等，并且也不旨在进行限制。在整个描述中相似的术语指代相似的元素。
如本文使用的，术语“具有”、“包含”、“包括”、“含有”等是开放式术语，其指示存在所述元素或特征，但不排除附加元素或特征。冠词“一(a)”、“一个(an)”和“该(the)”旨在包括复数以及单数，除非上下文另有明确指示。
虽然本文已经示出和描述了具体实施方式，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种替选和/或等效实现方式代替所示和描述的具体实施方式。本申请旨在涵盖本文讨论的特定实施方式的任何修改或变化。因此，本发明旨在仅由权利要求及其等同物来限制。

Claims (20)

1.一种半导体管芯，包括：
碳化硅SiC衬底；
主功率晶体管和电流感测晶体管，其被集成在所述SiC衬底中，使得所述电流感测晶体管被配置成镜像在所述主功率晶体管中流动的电流；
栅极端子，其被电连接至所述主功率晶体管和所述电流感测晶体管各自的栅电极；
漏极端子，其被电连接至所述SiC衬底中的漏极区域并且为所述主功率晶体管和所述电流感测晶体管两者共用；
源极端子，其被电连接至所述主功率晶体管的源极区域和本体区域；
双模感测端子；以及
掺杂电阻器区域，其在所述SiC衬底中、在所述主功率晶体管与所述电流感测晶体管之间，
其中，所述双模感测端子被电连接至所述电流感测晶体管的源极区域和本体区域，
其中，所述掺杂电阻器区域具有与所述主功率晶体管和所述电流感测晶体管各自的本体区域相同的导电类型，并且被配置为将所述源极端子电连接至所述双模感测端子的温度感测电阻器。
2.根据权利要求1所述的半导体管芯，其中，所述电流感测晶体管在所述SiC衬底中被所述主功率晶体管横向包围，并且其中，所述掺杂电阻器区域被形成在所述SiC衬底的将所述电流感测晶体管与所述主功率晶体管分隔开的区域中。
3.根据权利要求1所述的半导体管芯，其中，沿着所述电流感测晶体管的第一侧，所述掺杂电阻器区域在所述电流感测晶体管的栅极沟槽与所述主功率晶体管的栅极沟槽之间延伸。
4.根据权利要求1所述的半导体管芯，其中，所述掺杂电阻器区域具有在25℃时至少10kΩ/平方的薄膜电阻。
5.根据权利要求1所述的半导体管芯，其中，所述主功率晶体管包括多个带状栅极沟槽，其中，所述电流感测晶体管包括多个带状栅极沟槽，并且其中，所述掺杂电阻器区域被形成在所述SiC衬底的将所述电流感测晶体管的带状栅极沟槽与所述主功率晶体管的带状栅极沟槽分隔开的区域中。
6.根据权利要求5所述的半导体管芯，其中，所述掺杂电阻器区域邻接所述SiC衬底的第一台面，所述第一台面将所述主功率晶体管的带状栅极沟槽中的相邻带状栅极沟槽分隔开并且包括所述主功率晶体管的源极区域和本体区域，并且其中，所述掺杂电阻器区域邻接所述SiC衬底的第二台面，所述第二台面将所述电流感测晶体管的带状栅极沟槽中的相邻带状栅极沟槽分隔开并且包括所述电流感测晶体管的源极区域和本体区域。
7.根据权利要求1所述的半导体管芯，还包括在所述SiC衬底中并且与所述掺杂电阻器区域并联连接的二极管。
8.根据权利要求7所述的半导体管芯，其中，所述二极管包括形成在所述掺杂电阻器区域中的阴极，其中，所述阴极接触形成所述双模感测端子或电连接至所述双模感测端子的金属化层，并且其中，所述二极管的阳极由所述掺杂电阻器区域形成。
9.一种用于感测半导体管芯的电流和温度的方法，所述半导体管芯包括集成在碳化硅SiC衬底中的功率晶体管和电流感测晶体管、源极端子、双模感测端子以及在所述SiC衬底中、在所述功率晶体管与所述电流感测晶体管之间的掺杂电阻器区域，所述掺杂电阻器区域具有与所述功率晶体管和所述电流感测晶体管各自的本体区域相同的导电类型，并且被配置为将所述源极端子电连接至所述双模感测端子的温度感测电阻器，所述方法包括：
在第一状态下：
接通所述功率晶体管、所述电流感测晶体管和切换设备，使得所述切换设备将所述半导体管芯的所述双模感测端子电耦接至电流感测电阻器；和
感测所述电流感测电阻器两端的电压降；以及
在第二状态下：
关断所述功率晶体管、所述电流感测晶体管和所述切换设备，使得所述切换设备将所述半导体管芯的所述双模感测端子与所述电流感测电阻器电解耦；
提供流过所述半导体管芯的所述温度感测电阻器的恒定电流，或者将恒定电压源电连接至所述温度感测电阻器；以及
感测所述半导体管芯的所述源极端子与所述双模感测端子之间的电压降，或者感测流过所述双模感测端子的电流。
10.根据权利要求9所述的方法，还包括：
基于在所述第二状态下、在所述半导体管芯的所述源极端子与所述双模感测端子之间感测到的电压降或者所感测到的流过所述双模感测端子的电流，来确定所述半导体管芯的温度。
11.根据权利要求10所述的方法，其中，确定所述半导体管芯的温度包括：
从查找表中检索温度值，所述温度值最接近地对应于在所述第二状态下、在所述半导体管芯的所述源极端子与所述双模感测端子之间感测到的电压降或者所感测到的流过所述双模感测端子的电流。
12.根据权利要求9所述的方法，其中，在所述第一状态下也提供所述恒定电流，所述方法还包括：
从在所述第一状态下在所述电流感测电阻器两端感测到的电压降中减去恒定电压偏移，所述恒定电压偏移对应于所述恒定电流。
13.一种用于感测半导体管芯的电流和温度的电子***，所述半导体管芯包括集成在碳化硅SiC衬底中的功率晶体管和电流感测晶体管、源极端子、双模感测端子以及在所述SiC衬底中、在所述功率晶体管与所述电流感测晶体管之间的掺杂电阻器区域，所述掺杂电阻器区域具有与所述功率晶体管和所述电流感测晶体管各自的本体区域相同的导电类型，并且被配置为将所述源极端子电连接至所述双模感测端子的温度感测电阻器，所述电子***包括：
电流感测电阻器；
切换设备，其将所述半导体管芯的所述双模感测端子电耦接至所述电流感测电阻器；
驱动器；以及
感测电路，
其中，在第一状态下：
所述驱动器被配置成接通所述功率晶体管、所述电流感测晶体管和所述切换设备，使得所述切换设备将所述半导体管芯的所述双模感测端子电耦接至所述电流感测电阻器；以及
所述感测电路被配置成感测所述电流感测电阻器两端的电压降；以及
在第二状态下：
所述驱动器被配置成关断所述功率晶体管、所述电流感测晶体管和所述切换设备，使得所述切换设备将所述半导体管芯的所述双模感测端子与所述电流感测电阻器电解耦；以及
所述感测电路被配置成提供流过所述半导体管芯的所述温度感测电阻器的恒定电流或者将恒定电压源电连接至所述温度感测电阻器，并且感测所述半导体管芯的所述源极端子与所述双模感测端子之间的电压降或者感测流过所述双模感测端子的电流。
14.根据权利要求13所述的电子***，其中，所述驱动器被配置成基于在所述第二状态下、在所述半导体管芯的所述源极端子与所述双模感测端子之间感测到的电压降或者所感测到的流过所述双模感测端子的电流，来确定所述半导体管芯的温度。
15.根据权利要求14所述的电子***，其中，所述驱动器被配置成从查找表中检索温度值以确定所述半导体管芯的温度，所述温度值最接近地对应于在所述第二状态下、在所述半导体管芯的所述源极端子与所述双模感测端子之间感测到的电压降或者所感测到的流过所述双模检测端子的电流。
16.根据权利要求13所述的电子***，其中，在所述第一状态下也提供所述恒定电流，并且其中，所述驱动器被配置成从在所述第一状态下在所述电流感测电阻器两端感测到的电压降中减去恒定电压偏移，所述恒定电压偏移对应于所述恒定电流。
17.根据权利要求13所述的电子***，其中，所述切换设备是晶体管。
18.根据权利要求13所述的电子***，其中，所述切换设备是运算放大器。
19.根据权利要求13所述的电子***，其中，所述电流感测电阻器和所述切换设备与所述电子***和所述半导体管芯附接至同一印刷电路板。
20.根据权利要求13所述的电子***，其中，所述感测电路包括用于提供所述恒定电流的恒定电流源，并且其中，所述恒定电流源被集成在所述驱动器中。
CN202210118923.1A 2021-02-22 2022-02-08 半导体管芯及用于感测电流和温度的方法和电子*** Pending CN114975430A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/181,408 US11799026B2 (en) 2021-02-22 2021-02-22 SiC device having a dual mode sense terminal, electronic systems for current and temperature sensing, and methods of current and temperature sensing
US17/181,408 2021-02-22

Publications (1)

Publication Number Publication Date
CN114975430A true CN114975430A (zh) 2022-08-30

Family

ID=81074118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210118923.1A Pending CN114975430A (zh) 2021-02-22 2022-02-08 半导体管芯及用于感测电流和温度的方法和电子***

Country Status (3)

Country Link
US (2) US11799026B2 (zh)
EP (1) EP4047666A1 (zh)
CN (1) CN114975430A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082980A1 (zh) * 2022-10-20 2024-04-25 华为技术有限公司 芯片、控制芯片、开关电源以及电源适配器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
CN117928769B (zh) * 2024-03-21 2024-05-31 山东大学 一种确定氮化镓器件沟道载流子温度的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505220B2 (ja) * 1994-08-10 2004-03-08 株式会社東芝 絶縁ゲート型半導体装置
EP0704889A3 (de) * 1994-09-29 1998-10-21 Siemens Aktiengesellschaft Leistungshalbleiterbauelement mit monolithisch integriertem Messwiderstand und Verfahren zu dessen Herstellung
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
JP5453903B2 (ja) * 2009-04-28 2014-03-26 富士電機株式会社 ワイドバンドギャップ半導体装置
JP5627512B2 (ja) * 2011-03-04 2014-11-19 三菱電機株式会社 パワーモジュール
US9423376B2 (en) * 2014-04-30 2016-08-23 Freescale Semiconductor, Inc. Differential pair sensing circuit structures
US9461639B2 (en) * 2014-05-16 2016-10-04 Freescale Semiconductor, Inc. Semiconductor device and power circuit including a sense transistor for current sensing
DE102016121912B4 (de) 2016-11-15 2024-05-08 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Betreiben von Halbleiterbauelementen
JP7184049B2 (ja) * 2017-11-30 2022-12-06 住友電気工業株式会社 ゲート絶縁型トランジスタ
US11394378B2 (en) 2018-03-05 2022-07-19 Infineon Technologies Ag Power switch with an integrated temperature and current sense circuit
JP7171950B2 (ja) * 2020-04-30 2022-11-15 ヌヴォトンテクノロジージャパン株式会社 電力増幅装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082980A1 (zh) * 2022-10-20 2024-04-25 华为技术有限公司 芯片、控制芯片、开关电源以及电源适配器

Also Published As

Publication number Publication date
US20230420559A1 (en) 2023-12-28
US11799026B2 (en) 2023-10-24
US20220271156A1 (en) 2022-08-25
EP4047666A1 (en) 2022-08-24

Similar Documents

Publication Publication Date Title
US11799026B2 (en) SiC device having a dual mode sense terminal, electronic systems for current and temperature sensing, and methods of current and temperature sensing
EP0343977B1 (en) Mosfet having drain voltage detection function
US7507023B2 (en) Temperature measurement device of power semiconductor device
US6392859B1 (en) Semiconductor active fuse for AC power line and bidirectional switching device for the fuse
US10290625B2 (en) Insulated gate semiconductor device
US9728580B2 (en) Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
JP6605393B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US9450084B2 (en) Wide band gap semiconductor device
US9484339B2 (en) Smart semiconductor switch
JP2011003767A (ja) 半導体装置及び温度検出回路
KR0145640B1 (ko) 온도 검출 회로를 갖는 반도체 집적 장치 및 그 동작 방법
US20160006427A1 (en) Semiconductor device
US7911260B2 (en) Current control circuits
JP4256476B2 (ja) 短絡検出器を有するパワーデバイス
US10903831B2 (en) Semiconductor device
US10950596B2 (en) Diode with current sensor
US7009269B2 (en) Semiconductor device
JP4040229B2 (ja) 交流用スイッチングデバイス
US11171639B2 (en) Overvoltage protection
GB2589373A (en) Semiconductor device monolithically integrated with a leakage current sense region
US20220140138A1 (en) Protection structures for semiconductor devices with sensor arrangements
US11201144B2 (en) Electrostatic discharge handling for sense IGBT using Zener diode
US20230361212A1 (en) Dynamic performance of on-chip current sensors
US11424358B2 (en) Semiconductor device with sensor for crack detection
JP4080704B2 (ja) スイッチング電源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination