CN114899230A - Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 - Google Patents
Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 Download PDFInfo
- Publication number
- CN114899230A CN114899230A CN202210369355.2A CN202210369355A CN114899230A CN 114899230 A CN114899230 A CN 114899230A CN 202210369355 A CN202210369355 A CN 202210369355A CN 114899230 A CN114899230 A CN 114899230A
- Authority
- CN
- China
- Prior art keywords
- gan
- metal
- layer
- fluorine ion
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 470
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical group [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 124
- 230000004888 barrier function Effects 0.000 claims abstract description 121
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 106
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 73
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 73
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 62
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 248
- 239000002184 metal Substances 0.000 claims description 248
- 238000005468 ion implantation Methods 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 56
- 229910002704 AlGaN Inorganic materials 0.000 claims description 40
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 23
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910052731 fluorine Inorganic materials 0.000 claims description 14
- 239000011737 fluorine Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000005684 electric field Effects 0.000 claims description 12
- 238000001883 metal evaporation Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- -1 fluorine ions Chemical class 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 230000001066 destructive effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 52
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010893 electron trap Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910020286 SiOxNy Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明是关于一种III族/氮化物磊晶结构及其主动元件与其制作方法。包含有一基底；一位于基底上的氮化镓高阻值层；一位于氮化镓高阻值层上的氮化镓铝缓冲层；一位于氮化镓铝缓冲层上的氮化镓通道层；一位于氮化镓通道层上的氮化镓铝阻障层；一位于氮化镓铝阻障层内的氟离子结构；以及一位于氟离子结构上的第一闸极绝缘介电层。氮化镓铝缓冲层是阻挡缓冲层缺陷的电子进入通道层进而降低电流崩塌效应的问题；藉由上述结构制作出氮化镓加强型氮化镓铝/氮化镓高速电子迁移率晶体管、混合型萧特基位障二极管或混合型组件加强型氮化镓铝/氮化镓高速电子迁移率晶体管。
Description
本申请为分案申请，原母案申请号2017104184188，申请日2017-06-06，发明名称III族/氮化物磊晶结构及其主动元件与其积体化的制作方法。
技术领域
本发明是关于一种磊晶结构，特别是关于一种III族/氮化物半导体系列成长的磊晶结构，其好处是氮化镓铝阻障层(i-AlGaN barrier layer)在具有氮化镓铝缓冲层(i-AlGaN buffer layer)的成长环境下会有较少的缺陷进而降低氮化镓铝阻障层(i-AlGaNbarrier layer)的表面缺陷(surface traps)。至于氮化镓铝缓冲层(i-AlGaN bufferlayer)正好可以阻挡缓冲层缺陷(buffer trap)的电子进入通道层(channel layer)进而降低电流崩塌效应(Current Collapse)的问题的崭新的主动元件与其积体化的制作方法。
背景技术
在过去的习知技艺中，以磊晶结构来达到加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管最常见的方式就是1.镓解理面(Ga-Face)P型氮化镓闸极(P-GaNGate)加强型(E-Mode)高速电子迁移率晶体管结构(HEMT structure)、2.氮化镓铝闸极(Al(x)GaN Gate)加强型(E-Mode)高速电子迁移率晶体管结构(HEMT structure)，但正如两者组件的命名方式就可知只有闸极(Gate)的区域会保留P型氮化镓(P-GaN)或氮化镓铝(Al(x)GaN)。
最常见的制程方式就是在传统的空乏型(D-Mode)氮化镓铝/氮化镓高速电子迁移率晶体管(AlGaN/GaN HEMT)磊晶结构上额外成长一层P型氮化镓(P-GaN)层，的后再将闸极(Gate)区域以外的P型氮化镓(P-GaN)以干式蚀刻的方式蚀刻掉，并尽量保持下一层氮化镓铝(AlGaN)磊晶层厚度的完整性，因为当下一层氮化镓铝(AlGaN)磊晶层被蚀刻掉太多的话会连带造成镓解理面(Ga-Face)P型氮化镓闸极(P-GaN Gate)加强型高速电子迁移率晶体管(E-Mode HEMT structure)结构的氮化镓铝/氮化镓(AlGaN/GaN)接口的二维电子气(2-DEG)无法形成。因此，以干式蚀刻的方式其实难度很高因为:1.蚀刻深度难掌控、2.磊芯片上每一个磊晶层的厚度还是会有不均匀的；此外，此磊晶结构与一般空乏型(D-Mode)氮化镓铝/氮化镓高速电子迁移率晶体管(AlGaN/GaN HEMT)磊晶结构皆有电流崩塌效应(Current Collapse)的问题必须去解决，例如：缓冲层的缺陷(Buffer Traps)及表面缺陷(Surface Traps)。
有鉴于此，本发明针对上述的缺失，提出一种崭新的III族/氮化物磊晶结构与以及利用该磊晶结构的后所形成的主动元件与其积体化的制作方法。
发明内容
本发明的主要目的在于提供一种崭新的III族/氮化物磊晶结构与利用该磊晶结构所形成的主动元件与其积体化的制作方法，以解决磊晶结构在高速电子迁移率晶体管所遇到的制程瓶颈，并且本发明的III族/氮化物磊晶结构在制程后可一次性形成数种能够在高电压高速操作的主动元件。
本发明的另一目的在于藉由一氟离子结构使氮化镓通道层(i-GaN Channel)的二维电子气(2-DEG)在氟离子结构呈现空乏状态，藉此制作出氮化镓加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管、混合型萧特基位障二极管或混合型组件。
为达上述目的，本发明提出一种的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，其包含有一基底；一位于基底上的氮化镓高阻值层(碳掺杂)(i-GaN(C-doped))；一位于氮化镓高阻值层(碳掺杂)(i-GaN(C-doped))上的氮化镓铝缓冲层(i-AlGaN buffer layer)；一位于氮化镓铝缓冲层(i-AlGaN buffer layer)上的氮化镓通道层(i-GaN Channel)；一位于氮化镓通道层(i-GaN Channel)上的氮化镓铝阻障层(i-AlGaN barrier layer)；一位于氮化镓铝阻障层(i-AlGaN barrier layer)内的氟离子结构；以及一位于氟离子结构上的第一闸极绝缘介电层。
本发明更提出数种使用该氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构所制得的具有氟离子结构的高速电子迁移率晶体管及萧特基位障二极管组件，与其积体化的制作方法。
附图说明
图1A，其为本发明所设计的氮化镓铝/氮化镓高速电子迁移率晶体管(AlGaN/GaNHEMT)磊晶结构的第一结构图；
图1B，其为本发明所设计的氮化镓铝/氮化镓高速电子迁移率晶体管(AlGaN/GaNHEMT)磊晶结构的第二结构图；
图2A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的第一结构图；
图2B，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的第二结构图；
图2C，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的俯视图；
图3A，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第一结构示意图；
图3B，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第二结构示意图；
图3C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的俯视图；
图4A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成源极欧姆接触电极及汲极欧姆接触电极的示意图；
图4B-1，其为本发明的组件隔离制程的第一实施例的示意图；
图4B-2，其为本发明的组件隔离制程的第二实施例的示意图；
图4C-1，其为图4B-1结构上形成氟离子结构的示意图；
图4C-2，其为图4B-2结构上形成氟离子结构的示意图；
图4D-1，其为图4C-1结构上形成第一闸极绝缘介电层的示意图；
图4D-2，其为图4C-2结构上形成第一闸极绝缘介电层的示意图；
图4E-1，其为图4D-1结构上形成第一闸极电极金属、源极连接金属与汲极连接金属的示意图；
图4E-2，其为图4D-2结构上形成第一闸极电极金属、源极连接金属与汲极连接金属的示意图；
图5A，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第一结构图；
图5B，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第二结构图；
图5C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高电子迁移率晶体管的俯视图；
图5D：其系为本发明第二实施例之等效电路图；
图6A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成源极欧姆接触电极及汲极欧姆接触电极的示意图；
图6B-1，其为本发明的组件隔离制程的第一实施例的示意图；
图6B-2，其为本发明的组件隔离制程的第二实施例的示意图；
图6C-1，其为本发明的图6B-1的结构形成氟离子结构的示意图；
图6C-2，其为本发明的图6B-2的结构形成氟离子结构的示意图；
图6D-1，其为本发明的图6C-1的结构形成闸极氧化层的示意图；
图6D-2，其为本发明的图6C-2的结构形成闸极氧化层的示意图；
图6E-1，其为本发明的图6D-1的结构形成闸极电极金属与连接金属的示意图；
图6E-2，其为本发明的图6D-2的结构形成闸极电极金属与连接金属的示意图；
图7A，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第一结构图；
图7B，其为本发明的加氟离子注入强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第二结构图；
图7C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的俯视图；
图7D：其系为第三实施例之等效电路图；
图8A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成源极欧姆接触电极及汲极欧姆接触电极的示意图；
图8A-1，其为本发明的组件隔离制程的第一实施例的示意图；
图8A-2，其为本发明的组件隔离制程的第二实施例的示意图；
图8B-1，其为本发明的图8A-1的结构形成氟离子结构与闸极氧化层的示意图；
图8B-2，其为本发明的图8A-2的结构形成氟离子结构与闸极氧化层的示意图；
图8C-1，其为本发明的图8B-1的结构形成闸极电极金属与连接金属的示意图；
图8C-2，其为本发明的图8B-2的结构形成闸极电极金属与连接金属的示意图；
图9A-1，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接一氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的第一结构图；
图9A-2，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的第二结构图；
图9B，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的俯视图。
图9C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的等效电路示意图。
图10A-1，其为本发明的空乏型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的第一结构图；
图10A-2，其为本发明的空乏型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的第二结构图；
图10B，其为本发明的空乏型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(萧特基位障二极管)的混合型萧特基位障二极管的效电路示意图。
【图号对照说明】
1 磊晶结构
11 硅基底
12 氮化镓高阻值缓冲值层(碳掺杂)
13 氮化镓高阻值层(碳掺杂)
14 氮化镓铝缓冲层
15 氮化镓通道层
150 二维电子气
16 氮化镓铝阻障层
160 氟离子结构
2 磊晶结构
21 氮化镓铝缓冲层(铝含量渐进式变化至与第14层相同)
30 第一源极电极金属
31 第一汲极电极金属
32 第二源极电极金属
33 第二汲极电极金属
34 阴极电极金属
40 离子布植
41 离子布植
42 干式蚀刻
43 干式蚀刻
44 离子布植
45 离子布植
46 干式蚀刻
47 干式蚀刻
50 第一闸极绝缘介电层
51 侧向电容
52 侧向电容
53 第二闸极绝缘介电层
60 第一闸极电极金属
601 闸极电极连接金属
61 第一源极电极连接金属
62 第一汲极电极连接金属
63 第二闸极电极金属
64 第二源极电极连接金属
65 第二汲极电极连接金属
66 阴极电极连接金属
67 第一闸极电极连接金属
68 第一阳极电极
681 第一阳极电极(68)连接金属
682 第一阳极电极打线区域
70 绝缘保护介电层
80 第一闸极电极打线区域
81 阴极电极打线区域
82 源极电极打线区域
83 汲极电极打线区域
90 阳极(含阳极电极金属)
901 阳极电极金属
91 阴极
92 阳极场板绝缘介电层
93 阴极金属
AA’ 剖面线
D 汲极
G 闸极
L1 左侧区域
R1 右侧区域
S 源极
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
如图1A所示，其为本发明所设计的氮化镓铝/氮化镓高速电子迁移率晶体管(AlGaN/GaN HEMT)磊晶结构1的第一结构图。此磊晶结构1依序包含有一硅基底(SiliconSubstrate)11、一氮化镓高阻值缓冲层(碳掺杂)(Buffer layer(C-doped))12，一氮化镓高阻值层(碳掺杂)(iGaN layer(C-doped))13，一氮化镓铝缓冲层(i-AlGaN buffer layer)14，一氮化镓通道层(iGaN channel layer)15，以及一氮化镓铝阻障层(i-AlGaN barrierlayer)16，其中氮化镓铝缓冲层(i-AlGaN buffer layer)14主要的功用是阻挡缓冲层缺陷(Buffer Trap)的电子进入氮化镓通道层(iGaN channel layer 15)进而降低组件电流崩塌(Current Collapse)的现象。如下图1B所示，为本发明所设计的氮化镓铝/氮化镓高速电子迁移率晶体管(AlGaN/GaN HEMT)磊晶结构2的第二结构图，主要是考虑氮化镓铝缓冲层(i-AlGaN buffer layer)14直接成长在氮化镓高阻值层(碳掺杂)(i-GaN Layer(C-doped)13会有过大的晶格不匹配问题，因此加入铝氮镓缓冲层(铝含量渐进式变化至与第14层相同)(i-AlGaN Grading Buffer Layer)21。
请参阅图2A，其为本发明的氟离子注入氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的第一结构图。如图所示，本发明利用氟离子(F-)植入以“氟离子结构160”成长在图1A(或图1B)的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1。由于有成长氟离子结构160的区域，其下方的二维电子气(2-DEG)150会被空乏掉，因此氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管可以利用被空乏掉的二维电子气(2-DEG)来减低在电路应用上当成受逆向偏压时所产生的逆向漏电流，并且同时增加逆向崩溃电压。请参阅图2B，其为本发明的氟离子注入氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的第二结构图。图2B与图2A差异在于2A图为利用多重能量破坏性离子布植(Ion-Implant)40、41方式完成萧特基位障二极管(SBD)的组件隔离(Device Isolation)，图2B为利用干式蚀刻(Dry etching)42、43的方式，蚀刻氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1的氮化镓铝阻障层(i-AlGaN barrierlayer)16、氮化镓通道层(i-GaN Channel)15及氮化镓铝缓冲层(i-AlGaN buffer layer)14以及部分的氮化镓高阻值缓冲层(碳掺杂)(i-GaN(C-doped)层13来完成萧特基位障二极管(SBD)的组件隔离(Device Isolation)。
请参阅图2C，其为本发明的氟离子注入氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的俯视图。如图所示，图2C仅绘出第一闸极电极金属(于萧特基位障二极管可以称为阳极电极金属)68上方的绝缘保护介电层70。再者，以俯视图来看，制作萧特基位障二极管时会同时制作第一阳极电极(68)连接金属681(具有第一阳极电极打线区域682)、阴极电极连接金属66具有阴极电极打线区域81)。
第1A及1B图的结构更可以用于制作实施例一:氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。
如图3A所示，其为本发明的氟离子注入氮化镓铝阻障层(i-AlGaN barrierlayer)16内，形成氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管第一结构示意图。如图所示，本发明的加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的特征在于包含有本发明所设计的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1(或2)；以及一氟离子结构160，其位于氮化镓铝阻障层(i-AlGaN barrier layer)16内，其中二维电子气(2-DEG)150虽形成在氮化镓铝阻障层(i-AlGaN barrier layer)16/氮化镓通道层(iGaN channel layer)15接面的氮化镓通道层(iGaN channel layer)15内，但因为氟离子结构160的存在，使得位于氮化镓通道层(iGaN channel layer)15内的二维电子气(2-DEG)150位于氟离子结构160下方处将是呈现空乏状态。
本发明的加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的结构，于氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1上形成有一第一源极欧姆接触电极(即第一源极电极金属)30与一第一汲极欧姆接触电极(即第一汲极电极金属)31，且分设于氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1的氮化镓铝阻障层(i-AlGaN barrier layer)16的表面，的后经由氟离子注入后形成氟离子结构160，在来就是在氟离子结构160上形成一第一闸极绝缘介电层50，并且位于其上形成一第一闸极金属60，并且同步形成与第一源极欧姆接触电极30及第一汲极欧姆接触电极31连接的源极电极连接金属61、汲极电极连接金属62与门极电极连接金属601等，其中图号61、62、601皆属于与图号60的相同金属层，但为了方便示意则以不同图号61、62、601表示各电极的连接金属，的后则是在整个磊芯片表面附盖一层绝缘保护介电层70，最后则是在绝缘保护介电层70上蚀刻出源极、汲极与门极的打线区域以及磊芯片上组件与组件之间的切割道。另外图3B同样是本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第二结构示意图，其与图3A的差异同样是在利用多重能量破坏性离子布植(Ion-Implant)40、41方式或是利用干式蚀刻(Dryetching)42、43方式的差异。
参阅图3C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的俯视图。如图所示，图3C与图2C差异在于一个为高速电子迁移率晶体管而另一个为萧特基位障二极管，所以，图3C具有第一闸极电极打线区域80、一源极电极打线区域82与一汲极电极打线区域83，而图2C的第一闸极电极打线区域80与阴极打线区域81。再者，图3C同样可以看到氮化镓铝阻障层(i-AlGaN barrier layer)16、第一源极电极金属30、第一汲极电极金属31、一第一闸极绝缘介电层50、第一闸极电极金属60、第一源极电极连接金属61与第一汲极电极连接金属62的位置。
以下是此实施例一的制作方法，但并不因此拘限本实施例仅可以此方式制作，而其金属线路布局方式也是如此。
请参阅图4A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成源极欧姆接触电极及汲极欧姆接触电极的示意图。步骤S11:形成源极欧姆接触电极30以及汲极欧姆接触电极31。此步骤利用金属蒸镀的方式，于氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1上镀上金属层，例如一般为钛/铝/钛/金(Ti/Al/Ti/Au)或钛/铝/镍/金(Ti/Al/Ni/Au)所组成的金属层，再利用金属掀离的方式将所镀上的金属层图案化为所设定的图形，以形成位于磊芯片(氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1)上的第一源极电极金属30以及第一汲极电极金属31，的后再经过700～900℃，30秒的热处理，使得第一源极电极金属30以及第一汲极电极金属31成为欧姆接触电极。
请参阅图4B-1，其为本发明的组件隔离制程的第一实施例的示意图。步骤S12:组件隔离制程。此步骤利用多重能量破坏性离子布植(Ion-Implant)40、41，一般使用硼或氧(Boron或Oxygen)等重原子，使得组件与组件隔离，或者如图4B-2，其为本发明的组件隔离制程的第二实施例的示意图。采用干式蚀刻(Dry etching)42、43，蚀刻氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构1的氮化镓铝阻障层(i-AlGaN barrier layer)16、氮化镓通道层(i-GaN Channel)15及氮化镓铝缓冲层(i-AlGaN buffer layer)14而至高阻值的氮化镓高阻值层(碳掺杂)(iGaN layer(C-doped))13，使得组件与组件隔离。
请参阅图4C-1，其为图4B-1结构上形成氟离子结构的示意图。步骤S13:氟离子植入制程。此步骤以F-植入在欲形成第一闸极电极金属60(如图4E-1所示)的位置的下方氮化镓铝阻障层(i-AlGaN barrier layer)16内使其下方区域氮化镓通道层(iGaN ChannelLayer)15无法形成二维电子气(2-DEG)150，的后再经过425℃、600秒的热处理的后，氟离子结构160会稳定的占据氮化镓铝阻障层(i-AlGaN barrier layer)16内的空间。
再者，氟离子植入制程更包含，利用黄光曝光显影定义氮化镓铝阻障层(i-AlGaNbarrier layer)16的氟离子注入的区域，利用CF4在干式蚀刻***或离子布植机***内产生氟离子电浆，在特定电场(或特定电压)下将氟离子(F-)注入氮化镓铝阻障层(i-AlGaNbarrier layer)16内后，再经过425℃、600秒的热处理，使氟离子结构160稳定的占据氮化镓铝阻障层(i-AlGaN barrier layer)16内的空间。此外，图4C-2，其为图4B-2结构上形成氟离子结构的示意图，其与图4C-1相同，所以不再覆述。
请参阅图4D-1，其为图4C-1结构上形成第一闸极绝缘介电层的示意图。步骤14：闸极绝缘介电层制程。此步骤利用电浆辅助化学气相沉积(PECVD)沉积一层绝缘介电层，其材质可以为氧化硅、氮氧化硅(SiOx、SiOxNy)或氮化硅(SiNx)，用来作为第一闸极绝缘介电层50，厚度＝10～100nm，接下来利用光阻(Photo Resist)以曝光显影的方式定义出第一闸极绝缘介电层50的区域；最后再使用氧化物缓冲蚀刻液(BOE(Buffered Oxide Etchant))利用湿式蚀刻的方式将第一闸极绝缘介电层50的区域以外的绝缘介电层蚀刻掉，只保留欲形成第一闸极绝缘介电层50的区域，的后再将光阻以去光阻液蚀刻掉。此外，图4D-2，其为图4C-2结构上形成第一闸极绝缘介电层的示意图，其与图4D-1相同，所以不再覆述。
请参阅图4E-1，其为图4D-1结构上形成第一闸极电极金属、源极连接金属与汲极连接金属的示意图。步骤S15:金属线路布局制程。此步骤包含有进行金属镀膜，利用金属蒸镀结合金属掀离方式将材质为/镍/金(Ni/Au)的金属层图案化形成一第一闸极电极金属60、闸极电极连接金属601(包含形成图3C的第一闸极电极打线区域(Bonding Pad)80)、源极电极连接金属(包含源极电极打线区域(Bonding Pad)82)61与汲极电极连接(Interconnection)金属62(包含汲极电极打线区域(Bonding Pad)83)。而在金属线路布局上，举例来说，位于氟离子结构160及第一闸极绝缘介电层50上的第一闸极电极金属60与第一闸极电极打线区域80连接。此外，图4E-2，其为图4D-2结构上形成第一闸极电极金属、源极连接金属与汲极连接金属的示意图，其与图4E-1相同，所以不再覆述。
接着步骤S16:介电层的沉积与图案化。此步骤是利用电浆辅助化学气相沉积(PECVD)成长一层绝缘保护介电层70，其材质可以为氧化硅、氮氧化硅(SiOx、SiOxNy)或氮化硅(SiNx)。最后再对绝缘保护介电层70进行图案化，以显露出各打线区域82、83(亦显露出图3C的第一闸极电极打线区域80)，举例来说以氧化物缓冲蚀刻液(BOE(Buffered OxideEtchant))以湿式蚀刻(Wet Etching)的方式将打线的区域(Bonding Pad Region)蚀刻出来成为的后打线的区域。此步骤完成后，就形成如第3A、3B图的具有氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。
此外，第4E-1、4E-2图的虚线圈围处的地方会形成一个具有侧向的电容，此侧向电容51、52会形成场板效应(Field Plate Effect)，其主要功能是利用此侧向电容51、52的电场将第一闸极电极金属60下方高密度的电场均匀分散开来，其用处除了高速电子迁移率晶体管的汲极至源极的崩溃电压(Vds)，也可以抑制第一闸极电极金属60下方的电子捕捉效应(Electron trapping effect)进而降低高速电子迁移率晶体管(HEMT)在工作时的电流崩塌效应(Current Collapse)。
实施例二:如图5A、5B，为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管所形成的氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第一结构图与第二结构图。如图5A、5B所示，以氟离子(F-)植入在第一闸极电极金属60下方氮化镓铝阻障层(i-AlGaN barrier layer)16内形成加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接一个空乏型不具有闸极绝缘介电层(Gate Dielectric)氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管而成的“氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管”。
本发明的氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管可以解决一般氮化镓铝/氮化镓加强型高速电子迁移率晶体管(AlGaN/GaN E-Mode HEMT)常会出现的问题，也就是组件操作在饱和区时(闸极电压(Vg)固定)，导通电流(Ids)会随着汲源极电压(Vds)提升而增加的现象，其主要原因是来自于空乏区没有截止(Pinch-off)掉整个信道(氮化镓信道层(iGaN Channel Layer)15)，因此藉由串接(Cascode)一个空乏型高速电子迁移率晶体管(D-Mode HEMT)，而利用空乏型高速电子迁移率晶体管(D-Mode HEMT)的饱和电流来限制加强型高速电子迁移率晶体管(E-Mode HEMT)的饱和电流正好可以解决此问题。
如图5A、5B所示，实施例二的氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管包含有本发明所设计的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构在后的组件结构图，其区分为一左侧区域L1与一右侧区域R1。左侧区域L1形成有一氮化镓加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，此氮化镓加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管包含有一氟离子结构160，其中二维电子气(2-DEG)150虽形成在氮化镓铝阻障层(i-AlGaN barrier layer)16/氮化镓通道层(iGaNchannel layer)15接面的氮化镓通道层(iGaN channel layer)15内，但因为氟离子结构160的存在，使得氮化镓通道层(iGaN channel layer)15内的二维电子气(2-DEG)150位于氟离子结构160下方处将是呈现空乏状态。右侧区域R1形成有一空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。
请参阅图5C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型不具有闸极绝缘介电层的氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的俯视图。如图所示，氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第一源极电极金属30上形成源极电极连接金属61，且第一源极电极金属30透过源极电极连接金属61与空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第二闸极电极金属63连接，另外第一汲极电极连接金属与第二源极电极连接金属是电性相连接的。于混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管中，图5C中的S为其一源极、G为其一闸极及D为其一汲极。
此实施例的制程方式，首先，如图6A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成源极欧姆接触电极及汲极欧姆接触电极的示意图。提供一本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，并将左侧区域L1设定为制作氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，将右侧区域R1设定为是制作空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。当然左右两侧区域L1、R1的设定可依需求变更，这是无庸置疑的。
接续，如同先前所述的步骤11的制作方法，于本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上利用金属蒸镀的方式结合金属掀离的方式形成第一源极电极金属30、第一汲极电极金属31、第二源极电极金属32及第二汲极电极金属33，的后再经过700～900℃，历时约30秒的热处理使得第一源极电极金属30、第一汲极电极金属31、第二源极电极金属32及第二汲极电极金属33成为第一源极欧姆接触电极30、第一汲极欧姆接触电极31、第二源极欧姆接触电极32及第二汲极欧姆接触电极33。
请参阅图6B-1，其为本发明的组件隔离制程的第一实施例的示意图。利用如图6B-1所示的破坏性离子布植40、41、44、45或者如图6B-2所示的干式蚀刻氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构42、43、46、47至高阻值的氮化镓高阻值层(碳掺杂)(iGaN layer(C-doped))13，来施行组件(左侧区域L1的晶体管)与组件(右侧区域R1的晶体管)间的隔离制程。再者，图6B-2为本发明的组件隔离制程的第二实施例的示意图，其与图6B-1相似于此不再覆述。
请参阅图6C-1，其为本发明的图6B-1的结构形成氟离子结构的示意图。如图所示，利用F-植入在欲形成第一闸极金属60的位置的下方氮化镓铝阻障层(i-AlGaN barrierlayer)16内使其下方区域氮化镓通道层(iGaN Channel Layer)15无法形成二维电子气(2-DEG)150，之后再经过425℃、600秒的热处理之后，氟离子结构会稳定的占据氮化镓铝层(iAlGaN layer)内的空间。图6C-2为本发明的图6B-2的结构形成氟离子结构的示意图，其与图6C-1相似于此不再覆述。
请参阅图6D-1，其为本发明的图6C-1的结构形成闸极绝缘介电层50的示意图。如图所示，利用电浆辅助化学气相沉积(PECVD)沉积一层绝缘介电层，其材质可以为氧化硅、氮氧化硅(SiOx、SiOxNy)或氮化硅(SiNx)，用来作为第一闸极绝缘介电层50，厚度＝10～100nm，接下来利用光阻(Photo Resist)以曝光显影的方式定义出第一闸极绝缘介电层的区域；最后再使用氧化物缓冲蚀刻液(BOE(Buffered Oxide Etchant))利用湿式蚀刻的方式将第一闸极绝缘介电层50的区域以外的绝缘介电层蚀刻掉，只保留欲形成第一闸极绝缘介电层50的区域，的后再将光阻以去光阻液蚀刻掉。图6D-2为本发明的图6C-2的结构形成闸极绝缘介电层50的示意图，其与图6C-1相似于此不再覆述。
请参阅图6E-1，其为本发明的图6D-1的结构形成闸极电极金属与连接金属的示意图。如图所示，利用金属蒸镀结合金属掀离的方式形成第一闸极电极金属60、第一源极电极连接金属(具有如图5C所示具有源极电极打线区域82)61及第一汲极电极连接金属62、第二闸极电极金属63、第二源极电极连接金属64及第二汲极电极连接金属(具有如图5C所示具有汲极电极打线区域83)65。当然也可于此步骤同时形成与第一闸极电极金属层60电性连接的第一闸极电极连接金属67(具有如图5C所示具有第一闸极电极打线区域80)，另外第一闸极电极金属60、第一源极电极连接金属61、第一汲极电极连接金属62、第二闸极电极金属63、第二源极电极连接金属64及第二汲极电极连接金属65皆是一次性金属镀膜完成，其中第一源极电极连接金属61与第二闸极电极金属63是电性相连接的，而第一汲极电极连接金属62与第二源极电极连接金属64是电性相连接的。图6E-2为本发明的图6D-2的结构形成闸极电极金属与连接金属的示意图，其与图6E-1相似于此不再覆述。
同样接着利用电浆辅助化学气相沉积(PECVD)沉积一层绝缘保护介电层(Passivation Dielectric)70，最后再对绝缘保护介电层70进行图案化，以显露出图5C的各打线区域80、82、83而完成图5A、5B的结构。
如图5A所示，同样的，虚线圈起来的地方会形成一个具有侧向的电容，此侧向电容51、52会形成场板效应(Field Plate Effect)，其主要功能是利用此侧向电容51、52的电场将第一闸极电极金属60下方高密度的电场均匀分散开来，其用处除了增加高速电子迁移率晶体管汲极至源极的崩溃电压(Vds)，也可以抑制第一闸极电极金属60下方的电子捕捉效应(Electron trapping effect)进而降低高速电子迁移率晶体管在工作时的电流崩塌效应(Current Collapse)。
请参阅图7A、7B，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型具有闸极绝缘介电层(50)氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的第一结构图与第二结构图。如图所示，本发明的实施例三:以F-植入在第一闸极电极金属60下方氮化镓铝阻障层(i-AlGaN barrier layer)16内形成加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接一个空乏型具有闸极绝缘介电层50(GateDielectric)氮化镓铝层(AlGaN/GaN)高速电子迁移率晶体管而成的“氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管”的积体化制作方式。
如图7A、7B所示，实施例三的氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管包含有本发明所设计的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，其区分为左侧区域L1与右侧区域R1。左侧区域L1形成有一氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，此氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管包含有一氟离子结构160，其中二维电子气(2-DEG)150虽形成在氮化镓铝阻障层(i-AlGaN barrier layer)16/氮化镓通道层(iGaN channellayer)15接面的氮化镓通道层(iGaN channel layer)15内，但因为氟离子结构160的存在，使得氮化镓通道层(iGaN channel layer)15内的二维电子气(2-DEG)150位于氟离子结构160下方处将是呈现空乏状态。右侧区域R1形成有一空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，其具有一第二闸极绝缘介电层53。
请参阅图7C，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的氟离子注入混合型加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的俯视图。如图所示，空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管具有第二闸极绝缘介电层53，其余与图5C相似，不再覆述。
请参阅图8A，其为本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成源极欧姆接触电极及汲极欧姆接触电极的示意图。如图所示，提供一本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，并将左侧区域L1设定为制作氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，将右侧区域R1设定为是制作空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。当然左右两侧区域L1、R1的设定可依需求变更，这是无庸置疑的。
请参阅图8A-1，其为本发明的组件隔离制程的第一实施例的示意图。此实施例的制程方式，首先，如实施例二的步骤，提供一本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，并将左侧区域L1设定为制作氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，将右侧区域R1设定为是制作空乏型具有闸极绝缘介电层氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。接续，如同先前所述的制作方法，于本发明的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上形成第一源极电极金属30、第一汲极电极金属31、第二源极电极金属32及第二汲极电极金属33，然后施行组件与组件间的隔离制程。再者，图8A-2，其为本发明的组件隔离制程的第二实施例的示意图，其与图8A-1相似，不再覆述。
请参阅图8B-1，其为本发明的图8A-1的结构形成氟离子结构与闸极绝缘介电层的示意图。随后，进行左侧区域L1加强型高速电子迁移率晶体管(E-Mode HEMT)的第一闸极绝缘介电层50及右侧区域空乏型高速电子迁移率晶体管(D-Mode HEMT)的第二闸极绝缘介电层53制作，其步骤包含有:利用电浆辅助化学气相沉积(PECVD)沉积一层绝缘介电层，其材质可以为氧化硅、氮氧化硅(SiOx、SiOxNy)或氮化硅(SiNx)，厚度为10～100nm，接下来利用光阻(Photo Resist)以曝光显影的方式定义出加强型高速电子迁移率晶体管(E-ModeHEMT)第一闸极绝缘介电层50的区域及空乏型高速电子迁移率晶体管(D-Mode HEMT)的第二闸极绝缘介电层53的区域，最后再使用氧化物缓冲蚀刻液(BOE(Buffered OxideEtchant))利用湿式蚀刻的方式将第一闸极绝缘介电层50的区域及第二闸极绝缘介电层53的区域以外的绝缘介电层蚀刻掉，只保留加强型高速电子迁移率晶体管(E-Mode HEMT)第一闸极绝缘介电层50的区域及空乏型高速电子迁移率晶体管(D-Mode HEMT)的第二闸极绝缘介电层53的区域，的后再将光阻以去光阻液蚀刻掉。再者，图8B-2，其为本发明的图8A-2的结构形成氟离子结构与闸极绝缘介电层的示意图，其与图8B-1相似，不再覆述。
请参阅图8C-1，其为本发明的图8B-1的结构形成闸极电极金属与连接金属的示意图。如图所示，利用金属蒸镀(一般为镍/金(Ni/Au))+金属掀离的方式形成第一闸极电极金属60、第一源极电极连接金属61、第一汲极电极连接金属62、第二闸极电极金属63、第二源极电极连接金属64及第二汲极电极连接金属65。此时，同样可一并形成组件运作所需的线路金属部分，例如与第一闸极电极金属60连接的第一闸极电极打线区域80。但不以本发明图式中的上视图作为权利范畴的局限。再者，第8C-2，其为本发明的图8B-2的结构形成闸极电极金属与连接金属的示意图，其与图8C-1相似，不再覆述。
接着同样接着利用电浆辅助化学气相沉积(PECVD)沉积一层绝缘保护介电层(Passivation Dielectric)70，其材质可以选自于氧化硅、氮氧化硅(SiOx、SiOxNy)或氮化硅(SiNx)，最后再对绝缘保护介电层70进行图案化，以将各打线区域蚀刻显露出来，形成如第7A、7B图所示的结构。
同样得由于第一闸极电极金属60与第一闸极绝缘介电层50会形成侧向电容51、52，此侧向电容51、52会形成场板效应(Field Plate Effect)，利用此侧向电容51、52的电场将第一闸极电极金属60与第二闸极电极金属63下方高密度的电场均匀分散开来，其用处除了增加高速电子迁移率晶体管汲极至源极的崩溃电压(Vds)，也可以抑制第一闸极电极金属60与第二闸极电极金属63下方的电子捕捉效应(Electron trapping effect)进而降低高速电子迁移率晶体管在工作时的电流崩塌效应(Current Collapse)。
请参阅图9A-1，其为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接一氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(SBD)的氟离子注入混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的第一结构图。本发明的实施例四:一氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接一氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(SBD)而成的氟离子注入混合型萧特基位障二极管。其中萧特基位障二极管(SBD)的阳极(Anode)90与第一闸极是藉由第一闸极电极金属(Gate)60在电性上相连接的，其中第一闸极电极金属60、阳极电极金属901、阴极金属93及其之间的阴极电极连接金属66可以是同步完成。当氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(SBD)的阳极(Anode)90给予正电压时，除了萧特基位障二极管(SBD)会导通之外，阳极(Anode)90同时也给予第一闸极电极金属(Gate)60正电压，也因此氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管是属于完全导通的状态，如此一来电流便可顺利的送到阴极(Cathode)91。当阴极91(阴极金属93)给予正电压时，加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管的闸极电压(Vgs)是个“负值”，因此氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管是呈现关闭状态，如此一来可以保护氮化镓铝/氮化镓萧特基位障二极管((AlGaN/GaN)SBD)不会在逆向电压崩溃。除此之外由于氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管是“电流负温度系数的组件”而氮化镓铝/氮化镓萧特基位障二极管((AlGaN/GaN)SBD)是“电流正温度系数的组件”，因此两者互相串接的后有互补作用进而使得此“混合组件”在给予固定电压工作时，其电流不容易受到温度影响而改变。
此氟离子注入混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的特色在于第一闸极电极金属60下方如先前所述是无法存在二维电子气(2-DEG)150的，除非给予正电压才能够使得二维电子气(2-DEG)150恢复。也因此阴极91在承受逆电压时可以有效的提升反向崩溃电压并且抑制逆向漏电流。
如第9A-1、9A-2图所示，实施例四的氟离子注入混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管主要包含有本发明所设计的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，其区分为一左侧区域L1与一右侧区域R1。左侧区域L1形成有一氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管，此氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管包含有一氟离子结构160，其中二维电子气(2-DEG)虽形成在氮化镓铝阻障层(i-AlGaN barrier layer)16/氮化镓通道层(iGaN channellayer)15接面的氮化镓通道层(iGaN channel layer)15内，但因为氟离子结构160的存在，使得氮化镓通道层(iGaN channel layer)15内的二维电子气(2-DEG)150位于氟离子结构160下方处将是呈现空乏状态。右侧区域R1形成有一具有阳极场板(field plate)氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管。
实施例四的制程上与前述实施例在于，于本发明所设计的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构上施行氟离子植入制程后，于左侧区域L1形成第一源极欧姆接触电极30与第一汲极欧姆接触电极31，同步于右侧区域R1形成萧特基位障二极管(SBD)的阴极欧姆接触电极(阴极电极金属)34。再于右侧区域R1上形成一阳极场板绝缘介电层92，此时也在左侧区域L1形成第一闸极绝缘介电层50。
接续，如同先前所述，形成第一闸极电极金属60与各连接金属，例如：氟离子注入混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的第一闸极电极连接金属、第一源极电极连接金属及氮化镓铝/氮化镓萧特基位障二极管((AlGaN/GaN)SBD)的阳极电极连接金属，以及相关的线路布局金属导线部分，并于磊晶层(氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构)上形成一层图案化绝缘保护介电层70，以显露出部分绝缘介电层，形成如图9B所示的俯视图。
图9B为本发明的氟离子注入加强型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管串接一氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(SBD)的氟离子注入混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管的俯视图。如图所示，氟离子注入混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(SBD)的阳极电极与第一闸极电极金属60是以第一闸极电极金属60作为连接金属并且电性上相连接的(位于绝缘保护介电层70下)。再者，混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管(SBD)的阳极电极连接金属具有阳极电极打线区域83，阴极电极金属93具有源极电极打线区域82。
如第10A-1、10A-2图所示，实施例四的混合型氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管主要包含有本发明所设计的氮化镓铝/氮化镓(AlGaN/GaN)磊晶结构，其区分为一左侧区域L1与一右侧区域R1。左侧区域L1形成有一空乏型氮化镓铝/氮化镓(AlGaN/GaN)高速电子迁移率晶体管。右侧区域R1形成有一具有阳极场板(field plate)氮化镓铝/氮化镓(AlGaN/GaN)萧特基位障二极管。
当阴极91给予正电压时，氮化镓铝/氮化镓(AlGaN/GaN)空乏型高速电子迁移率晶体管(D-Mode HEMT)的闸极电压(Vgs)是个“负值”，因此氮化镓铝/氮化镓(AlGaN/GaN)空乏型高速电子迁移率晶体管(D-Mode HEMT)是呈现关闭状态，如此一来可以保护氮化镓铝/氮化镓萧特基位障二极管((AlGaN/GaN)SBD)不会在逆向电压崩溃。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (21)
1.一种氮化镓铝/氮化镓磊晶结构，其特征在于，其包含有:
一基底；
一氮化镓高阻值缓冲层(碳掺杂)，其位于该基底上；
一氮化镓高阻值层(碳掺杂)，其位于该氮化镓高阻值缓冲值层(碳掺杂)上；
一氮化镓铝缓冲层，其位于该氮化镓高阻值层上；
一氮化镓通道层，其位于该氮化镓铝缓冲层上；
一氮化镓铝阻障层，其位于该氮化镓通道层上，该氮化镓铝阻障层内包含一氟离子注入区域；
一氟离子结构，其位于该氮化镓铝阻障层内的该氟离子注入区域；以及
一第一闸极绝缘介电层，其位于该氟离子注入区域上。
2.如权利要求1所述的结构，其特征在于，其中该氮化镓高阻值层与该氮化镓铝缓冲层间更设置有一氮化镓铝缓冲层。
3.如权利要求1所述的结构，其特征在于，其中该氮化镓通道层内的二维电子气位于该氟离子结构下方是呈现空乏状态，该二维电子气位于该氮化镓通道层与该氮化镓铝缓冲层的接面处。
4.一种使用权利要求1所述磊晶结构来制作氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用氟离子电浆，在特定电场或特定电压下将氟离子注入氮化镓铝阻障层内后，经过425℃、600秒热处理后，形成该氟离子结构，该氟离子结构稳定的占据该氮化镓铝阻障层内该氟离子注入区域的空间；及
制作该第一闸极绝缘介电层于该氟离子注入区域上。
5.如权利要求4所述的方法，其特征在于，其中该氟离子结构形成于该氮化镓铝阻障层内的步骤更包含有:
利用黄光曝光显影定义该氮化镓铝阻障层的氟离子注入的区域；以及
利用CF4在干式蚀刻***或离子布植机***内产生氟离子电浆；
在特定电场下将氟离子注入于该氮化镓铝阻障层内；
经过425℃、600秒的热处理，使该氟离子结构稳定的占据该氮化镓铝阻障层内的空间。
6.如权利要求5所述的方法，其特征在于，其中制作该第一闸极绝缘介电层的步骤更包含有:
该氮化镓铝/氮化镓磊晶结构；以及
利用光阻以曝光显影的方式定义出第一闸极绝缘介电层的一区域；
使用氧化物缓冲蚀刻液利用湿式蚀刻的方式将该区域以外的绝缘介电层蚀刻掉，只保留第一闸极绝缘介电层的区域；及
将光阻以去光阻液蚀刻掉。
7.一种使用权利要求1所述磊晶结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用破坏性离子布植或者干式蚀刻施行组件隔离制程将该氮化镓铝/氮化镓磊晶结构区分为一左侧区域与一右侧区域；
利用氟离子电浆，在特定电场或特定电压下将氟离子注入该左侧区域的该氮化镓铝阻障层内后，经过425oC、600秒热处理后，形成该氟离子结构，该氟离子结构稳定的占据于该氮化镓铝阻障层内；
于该左侧区域制作该第一闸极绝缘介电层；
于该左侧区域形成一氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管；以及
于该右侧区域形成一空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓高速电子迁移率晶体管。
8.如权利要求7所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式于该左侧区域形成一第一源极电极金属及一第一汲极电极金属，及于该右侧区域形成一第二源极电极金属及一第二汲极电极金属；及
经过700~900℃、30秒热处理使得该第一源极电极金属、该第一汲极电极金属、该第二源极电极金属及该第二汲极电极金属成为欧姆接触电极。
9.如权利要求8所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用多重能量破坏性离子布植，以隔离该氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管与该氟离子注入空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓高速电子迁移率晶体管。
10.如权利要求8所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
干蚀刻该氮化镓铝阻障层、该氮化镓通道层及该氮化镓铝缓冲层，以显露出部分该氮化镓高阻值层，以隔离该氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管与该氟离子注入空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓高速电子迁移率晶体管。
11.如权利要求8所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式同步形成一第一闸极电极金属、一第一源极电极连接金属、一第一汲极电极连接金属、一第二源极电极连接金属、一第二汲极电极连接金属及一第二闸极电极金属；
其中，该第一闸极电极金属位于该第一闸极绝缘介电层上，该源极电极连接金属位于该第一源极电极金属上，该第二闸极电极金属位于该氮化镓铝/氮化镓磊晶结构上的该右侧区域，该第二汲极电极连接金属位于该第二汲极电极金属上。
12.如权利要求7所述的方法，其特征在于，其中该氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管与该空乏型不具有闸极绝缘介电层氮化镓铝/氮化镓高速电子迁移率晶体管是一次性完成。
13.一种使用权利要求1所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用破坏性离子布植或者干式蚀刻施行组件隔离制程将该氮化镓铝/氮化镓磊晶结构区分为一左侧区域与一右侧区域；
利用氟离子电浆，在特定电场或特定电压下将氟离子注入该左侧区域的该氮化镓铝阻障层内后，经过425oC、600秒热处理后，形成该氟离子结构，该氟离子结构稳定的占据于该氮化镓铝阻障层barrier内；
制作该第一闸极绝缘介电层于该左侧区域及一第二闸极绝缘介电层于该右侧区域；
于该左侧区域形成一氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管，其包含该氟离子结构，以控制该氟离子结构下方的二维电子气是空乏状态；以及
于该右侧区域形成一空乏型具有闸极绝缘介电层氮化镓铝/氮化镓高速电子迁移率晶体管。
14.如权利要求13所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式于该左侧区域形成一第一源极电极金属及一第一汲极电极金属，及于该右侧区域形成一第二源极电极金属及一第二汲极电极金属；及
经过700~900℃、30秒热处理使得该第一源极电极金属、该第一汲极电极金属、该第二源极电极金属及该第二汲极电极金属成为欧姆接触电极。
15.如权利要求14所述结构来制作氟离子注入混合型加强型氮化镓铝/氮化镓高速电子迁移率晶体管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式同步形成一第一闸极电极金属、一第一源极电极连接金属、一第一汲极电极连接金属、一第二源极电极连接金属、一第二汲极电极连接金属及一第二闸极电极金属；
其中，该第一闸极电极金属位于该第一闸极绝缘介电层上，该第一源极电极连接金属位于该第一源极电极金属上，该第二闸极电极金属位于该第二闸极绝缘介电层上，该第二汲极电极连接金属位于该第二汲极电极金属上。
16.一种使用权利要求1所述结构来制作氟离子注入混合型 氮化镓铝/氮化镓萧特基位障二极管的方法，其特征在于，包含有下列步骤:
利用破坏性离子布植或者干式蚀刻施行组件隔离制程将该氮化镓铝/氮化镓磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域利用氟离子电浆，在特定电场或特定电压下将氟离子注入该氮化镓铝阻障层内后，经过425℃、600秒热处理后，形成该氟离子结构，该氟离子结构稳定的占据于该氮化镓铝阻障层内；
制作该第一闸极绝缘介电层于该左侧区域及一阳极场板绝缘介电层于该右侧区域；
于该左侧区域形成一氟离子注入加强型氮化镓铝/氮化镓高速电子迁移率晶体管，其包含该氟离子结构，以控制二维电子气位于该该氟离子结构下方是空乏状态；以及
于该右侧区域形成一具有该阳极场板绝缘介电层的氮化镓铝/氮化镓萧特基位障二极管。
17.如权利要求16所述结构来制作氟离子注入混合型氮化镓铝/氮化镓萧特基位障二极管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式于该左侧区域形成一第一源极电极金属及一第一汲极电极金属，及于该右侧区域形成一阴极电极金属；及
经过700~900℃、30秒热处理使得该第一源极电极金属、该第一汲极电极金属及该阴极电极金属成为欧姆接触电极。
18.如权利要求17所述结构来制作氟离子注入混合型氮化镓铝/氮化镓萧特基位障二极管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式同步形成一第一闸极电极金属、一第一源极电极连接金属、一第一汲极电极连接金属、一阴极电极连接金属及一阳极电极连接金属；
其中，该第一闸极电极金属位于该第一闸极绝缘介电层上，该第一源极电极连接金属位于该第一源极电极金属上，该阳极电极连接金属形成于该阳极场板绝缘介电层上。
19.一种使用权利要求1所述结构来制作混合型氮化镓铝/氮化镓萧特基位障二极管的方法，其特征在于，包含有下列步骤:
利用破坏性离子布植或者干式蚀刻施行组件隔离制程将该氮化镓铝/氮化镓磊晶结构区分为一左侧区域与一右侧区域；
制作该第一闸极绝缘介电层于该左侧区域及一阳极场板绝缘介电层于该右侧区域；
于该左侧区域形成一空乏型具有闸极绝缘介电层氮化镓铝/氮化镓高速电子迁移率晶体管；以及
于该右侧区域形成一具有该阳极场板绝缘介电层的氮化镓铝/氮化镓萧特基位障二极管，其位于该右侧区域。
20.如权利要求19所述结构来制作混合型氮化镓铝/氮化镓萧特基位障二极管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式于该左侧区域形成一第一源极电极金属及一第一汲极电极金属，及于该右侧区域形成一阴极电极金属；及
经过700~900℃、30秒热处理使得该第一源极电极金属、该第一汲极电极金属及该阴极电极金属成为欧姆接触电极。
21.如权利要求20所述结构来制作混合型氮化镓铝/氮化镓萧特基位障二极管的方法，其特征在于，包含有下列步骤:
利用金属蒸镀与金属掀离的方式同步形成一第一闸极电极金属、一第一源极电极连接金属、一第一汲极电极连接金属、一阴极电极连接金属及一阳极电极连接金属；
其中，该第一闸极电极金属位于该第一闸极绝缘介电层上，该第一源极电极连接金属位于该第一源极电极金属上，该阳极电极连接金属形成于该阳极场板绝缘介电层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210369355.2A CN114899230A (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210369355.2A CN114899230A (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
| CN201710418418.8A CN109004026B (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710418418.8A Division CN109004026B (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114899230A true CN114899230A (zh) | 2022-08-12 |
Family
ID=64573496
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710418418.8A Active CN109004026B (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
| CN202210369355.2A Pending CN114899230A (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710418418.8A Active CN109004026B (zh) | 2017-06-06 | 2017-06-06 | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN109004026B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637819A (zh) * | 2024-01-26 | 2024-03-01 | 英诺赛科（珠海）科技有限公司 | 一种氮化镓器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110400776A (zh) * | 2019-07-02 | 2019-11-01 | 珠海格力电器股份有限公司 | 一种功率芯片及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433364C (zh) * | 2006-10-16 | 2008-11-12 | 中国电子科技集团公司第五十五研究所 | 复合缓冲层氮化物高电子迁移率晶体管外延结构及其制造方法 |
| CN101312207B (zh) * | 2007-05-21 | 2011-01-05 | 西安捷威半导体有限公司 | 增强型hemt器件及其制造方法 |
| TW200903805A (en) * | 2007-05-24 | 2009-01-16 | Univ California | Polarization-induced barriers for N-face nitride-based electronics |
| CN103578986A (zh) * | 2013-11-14 | 2014-02-12 | 中国科学院半导体研究所 | 一种高阻GaN薄膜的制备方法 |
-
2017
- 2017-06-06 CN CN201710418418.8A patent/CN109004026B/zh active Active
- 2017-06-06 CN CN202210369355.2A patent/CN114899230A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637819A (zh) * | 2024-01-26 | 2024-03-01 | 英诺赛科（珠海）科技有限公司 | 一种氮化镓器件 |
| CN117637819B (zh) * | 2024-01-26 | 2024-05-10 | 英诺赛科（珠海）科技有限公司 | 一种氮化镓器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109004026A (zh) | 2018-12-14 |
| CN109004026B (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109004027B (zh) | 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法 | |
| CN109004033B (zh) | 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法 | |
| CN107507856B (zh) | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 | |
| JP6280796B2 (ja) | ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法 | |
| JP5071377B2 (ja) | 化合物半導体装置及びその製造方法 | |
| DE112011104408T5 (de) | Halbleitervorrichtungen mit rückseitiger Isolierung | |
| US11195943B2 (en) | Epitaxial structure of Ga-face group III nitride, active device, and gate protection device thereof | |
| CN109952634B (zh) | 在漏极指尖与源极之间具有导电势垒的hemt | |
| CN108649071A (zh) | 半导体器件及其制造方法 | |
| JP2016174140A (ja) | 高電子移動度トランジスタ装置及びその製造方法 | |
| TW201947766A (zh) | 高電子遷移率電晶體 | |
| CN109004026B (zh) | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 | |
| JP2008016762A (ja) | ＧａＮ−ＨＥＭＴの製造方法 | |
| US20130146888A1 (en) | Monolithic semiconductor device and method for manufacturing the same | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| US11605731B2 (en) | Epitaxial structure of N-face group III nitride, active device, and gate protection device thereof | |
| EP2770535A2 (en) | Semiconductor device | |
| CN109727918B (zh) | 集成增强型与耗尽型场效应管的结构及其制造方法 | |
| US9123799B2 (en) | Gallium nitride field effect transistor with buried field plate protected lateral channel | |
| CN110931550A (zh) | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 | |
| CN113539822B (zh) | 一种垂直电流孔径晶体管制备方法 | |
| TWM623644U (zh) | 半導體裝置 | |
| CN116403904A (zh) | 半导体器件的制备方法 | |
| CN117476557A (zh) | 一种cfet的制备方法及器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |