CN114884313A - 一种用于电流型dc-dc转换器的自适应死区时间控制电路 - Google Patents
一种用于电流型dc-dc转换器的自适应死区时间控制电路 Download PDFInfo
- Publication number
- CN114884313A CN114884313A CN202210299302.8A CN202210299302A CN114884313A CN 114884313 A CN114884313 A CN 114884313A CN 202210299302 A CN202210299302 A CN 202210299302A CN 114884313 A CN114884313 A CN 114884313A
- Authority
- CN
- China
- Prior art keywords
- pmos
- tube
- capacitor
- pmos tube
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明属于集成电路设计技术领域,具体涉及一种用于电流型DC‑DC转换器的自适应死区时间控制电路;该电路包括:误差运放输出电压采样转换电路,用于对DC‑DC输出电压和输出电流进行实时采样;死区时间控制电路,用于实现DC‑DC输出电压和输出电流对死区时间的控制;误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接;本发明通过对误差运放的输出电压的实时采样,由电压采样转换电路和死区时间控制电路,实现死区时间跟随输出电压和输出电流进行动态变化,达到最优的死区时间控制;本发明相比传统的固定死区时间设计,具有更高的智能性,可以应对各种条件下的复杂输出环境,具有广阔的应用前景。
Description
技术领域
本发明属于集成电路设计技术领域,具体涉及一种用于电流型DC-DC转换器的自适应死区时间控制电路。
背景技术
DC-DC(直流-直流)转换器是一种把直流输入电压转变成有效输出固定直流电压的电压转换器。在电源管理领域,DC-DC转换器实现直流到直流的电压转换功能,在大功率的电压转换中,DC-DC依靠其高效率、高功率密度的优势成为工程方案首选。传统DC-DC结构采用MOS开关功率管和续流二极管实现功率传输,在续流阶段,由于续流二极管的导通电压会导致导通损耗过大,降低工作效率。目前主流结构为同步DC-DC拓扑结构,采用低导通压降的MOS续流功率管替代二极管,减少导通损耗,提升效率。
在理想稳定状态下,功率MOS开关功率管和功率MOS续流功率管交错导通,由PWM信号转换成的互补方波信号控制两个功率管开启和关断,理论上,这两个功率管不会同时导通,但在实际工作中,两个功率管可能存在同时导通的一段时间,这种情况称为共轭导通状态。该状态下,输入到地直接短路,产生大电流,不仅会降低DC-DC的效率,严重时可能造成芯片损坏。为避免类似情况出现,需要在一个功率管关断至另一个功率管导通之间人为引进一定的延时,该延时称为DC-DC变换器的“死区时间”。在死区时间内,续流电流一直通过续流MOS管的寄生二极管续流,因此也存在二极管导通损耗,因此死区时间如果设计过长,导通损耗会增大,如果死区时间过短,也会发生共轭导通状态。
DC-DC转换器传统死区控制为固定死区,为了满足DC-DC转换器所有可能存在的应用情况,例如输入输出电压的变化和负载电流的变化等,一般会把死区时间设置相对偏大,无法实现效率的最优化。
发明内容
针对现有技术存在的不足,本发明提出了一种用于电流型DC-DC转换器的自适应死区时间控制电路,该电路包括:。
误差运放输出电压采样转换电路,用于对DC-DC输出电压和输出电流进行实时采样;
死区时间控制电路,用于实现DC-DC输出电压和输出电流对死区时间的控制;
误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接。
优选的,误差运放输出电压采样转换电路包括:第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第一电阻(R1)、第三PMOS管(PM3)和第一电容(C1);
第一PMOS管(PM1)的源极与电源连接,第一PMOS管(PM1)的栅极与第一偏置电压(REF1)连接,第一PMOS管(PM1)的漏极与第二PMOS管(PM2)的源极和第三PMOS管(PM3)的源极连接;
第二PMOS管(PM2)的源极与第三PMOS管(PM3)的源极连接,第二PMOS管(PM2)的栅极与误差运放输出(EAOUT)连接,第二PMOS管(PM2)的漏极与第一NMOS管(NM1)的漏极、第三NMOS管(NM3)的栅极以及第一电容(C1)负端连接;
第三PMOS管(PM3)的栅极与第四PMOS管(PM4)的漏极、第三NMOS管(NM3)的漏极、第一电阻(R1)的正端以及第二电阻(R2)的正端连接;
第一NMOS管(NM1)的漏极与第三NMOS管(NM3)的栅极和第一电容(C1)的负端连接,第一NMOS管(NM1)的栅极与第二NMOS管(NM2)的栅极、第二NMOS管(NM2)的漏极以及第三PMOS管(PM3)的漏极连接,第一NMOS管(NM1)的源极与地连接;
第二NMOS管(NM2)的栅极与第二NMOS管(NM2)的漏极和第三PMOS管(PM3)的漏极连接,第二NMOS管(NM2)的漏极与第一NMOS管(NM1)的栅极和第三PMOS管(PM3)的漏极连接,第二NMOS管(NM2)的源极与地连接;
第三NMOS管(NM3)的源极与地连接,第三NMOS管(NM3)的漏极与第四PMOS管(PM4)的漏极、第一电阻(R1)的正端以及第二电阻(R2)正端连接;
第四PMOS管(PM4)的栅极与第二偏置电压(REF2)连接,第四PMOS管(PM4)的漏极与第一电阻(R1)的正端和第二电阻(R2)的正端连接,第四PMOS管(PM4)的源极与第五PMOS管(PM5)的漏极、第五PMOS管(PM5)的栅极、第六PMOS管(PM6)的栅极以及第七PMOS管(PM7)的栅极连接;
第五PMOS管(PM5)的栅极与第五PMOS管(PM5)的漏极连接,第五PMOS管(PM5)的源极与电源连接;
第一电容(C1)的正端与第一电阻(R1)的负端连接,第二电阻(R2)的正端与第一电阻(R1)的正端连接,第二电阻(R2)的负端与地连接。
优选的,死区时间控制电路包括:第六PMOS管(PM6)、第七PMOS管(PM7)、第四NMOS管(NM4)、第五NMOS管(NM5)、第二电容(C2)、第三电容(C3)、第一比较器(COMP1)和第二比较器(COMP2);
第六PMOS管(PM6)的栅极与第七PMOS管(PM7)的栅极连接,第六PMOS管(PM6)的源极与电源连接,第六PMOS管(PM6)的漏极与第四NMOS管(NM4)的漏极、第二电容(C2)的正端以及第一比较器(COMP1)的正端连接;
第七PMOS管(PM7)的源极与电源连接,第七PMOS管(PM7)的漏极与第五NMOS管(NM5)的漏极、第三电容(C3)的正端以及第二比较器(COMP2)的正端连接;
第四NMOS管(NM4)的栅极与第一输入信号(PWM-)连接,第四NMOS管(NM4)的源极与地连接,第四NMOS管(NM4)的漏极与第二电容(C2)正端和第一比较器(COMP1)的正端连接;
第五NMOS管(NM5)的栅极与第二输入信号(PWM+)连接,第五NMOS管(NM5)的源极与地连接,第五NMOS管(NM5)的漏极与第三电容(C3)的正端和第二比较器(COMP2)的正端连接;
第二电容(C2)的负端与第三电容(C3)的负端均与地连接,第一比较器(COMP1)的正端与第二电容(C2)的正端连接,第一比较器(COMP1)的负端与第二比较器(COMP2)的负端和参考电压(REF3)连接,第二比较器(COMP2)的正端与第三电容(C3)的正端连接;
优选的,误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接包括:误差运放输出电压采样转换电路中第五PMOS管(PM5)的栅极与死区时间控制电路中第六PMOS管(PM6)的栅极和死区时间控制电路中第七PMOS管(PM7)的栅极连接,第五PMOS管(PM5)的漏极与第六PMOS管(PM6)的栅极和第七PMOS管(PM7)的栅极连接。
优选的,误差运放输出电压采样转换电路对DC-DC输出电压和输出电流进行实时采样的过程包括:第二PMOS管(PM2)的栅极采样得到误差运放输出电压并将其镜像到第三PMOS管(PM3)的栅极;第三PMOS管(PM3)的栅极电压施加到第二电阻(R2),第二电阻(R2)产生电流;第二电阻(R2)产生的电流通过第五PMOS管(PM5)镜像到死区时间控制电路中。
优选的,死区时间控制电路对死区时间的控制过程为:第一输入信号(PWM-)和第二输入信号(PWM+)分别输入到第四NMOS管(NM4)和第五NMOS管(NM5)控制第二电容(C2)和第三电容(C3)的快速关断;第六PMOS管(PM6)和第七PMOS管(PM7)镜像第五PMOS管(PM5)的电流,电流对第二电容(C2)和第三电容(C3)进行充电;第一比较器(COMP1)和第二比较器(COMP2)共同对第二电容(C2)和第三电容(C3)进行控制,实现死区时间控制。
本发明的有益效果为:本发明利用电流型DC-DC转换器闭环工作时误差运放(EA)与输出电压、输出电流直接相关特性,对DC-DC误差运放输出电压进行采样,并将采样后的电压通过电阻转换为电流,利用该电流的变化实现对DC-DC输出电压和电流的实时采样;利用死区时间控制电路,通过充电电流大小控制电容上升时间,产生上升沿延迟,再送入比较器,与固定门限进行比较,形成两路信号的死区时间,从而实现DC-DC输出电压和电流对死区时间的控制;本发明通过对误差运放的输出电压的实时采样,由电压采样转换电路和死区时间控制电路,实现死区时间跟随输出电压和输出电流进行动态变化,达到最优的死区时间控制,还可以通过电压采样转换电路电阻外接的方式对调节范围进行更加灵活的控制;本发明相比传统的固定死区时间设计,具有更高的智能性,可以应对各种条件下的复杂输出环境,具有广阔的应用前景。
附图说明
图1为本发明中用于电流型DC-DC转换器的自适应死区时间控制电路结构示意图;
图2为本发明中用于电流型DC-DC转换器的自适应死区时间控制电路的输入电压与死区时间关系图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提出了一种用于电流型DC-DC转换器的自适应死区时间控制电路,如图1所示,所述电路包括:
误差运放输出电压采样转换电路,用于对DC-DC输出电压和输出电流进行实时采样;
死区时间控制电路,用于实现DC-DC输出电压和输出电流对死区时间的控制;
误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接。
优选的,误差运放输出电压采样转换电路包括:第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一电阻R1、第三PMOS管PM3和第一电容C1;
第一PMOS管PM1的源极与电源连接,第一PMOS管PM1的栅极与第一偏置电压REF1连接,第一PMOS管PM1的漏极与第二PMOS管PM2的源极和第三PMOS管PM3的源极连接;
第二PMOS管PM2的源极与第三PMOS管PM3的源极连接,第二PMOS管PM2的栅极与误差运放输出EAOUT连接,第二PMOS管PM2的漏极与第一NMOS管NM1的漏极、第三NMOS管NM3的栅极以及第一电容C1负端连接;
第三PMOS管PM3的栅极与第四PMOS管PM4的漏极、第三NMOS管NM3的漏极、第一电阻R1的正端以及第二电阻R2的正端连接;
第一NMOS管NM1的漏极与第三NMOS管NM3的栅极和第一电容C1的负端连接,第一NMOS管NM1的栅极与第二NMOS管NM2的栅极、第二NMOS管NM2的漏极以及第三PMOS管PM3的漏极连接,第一NMOS管NM1的源极与地连接;
第二NMOS管NM2的栅极与第二NMOS管NM2的漏极和第三PMOS管PM3的漏极连接,第二NMOS管NM2的漏极与第一NMOS管NM1的栅极和第三PMOS管PM3的漏极连接,第二NMOS管NM2的源极与地连接;
第三NMOS管NM3的源极与地连接,第三NMOS管NM3的漏极与第四PMOS管PM4的漏极、第一电阻R1的正端以及第二电阻R2正端连接;
第四PMOS管PM4的栅极与第二偏置电压REF2连接,第四PMOS管PM4的漏极与第一电阻R1的正端和第二电阻R2的正端连接,第四PMOS管PM4的源极与第五PMOS管PM5的漏极、第五PMOS管PM5的栅极、第六PMOS管PM6的栅极以及第七PMOS管PM7的栅极连接;
第五PMOS管PM5的栅极与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极与电源连接;
第一电容C1的正端与第一电阻R1的负端连接,第二电阻R2的正端与第一电阻R1的正端连接,第二电阻R2的负端与地连接。
优选的,死区时间控制电路包括:第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第二电容C2、第三电容C3、第一比较器COMP1和第二比较器COMP2;
第六PMOS管PM6的栅极与第七PMOS管PM7的栅极连接,第六PMOS管PM6的源极与电源连接,第六PMOS管PM6的漏极与第四NMOS管NM4的漏极、第二电容C2的正端以及第一比较器COMP1的正端连接;
第七PMOS管PM7的源极与电源连接,第七PMOS管PM7的漏极与第五NMOS管NM5的漏极、第三电容C3的正端以及第二比较器COMP2的正端连接;
第四NMOS管NM4的栅极与第一输入信号PWM-连接,第四NMOS管NM4的源极与地连接,第四NMOS管NM4的漏极与第二电容C2正端和第一比较器COMP1的正端连接;
第五NMOS管NM5的栅极与第二输入信号PWM+连接,第五NMOS管NM5的源极与地连接,第五NMOS管NM5的漏极与第三电容C3的正端和第二比较器COMP2的正端连接;
第二电容C2的负端与第三电容C3的负端均与地连接,第一比较器COMP1的正端与第二电容C2的正端连接,第一比较器COMP1的负端与第二比较器COMP2的负端和参考电压REF3连接,第二比较器COMP2的正端与第三电容C3的正端连接。
优选的,误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接包括:误差运放输出电压采样转换电路中第五PMOS管(PM5)的栅极与死区时间控制电路中第六PMOS管(PM6)的栅极和死区时间控制电路中第七PMOS管(PM7)的栅极连接,第五PMOS管(PM5)的漏极与第六PMOS管(PM6)的栅极和第七PMOS管(PM7)的栅极连接。
用于电流型DC-DC转换器的自适应死区时间控制电路的工作原理如下:
误差运放输出电压采样转换电路对DC-DC输出电压和输出电流进行实时采样的过程包括:
误差运放(EA)输出电压采样转换电路采用运放跟随模式,第二PMOS管PM2的栅极采样得到误差运放输出电压,将输出电压镜像到第三PMOS管PM3的栅极,即:
VEAOUT=VSGPM2=VSGPM3
其中,VEAOUT表示误差运放输出电压,VSGPM2表示第二PMOS管PM2的栅极电压,VSGPM3表示第三PMOS管PM3的栅极电压。
第三PMOS管PM3的栅极电压施加到第二电阻R2,第二电阻R2产生电流,第二电阻R2产生的电流通过第五PMOS管PM5镜像到死区时间控制电路中,电流大小值为:
其中,ISENSE表示第二电阻R2产生的电流值。
死区时间控制电路对死区时间的控制过程如下:
死区时间控制主要由第二电容C2、第三电容C3、第一比较器COMP1和第二比较器COMP2实现,互补的PWM控制信号即第一输入信号PWM-和第二输入信号(PWM+)通过第四NMOS管NM4和第五NMOS管NM5输入,进而控制第二电容C2和第三电容C3的快速关断,第六PMOS管(PM6)和第七PMOS管PM7镜像第五PMOS管PM5的电流ISENSE,通过电流ISENSE给第二电容C2和第三电容C3充电,可控制电容上升时间,计算上升时间的公式为:
其中,C表示控制电容上升时间的电容容值,ΔU表示电容上升到后级比较器翻转阈值所需的电压。
电容产生上升沿延迟,第一比较器(COMP1)和第二比较器(COMP2)共同对第二电容(C2)和第三电容(C3)进行控制,通过与比较器的固定门限进行比较,形成两路信号的死区时间,从而实现DC-DC输出电压和输出电流对死区时间的控制,控制死区时间为:
其中,C2/3表示第二电容C2或第三电容C3的电容容值。
从上式可以看出,当误差运放输出电压VEAOUT随负载电压、电流变化时,可以适时的实现死区时间的自适应调节,可选的,电阻R2还可以通过外接的方式实现对调节范围进行更加灵活的控制。
如图2所示,误差运放输出电压VEAOUT电压越高,输出死区时间越大。在实际使用过程中,可根据具体使用条件调节第二电容C2、第三电容C3和参考电压REF3电压来对死区时间变化范围进行调节,也可选择第二电阻R2外置来进一步提高调节的灵活度。
本发明利用电流型DC-DC转换器闭环工作时误差运放(EA)与输出电压、输出电流直接相关特性,对DC-DC误差运放输出电压进行采样,并将采样后的电压通过电阻转换为电流,利用该电流的变化实现对DC-DC输出电压和电流的实时采样;利用死区时间控制电路,通过充电电流大小控制电容上升时间,产生上升沿延迟,再送入比较器,与固定门限进行比较,形成两路信号的死区时间,从而实现DC-DC输出电压和电流对死区时间的控制;本发明通过对误差运放的输出电压的实时采样,由电压采样转换电路和死区时间控制电路,实现死区时间跟随输出电压和输出电流进行动态变化,达到最优的死区时间控制,还可以通过电压采样转换电路电阻外接的方式对调节范围进行更加灵活的控制;本发明相比传统的固定死区时间设计,具有更高的智能性,可以应对各种条件下的复杂输出环境,具有广阔的应用前景。
以上所举实施例,对本发明的目的、技术方案和优点进行了进一步的详细说明,所应理解的是,以上所举实施例仅为本发明的优选实施方式而已,并不用以限制本发明,凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种用于电流型DC-DC转换器的自适应死区时间控制电路,其特征在于,包括:
误差运放输出电压采样转换电路,用于对DC-DC输出电压和输出电流进行实时采样;
死区时间控制电路,用于实现DC-DC输出电压和输出电流对死区时间的控制;
误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接。
2.根据权利要求1所述的一种用于电流型DC-DC转换器的自适应死区时间控制电路,其特征在于,误差运放输出电压采样转换电路包括:第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第一电阻(R1)、第三PMOS管(PM3)和第一电容(C1);
第一PMOS管(PM1)的源极与电源连接,第一PMOS管(PM1)的栅极与第一偏置电压(REF1)连接,第一PMOS管(PM1)的漏极与第二PMOS管(PM2)的源极和第三PMOS管(PM3)的源极连接;
第二PMOS管(PM2)的源极与第三PMOS管(PM3)的源极连接,第二PMOS管(PM2)的栅极与误差运放输出(EAOUT)连接,第二PMOS管(PM2)的漏极与第一NMOS管(NM1)的漏极、第三NMOS管(NM3)的栅极以及第一电容(C1)负端连接;
第三PMOS管(PM3)的栅极与第四PMOS管(PM4)的漏极、第三NMOS管(NM3)的漏极、第一电阻(R1)的正端以及第二电阻(R2)的正端连接;
第一NMOS管(NM1)的漏极与第三NMOS管(NM3)的栅极和第一电容(C1)的负端连接,第一NMOS管(NM1)的栅极与第二NMOS管(NM2)的栅极、第二NMOS管(NM2)的漏极以及第三PMOS管(PM3)的漏极连接,第一NMOS管(NM1)的源极与地连接;
第二NMOS管(NM2)的栅极与第二NMOS管(NM2)的漏极和第三PMOS管(PM3)的漏极连接,第二NMOS管(NM2)的漏极与第一NMOS管(NM1)的栅极和第三PMOS管(PM3)的漏极连接,第二NMOS管(NM2)的源极与地连接;
第三NMOS管(NM3)的源极与地连接,第三NMOS管(NM3)的漏极与第四PMOS管(PM4)的漏极、第一电阻(R1)的正端以及第二电阻(R2)正端连接;
第四PMOS管(PM4)的栅极与第二偏置电压(REF2)连接,第四PMOS管(PM4)的漏极与第一电阻(R1)的正端和第二电阻(R2)的正端连接,第四PMOS管(PM4)的源极与第五PMOS管(PM5)的漏极、第五PMOS管(PM5)的栅极、第六PMOS管(PM6)的栅极以及第七PMOS管(PM7)的栅极连接;
第五PMOS管(PM5)的栅极与第五PMOS管(PM5)的漏极连接,第五PMOS管(PM5)的源极与电源连接;
第一电容(C1)的正端与第一电阻(R1)的负端连接,第二电阻(R2)的正端与第一电阻(R1)的正端连接,第二电阻(R2)的负端与地连接。
3.根据权利要求1所述的一种用于电流型DC-DC转换器的自适应死区时间控制电路,其特征在于,死区时间控制电路包括:第六PMOS管(PM6)、第七PMOS管(PM7)、第四NMOS管(NM4)、第五NMOS管(NM5)、第二电容(C2)、第三电容(C3)、第一比较器(COMP1)和第二比较器(COMP2);
第六PMOS管(PM6)的栅极与第七PMOS管(PM7)的栅极连接,第六PMOS管(PM6)的源极与电源连接,第六PMOS管(PM6)的漏极与第四NMOS管(NM4)的漏极、第二电容(C2)的正端以及第一比较器(COMP1)的正端连接;
第七PMOS管(PM7)的源极与电源连接,第七PMOS管(PM7)的漏极与第五NMOS管(NM5)的漏极、第三电容(C3)的正端以及第二比较器(COMP2)的正端连接;
第四NMOS管(NM4)的栅极与第一输入信号(PWM-)连接,第四NMOS管(NM4)的源极与地连接,第四NMOS管(NM4)的漏极与第二电容(C2)正端和第一比较器(COMP1)的正端连接;
第五NMOS管(NM5)的栅极与第二输入信号(PWM+)连接,第五NMOS管(NM5)的源极与地连接,第五NMOS管(NM5)的漏极与第三电容(C3)的正端和第二比较器(COMP2)的正端连接;
第二电容(C2)的负端与第三电容(C3)的负端均与地连接,第一比较器(COMP1)的正端与第二电容(C2)的正端连接,第一比较器(COMP1)的负端与第二比较器(COMP2)的负端和参考电压(REF3)连接,第二比较器(COMP2)的正端与第三电容(C3)的正端连接。
4.根据权利要求1所述的一种用于电流型DC-DC转换器的自适应死区时间控制电路,其特征在于,误差运放输出电压采样转换电路输出端与死区时间控制电路输入端连接包括:误差运放输出电压采样转换电路中第五PMOS管(PM5)的栅极与死区时间控制电路中第六PMOS管(PM6)的栅极和死区时间控制电路中第七PMOS管(PM7)的栅极连接,第五PMOS管(PM5)的漏极与第六PMOS管(PM6)的栅极和第七PMOS管(PM7)的栅极连接。
5.根据权利要求1所述的一种用于电流型DC-DC转换器的自适应死区时间控制电路,其特征在于,误差运放输出电压采样转换电路对DC-DC输出电压和输出电流进行实时采样的过程包括:第二PMOS管(PM2)的栅极采样得到误差运放输出电压并将其镜像到第三PMOS管(PM3)的栅极;第三PMOS管(PM3)的栅极电压施加到第二电阻(R2),第二电阻(R2)产生电流;第二电阻(R2)产生的电流通过第五PMOS管(PM5)镜像到死区时间控制电路中。
6.根据权利要求1所述的一种用于电流型DC-DC转换器的自适应死区时间控制电路,其特征在于,死区时间控制电路对死区时间的控制过程为:第一输入信号(PWM-)和第二输入信号(PWM+)分别输入到第四NMOS管(NM4)和第五NMOS管(NM5)控制第二电容(C2)和第三电容(C3)的快速关断;第六PMOS管(PM6)和第七PMOS管(PM7)镜像第五PMOS管(PM5)的电流,电流对第二电容(C2)和第三电容(C3)进行充电;第一比较器(COMP1)和第二比较器(COMP2)共同对第二电容(C2)和第三电容(C3)进行控制,实现死区时间控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210299302.8A CN114884313A (zh) | 2022-03-25 | 2022-03-25 | 一种用于电流型dc-dc转换器的自适应死区时间控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210299302.8A CN114884313A (zh) | 2022-03-25 | 2022-03-25 | 一种用于电流型dc-dc转换器的自适应死区时间控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114884313A true CN114884313A (zh) | 2022-08-09 |
Family
ID=82667316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210299302.8A Pending CN114884313A (zh) | 2022-03-25 | 2022-03-25 | 一种用于电流型dc-dc转换器的自适应死区时间控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114884313A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117424442A (zh) * | 2023-12-06 | 2024-01-19 | 苏州炬仁半导体有限公司 | 驱动信号的死区时间控制电路 |
-
2022
- 2022-03-25 CN CN202210299302.8A patent/CN114884313A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117424442A (zh) * | 2023-12-06 | 2024-01-19 | 苏州炬仁半导体有限公司 | 驱动信号的死区时间控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9136756B2 (en) | System and methods for two-stage buck boost converters with fast transient response | |
CN103597725B (zh) | 电力变换装置及使用它的电池充电装置 | |
WO2012016401A1 (zh) | 死区时间自适应控制的开关级电路 | |
CN103152017B (zh) | 延迟电路、具有延迟电路的电路***及其方法 | |
CN111478563B (zh) | 一种适用于buck变换器的过零检测电路 | |
CN103401420B (zh) | 应用于dc-dc转换器中的自适应导通时间产生电路 | |
CN102420520B (zh) | 一种限流保护电路以及集成该电路的dc-dc转换器 | |
CN113162407B (zh) | 一种超低静态功耗的降压型dc-dc转换器 | |
US20230011390A1 (en) | Control method, device, and system for synchronous buck circuit, and electronic device | |
CN113708626B (zh) | 一种适用于cot电压变换器的百分百占空比产生电路 | |
CN109412397B (zh) | 一种脉冲宽度调制电流模式开关电源二次斜波补偿电路 | |
CN110311562A (zh) | 一种直流-直流变换器 | |
TW202118205A (zh) | 圖騰柱無橋式功率因數校正器及功率因數校正方法 | |
CN114884313A (zh) | 一种用于电流型dc-dc转换器的自适应死区时间控制电路 | |
CN112968608A (zh) | 脉冲宽度调制式电力转换器 | |
CN101976949B (zh) | 基于差分结构的快速抗干扰电流采样电路 | |
CN114675073A (zh) | 一种适用于boost型开关电源的闭环自适应过零检测电路 | |
CN115208194A (zh) | 一种用于降压型dcdc的分段式斜坡补偿电路 | |
CN110429801B (zh) | 一种基于sr技术的芯片控制电路及实现方法 | |
CN109768696B (zh) | 用于热电能量获取的升压转换器的可变导通电阻开关装置 | |
CN114499185A (zh) | 电压变换器及其控制方法、装置和电压变换设备 | |
CN116418206A (zh) | 采用宽输入范围恒定跨导采样的自适应折返式限流电路 | |
Wong et al. | Near-threshold startup integrated boost converter with slew rate enhanced error amplifier | |
CN221010081U (zh) | 一种防止误触发且能提高比较器速度的信号产生电路 | |
CN111525782B (zh) | 一种功率管的驱动控制方法及电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |