CN114883343A - 薄膜晶体管、显示基板和薄膜晶体管的制备方法 - Google Patents
薄膜晶体管、显示基板和薄膜晶体管的制备方法 Download PDFInfo
- Publication number
- CN114883343A CN114883343A CN202210423517.6A CN202210423517A CN114883343A CN 114883343 A CN114883343 A CN 114883343A CN 202210423517 A CN202210423517 A CN 202210423517A CN 114883343 A CN114883343 A CN 114883343A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- semiconductor
- conductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 172
- 239000002184 metal Substances 0.000 claims abstract description 172
- 239000004065 semiconductor Substances 0.000 claims abstract description 115
- 239000004020 conductor Substances 0.000 claims abstract description 97
- 238000002161 passivation Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000010849 ion bombardment Methods 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 246
- 238000010586 diagram Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种薄膜晶体管、显示基板和薄膜晶体管的制备方法，薄膜晶体管包括依次设置的缓冲层、有源层、栅极绝缘层、栅极金属层、源极金属层、漏极金属层以及钝化层，栅极金属层、源极金属层和漏极金属层间隔设置，有源层包括至少两个导体部和一个第一半导体部，两个导体部分别设置在第一半导体部的两端，并与第一半导体部电连接；栅极金属层的投影覆盖第一半导体部，源极金属层和漏极金属层分别通过栅极绝缘层的第一过孔和第二过孔与对应的两个导体部连接。本申请将设置导体部和半导体部以形成有源层，不需要对半导体层进行离子轰击以得到导体化的半导体层，避免导体化的半导体层的电阻大，导致开态电流不够，引起显示不均。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管、显示基板和薄膜晶体管的制备方法。
背景技术
氧化物半导体薄膜晶体管由于其迁移率高,成本低,适合大中小尺寸的特点受到各个面板厂的追捧，由氧化物半导体薄膜晶体管形成的薄膜晶体管显示器(Thin FilmTransistor-Liquid Crystal Display，TFT-LCD)具有低的功耗、优异的画面品质以及较高的生产良率等性能，目前已经逐渐占据了显示领域的主导地位。
在顶栅自对准型薄膜晶体管制程中，通常采用离子轰击对半导体层进行导体化处理，然而在已经进行导体化过程的半导体层会在后续的制程中受到明显影响，且导体化后阻值仍然较大，使得开态电流不够高,而且导体化均一性差，使得半导体层达不到预期的效果。
发明内容
本申请的目的是提供一种薄膜晶体管、显示基板和薄膜晶体管的制备方法，不需要对半导体层进行导体化，通过增加导体部以减少电阻，提高开态电流，改善显示效果。
本申请公开了一种薄膜晶体管，所述薄膜晶体管包括缓冲层、有源层、栅极绝缘层、栅极金属层、源极金属层、漏极金属层和钝化层；所述有源层设置在所述缓冲层上；所述栅极绝缘层覆盖设置在所述缓冲层和所述有源层上，并形成有第一过孔和第二过孔；所述栅极金属层设置在所述栅极绝缘层上；所述源极金属层设置在所述栅极绝缘层上，并通过所述第一过孔与所述有源层连接；所述漏极金属层设置在所述栅极绝缘层上，并通过所述第二过孔与所述有源层连接；所述钝化层覆盖设置在所述栅极金属层、源极金属层、漏极金属层以及栅极绝缘层上；其中，所述栅极金属层、源极金属层和漏极金属层间隔设置，所述有源层包括至少两个导体部和一个第一半导体部，两个所述导体部分别设置在所述第一半导体部的两端，并与所述第一半导体部电连接；所述栅极金属层的投影覆盖所述第一半导体部，所述源极金属层和漏极金属层分别通过所述第一过孔和所述第二过孔与对应的两个所述导体部连接。
可选的，所述导体部包括透明导电膜，所述透明导体膜采用氧化铟锡制备形成。
可选的，所述导体部由钼、钛、铜、铝等其中至少一种金属材料制备形成。
可选的，所述薄膜晶体管还包括至少两个第二半导体部，所述第二半导体部设置在所述导体部上，所述第二半导体部与所述第一半导体部相互连接，且一体成型，所述第一过孔和所述第二过孔通过对应的两个所述第二半导体部分别与两个所述导体部连接。
可选的，所述导体部的厚度值为d，其中
可选的，所述薄膜晶体管在包括遮光金属层，所述遮光金属设置在所述缓冲层远离所述栅极绝缘层的一侧，所述遮光金属层的宽度大于所述第一半导体部的宽度，所述源极金属层通过一第三过孔与所述遮光金属层连接。
本申请还公开了一种显示基板，所述显示基板包括衬底以及如上任一所述的薄膜晶体管，所述薄膜晶体管设置在所述衬底上。
可选的，所述显示基板还包括第一金属层和第二金属层，所述栅极绝缘层还包括第四过孔，所述第二金属层通过所述第四过孔与所述第一金属层连接，所述第一金属层和所述遮光金属层同层设置，所述第二金属层与所述栅极金属层、源极金属层层以及漏极金属层同层设置；所述第二金属通过一过孔与所述第一金属层连接，所述第一金属层与所述第二金属层之间设有导电层和半导体层，所述导电层与所述导体部同层设置，所述半导体层与所述第一半导体部同层设置。
本申请还公开了一种薄膜晶体管的制备方法，用于制备如上任一所述的薄膜晶体管，包括步骤:
在一衬底上形成缓冲层；
在所述缓冲层沉积导体材料，并进行图案化处理以形成至少两个间隔设置的导体部；
在所述缓冲层上沉积半导体材料，并进行图案化处理以形成位于两个导体部之间的第一半导体部；
在所述缓冲层、导体部和第一半导体部上沉积绝缘材料以形成栅极绝缘层，并进行图案化处理形成第一过孔和第二过孔；
在栅极绝缘层上沉积金属层材料，并图案化处理以形成相互间隔设置的栅极金属层、源极金属和漏极金属层；以及
沉积钝化层材料，以形成覆盖所述栅极绝缘层、栅极金属层、源极金属和漏极金属层的钝化层；
其中，所述第一半导体部和导体部形成有源层，所述栅极金属层的投影覆盖所述第一半导体部，所述源极金属层和漏极金属层分别通过所述第一过孔和所述第二过孔与对应的两个所述导体部连接。
可选的，在所述缓冲层沉积导体材料，并进行图案化处理以形成至少两个间隔设置的导体部的步骤中，所述导体材料为氧化铟锌；在所述缓冲层上沉积半导体材料，并进行图案化处理以形成位于两个导体部之间的第一半导体部的步骤中，在形成第一半导体部的同时还形成覆盖在两个所述导体部上的第二半导体部。
相对于使用离子轰击将原来的半导体层进行导体化的方案来说，本申请不需要对半导体层进行离子轰击，对应源极金属层和漏极金属层的连接位置直接使用导体材料形成导体部实现电连接，从而避免因离子轰击形成的导体化的半导体层的电阻大，导致开态电流不够，显示不均。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的第一实施例的薄膜晶体管的示意图；
图2是本申请的第二实施例的薄膜晶体管(1)的示意图；
图3是本申请的第二实施例的薄膜晶体管(2)的示意图；
图4是本申请的第二实施例的薄膜晶体管(3)的示意图；
图5是本申请的第三实施例的薄膜晶体管(1)的示意图；
图6是本申请的第三实施例的薄膜晶体管(2)示意图；
图7是本申请的第四实施例的显示基板的示意图；
图8是本申请的第五实施例的薄膜晶体管的制备方法流程图。
其中，100、薄膜晶体管；110、缓冲层；120、有源层；121、第一半导体部；122、第二半导体部；123、导体部；1231、透明导电膜；130、栅极绝缘层；131、第一过孔；132、第二过孔；133、第三过孔；134、第四过孔；140、栅极金属层；150、源极金属层；160、漏极金属层；170、钝化层；180、遮光金属层；190、保护层；200、显示基板；210、衬底；220、第一金属层；230、第二金属层；240、导电层；250、半导体层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
下面参考附图和可选的实施例对本申请作详细说明。
如图1所示，作为本申请的第一实施例，公开了一种薄膜晶体管，所述薄膜晶体管100包括缓冲层110、有源层120、栅极绝缘层130、栅极金属层140、源极金属层150、漏极金属层160和钝化层170；所述有源层120设置在所述缓冲层110上，所述栅极绝缘层130覆盖设置在所述缓冲层110和所述有源层120上，并形成有第一过孔131和第二过孔132；所述栅极金属层140设置在所述栅极绝缘层130上；所述源极金属层150设置在所述栅极绝缘层130上，并通过所述第一过孔131与所述有源层120连接；所述漏极金属层160设置在所述栅极绝缘层130上，并通过所述第二过孔132与所述有源层120连接；所述钝化层170覆盖设置在所述栅极金属层140、源极金属层150、漏极金属层160以及栅极绝缘层130上，其中钝化层170可以为一层也可以是多层，可根据实际需要进行设置。
其中，所述栅极金属层140、源极金属层150和漏极金属层160同层且间隔设置，所述有源层120包括至少两个导体部123和一个第一半导体部121，两个所述导体部123分别设置在所述第一半导体部121的两端，并与所述第一半导体部121电连接；所述栅极金属层140的投影覆盖所述第一半导体部121，即第一半导体部121的宽度小于等于所述栅极金属层140的宽度，当然在保证没有光线没有反射至所述第一半导体部121的情况下，也可以将第一半导体部121的宽度设置得比栅极金属层140的宽度大，可根据具体情况进行设置；所述源极金属层150和漏极金属层160分别通过所述第一过孔131和所述第二过孔132与对应的两个所述导体部123连接。
通过两个导体部123和一个半导体部123组成所述有源层120，相对整个半导体层250作为有源层120，最后通过离子轰击的方式将部分半导体层250进行导体化来说，可以进一步的减少阻值；且物理或化学破坏半导体表面从而降低电阻，本身难度就很大，容易引起导体化均一性差。故本申请直接选择阻值为20-80欧姆的所述导体部123，相对于导体化后通常为几百或者几千欧姆的半导体来说，所述导体部123的阻值远小于所述半导体部123的阻值，故通过直接加入阻值小的导体部123，无需进行离子轰击，就可以提高开态电流，从而防止离子轰击导体化均一性差导致的电流均一性不佳，影响显示效果。
进一步的，所述第一半导体层250由铟镓锌氧化物制备形成，所述导体部123包括透明导电膜，所述透明导体膜采用氧化铟锡制备形成，即本申请的导体部123的材料和像素电极层的材料相同，像素电极本身就是透明导电的，方块电阻只有几十甚至更小，能大大的降低整个有源层120的阻值。当然，除了可以用像素电极，也可以使用其他导电性能好阻值小的金属层作为导体部123，所述导体部123可由钼、钛、铜、铝等其中至少一种金属材料制备形成，即可以是单独一种材料形成的金属层，也可以是两种或者三种以上的材料混合形成的金属层，目前一般将钼铜混合作为该导体部123，不仅导电性能好，而且可以节约成本，制备也相当方便。
如图2所示，作为本申请的第二实施例，与第一实施例不同的是，所述薄膜晶体管100还包括至少两个第二半导体部122，所述第二半导体部122设置在所述导体部123上，所述第二半导体部122与所述第一半导体部121相互连接，且一体成型，所述第一过孔131和所述第二过孔132通过对应的两个所述第二半导体部122分别与两个所述导体部123连接，第一过孔131、第二过孔132与对应的导体部123的连接点到导体部123远离所述第一半导体部121的一端的距离为整个导体部123的宽度的四分之一至三分之一之间，可以避免连接点与所述第一半导体部121间距过小或者过大影响导电效果。
一般的，第二半导体部122和导体部123的宽度相同，使得两个第二半导体部122相互远离的两端的距离等于两个导体部123相互远离的两端的距离；本实施例中对于原来的半导体层250其实没有做任何改变，无需进行离子轰击使得部分半导体层250导体化，只是在第一导体部123的两端增加了一层像素电极层，从而使得第一导体部123两端的阻值得到了减少。
当然，所述第二半导体部122的宽度也可以小于所述导体部123的宽度，如图3所示；进一步的，所述薄膜晶体管100在包括遮光金属层180，所述遮光金属设置在所述缓冲层110远离所述栅极绝缘层130的一侧，所述遮光金属层180的宽度大于所述第一半导体部121的宽度，甚至大于两个第二半导体部122相互远离的两端的距离，可以根据实际情况调整遮光金属层180的宽度。
进一步的，如图4所示，所述源极金属层150通过一第三过孔133与所述遮光金属层180连接，该遮光金属层180不仅可以起到遮光的作用，避免第一半导体部121被光照射，还可以作为双栅极TFT的其中一个栅极，进一步提高TFT的稳定性。另外，靠近所述第三过孔133的第二半导体部122和导体部123可以延伸至过孔处，使得源极金属层150可以通过第一过孔131和第三过孔133与所述第一半导体部121实现电连接，提高导通时间。
如图5所示，作为本申请的第三实施例，与上述第一实施例或者第二实施例不同的地方在于，所述栅极金属层140与所述源极金属层150以及漏极金属层160不是同层设置，所述栅极绝缘层130只设置在所述第一半导体部121上，栅极金属层140上铺设一层保护层190，保护层190上再设置源极金属层150和漏极金属层160，本实施例还是仅仅将第一半导体部121两端放置了两个导体部123，以实现源漏极的电连接。
另外，对于原来的有源层120也可以不进行改变，在第一半导体部121的两端增设两个导体部123，即第二半导体部122与缓冲层110之间增设一层像素电极层，从而减少有源层120的整体阻值，具体可参考图6所示，且无论在本实施例中，还是其他实施例中，所述导体部123的厚度值为d，其中
当导体部123为金属材料制备形成的金属层结构时，可在d的范围内选择厚度较小的值，而当导体部123为氧化铟锌制备形成的透明导体膜时，可在d的范围内选择厚度较大的值。
如图7所示，作为本申请的第四实施例，公开了一种显示基板200，包括衬底210以及如上任一实施例所述的薄膜晶体管100，所述薄膜晶体管100设置在所述衬底210上，该显示基板200可以是阵列基板，也可以是COA基板。
其中，所述显示基板200还包括第一金属层220和第二金属层230，所述栅极绝缘层130还包括第四过孔134，所述第二金属层230通过所述第四过孔134与所述第一金属层220连接，所述栅极绝缘层130还包括第四过孔134，所述第二金属层230通过所述第四过孔134与所述第一金属层220连接，所述第一金属层220和所述遮光金属层180同层设置，所述第二金属层230与所述栅极金属层140、源极金属层150层以及漏极金属层160同层设置；
所述第二金属通过一过孔与所述第一金属层220连接，所述第一金属层220与所述第二金属层230之间设有导电层240和半导体层250，所述导电层240与所述导体部123同层设置，所述半导体层250与所述第一半导体部121同层设置。
在制备导体部123和第一半导体部121是形成了设置在所述第一金属层220和所述第二金属层230的所述导电层240和半导体层250，在第一金属层220和第二金属层230形成存储电容的情况下，导体层和半导体层250与第一金属层220以及第二金属层230也形成存储电容，从而进一步的增大存储电容，在显示面板的像素充电时，有利于提高像素充电效率。
如图8所示，作为本申请的第五实施例，公开了一种薄膜晶体管的制备方法，所述制备方法用于制备如上任一实施例所述的薄膜晶体管，包括步骤:
S1：在一衬底上形成缓冲层；
S2：在所述缓冲层沉积导体材料，并进行图案化处理以形成至少两个间隔设置的导体部；
S3：在所述缓冲层上沉积半导体材料，并进行图案化处理以形成位于两个导体部之间的第一半导体部；
S4：在所述缓冲层、导体部和第一半导体部上沉积绝缘材料以形成栅极绝缘层，并进行图案化处理形成第一过孔和第二过孔；
S5：在栅极绝缘层上沉积金属层材料，并图案化处理以形成相互间隔设置的栅极金属层、源极金属和漏极金属层；以及
S6：沉积钝化层材料，以形成覆盖所述栅极绝缘层、栅极金属层、源极金属和漏极金属层的钝化层；
其中，所述第一半导体部和导体部形成有源层，所述栅极金属层的投影覆盖所述第一半导体部，所述源极金属层和漏极金属层分别通过所述第一过孔和所述第二过孔与对应的两个所述导体部连接。
在所述缓冲层沉积导体材料，并进行图案化处理以形成至少两个间隔设置的导体部的步骤中，所述导体材料为氧化铟锌；在所述缓冲层上沉积半导体材料，并进行图案化处理以形成位于两个导体部之间的第一半导体部的步骤中，在形成第一半导体部的同时还形成覆盖在两个所述导体部上的第二半导体部。
导体部的沉积与图案化导致多了一道制程,本发明将TFT的上栅极,源极和漏极采用同一道制程完成,区别于传统的栅极,源极和漏极需要两道制程(栅极一道,源/漏极一道),尽可能加大生产节拍,节约成本，且同时增加了导体部之后，无需再对半导体部进行离子轰击，也能实现整个有源层的阻值减少，从而解决TFT开态电流不够的问题.防止导体化均一性差导致的大板开态电流均一性不佳。
本申请的第六实施例，是对上述第一实施例的进一步细化和拓展，本实施例也公开了一种薄膜晶体管的制备方法，或者说是一种显示基板的制备方方法，所述制备方法包括以下步骤：
步骤一，在衬底上沉积第一层金属并图案化,形成遮光金属层(TFT的下栅极,并起到遮光作用)以及第一金属层；
步骤二，缓冲层的沉积；
步骤三，在缓冲层上沉积ITO并图案化，形成导体部和导电层；
步骤四，半导体层的沉积与图案化,本案例用铟镓锌氧化物,形成TFT的沟道层即第一半导体部和半导体层；
步骤五，栅极绝缘层的沉积与图案化，形成第一过孔、第二过孔、第三过孔和第四过孔；
步骤六，栅极金属层、源极金属层、漏极金属层和第二层金属的沉积与图案化,形成TFT上的栅极,源极、漏极和第二金属层；
步骤七，形成一层或多层保护钝化层。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，Mini/micro LED显示面板等均可适用上述方案。上述列举的显示面板仅仅是常用的，在其他一些显示面板中，只要使用了本申请的薄膜晶体管也属于本申请的保护范围内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
缓冲层；
有源层，设置在所述缓冲层上；
栅极绝缘层，覆盖设置在所述缓冲层和所述有源层上，并形成有第一过孔和第二过孔；
栅极金属层，设置在所述栅极绝缘层上；
源极金属层，设置在所述栅极绝缘层上，并通过所述第一过孔与所述有源层连接；
漏极金属层，设置在所述栅极绝缘层上，并通过所述第二过孔与所述有源层连接；以及
钝化层，覆盖设置在所述栅极金属层、源极金属层、漏极金属层以及栅极绝缘层上；
其中，所述栅极金属层、源极金属层和漏极金属层间隔设置，所述有源层包括至少两个导体部和一个第一半导体部，两个所述导体部分别设置在所述第一半导体部的两端，并与所述第一半导体部电连接；所述栅极金属层的投影覆盖所述第一半导体部，所述源极金属层和漏极金属层分别通过所述第一过孔和所述第二过孔与对应的两个所述导体部连接。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述导体部包括透明导电膜，所述透明导体膜采用氧化铟锡制备形成。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述导体部由钼、钛、铜、铝等其中至少一种金属材料制备形成。
4.如权利要求2或3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括至少两个第二半导体部，所述第二半导体部设置在所述导体部上，所述第二半导体部与所述第一半导体部相互连接，且一体成型，所述第一过孔和所述第二过孔通过对应的两个所述第二半导体部分别与两个所述导体部连接。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述导体部的厚度值为d，其中
6.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管在包括遮光金属层，所述遮光金属设置在所述缓冲层远离所述栅极绝缘层的一侧，所述遮光金属层的宽度大于所述第一半导体部的宽度，所述源极金属层通过一第三过孔与所述遮光金属层连接。
7.一种显示基板，其特征在于，包括衬底以及如权利要求1-6任意一项所述的薄膜晶体管，所述薄膜晶体管设置在所述衬底上。
8.如权利要求7所述的显示基板，其特征在于，所述显示基板还包括第一金属层和第二金属层，所述栅极绝缘层还包括第四过孔，所述第二金属层通过所述第四过孔与所述第一金属层连接，所述第一金属层和所述遮光金属层同层设置，所述第二金属层与所述栅极金属层、源极金属层层以及漏极金属层同层设置；
所述第二金属通过一过孔与所述第一金属层连接，所述第一金属层与所述第二金属层之间设有导电层和半导体层，所述导电层与所述导体部同层设置，所述半导体层与所述第一半导体部同层设置。
9.一种薄膜晶体管的制备方法，用于制备如权利要求1-6任意一项所述的薄膜晶体管，其特征在于，包括步骤:
在一衬底上形成缓冲层；
在所述缓冲层沉积导体材料，并进行图案化处理以形成至少两个间隔设置的导体部；
在所述缓冲层上沉积半导体材料，并进行图案化处理以形成位于两个导体部之间的第一半导体部；
在所述缓冲层、导体部和第一半导体部上沉积绝缘材料以形成栅极绝缘层，并进行图案化处理形成第一过孔和第二过孔；
在栅极绝缘层上沉积金属层材料，并图案化处理以形成相互间隔设置的栅极金属层、源极金属和漏极金属层；以及
沉积钝化层材料，以形成覆盖所述栅极绝缘层、栅极金属层、源极金属和漏极金属层的钝化层；
其中，所述第一半导体部和导体部形成有源层，所述栅极金属层的投影覆盖所述第一半导体部，所述源极金属层和漏极金属层分别通过所述第一过孔和所述第二过孔与对应的两个所述导体部连接。
10.如权利要求9所述的薄膜晶体管的制备方法，其特征在于，在所述缓冲层沉积导体材料，并进行图案化处理以形成至少两个间隔设置的导体部的步骤中，所述导体材料为氧化铟锌；
在所述缓冲层上沉积半导体材料，并进行图案化处理以形成位于两个导体部之间的第一半导体部的步骤中，在形成第一半导体部的同时还形成覆盖在两个所述导体部上的第二半导体部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210423517.6A CN114883343B (zh) | 2022-04-21 | 2022-04-21 | 薄膜晶体管、显示基板和薄膜晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210423517.6A CN114883343B (zh) | 2022-04-21 | 2022-04-21 | 薄膜晶体管、显示基板和薄膜晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114883343A true CN114883343A (zh) | 2022-08-09 |
| CN114883343B CN114883343B (zh) | 2024-03-26 |
Family
ID=82670879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210423517.6A Active CN114883343B (zh) | 2022-04-21 | 2022-04-21 | 薄膜晶体管、显示基板和薄膜晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114883343B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377204A (zh) * | 2022-10-25 | 2022-11-22 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN115377202A (zh) * | 2022-10-25 | 2022-11-22 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN117580394A (zh) * | 2023-12-13 | 2024-02-20 | 惠科股份有限公司 | 像素结构及其制备方法、显示基板及显示装置 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199459A (ja) * | 2009-02-27 | 2010-09-09 | Dainippon Printing Co Ltd | トランジスタ素子の製造方法 |
| JP2012191025A (ja) * | 2011-03-11 | 2012-10-04 | Dainippon Printing Co Ltd | 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法 |
| US20120292610A1 (en) * | 2011-05-17 | 2012-11-22 | Seong-Min Wang | Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices |
| CN103208526A (zh) * | 2012-12-28 | 2013-07-17 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体器件及其制造方法 |
| US20140291635A1 (en) * | 2013-03-29 | 2014-10-02 | Lg Display Co., Ltd. | Thin-film transistor, method for manufacturing the same and display device including the same |
| US20150303308A1 (en) * | 2012-11-26 | 2015-10-22 | Shenzhen Royole Technologies Co. Ltd. | Self-aligned metal oxide thin-film transistor component and manufacturing method thereof |
| CN106935658A (zh) * | 2017-05-05 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN107046002A (zh) * | 2017-03-24 | 2017-08-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US20180197897A1 (en) * | 2015-04-14 | 2018-07-12 | Boe Technology Group Co., Ltd. | Array substrate and method for fabricating the same, display device |
| CN109273365A (zh) * | 2018-10-23 | 2019-01-25 | 惠科股份有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
| US20190067340A1 (en) * | 2017-03-29 | 2019-02-28 | Boe Technology Group Co., Ltd. | Thin film transistor and display substrate, fabrication method thereof, and display device |
| CN109786257A (zh) * | 2019-01-18 | 2019-05-21 | 惠科股份有限公司 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
| CN113782616A (zh) * | 2019-01-10 | 2021-12-10 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US20210399142A1 (en) * | 2020-06-22 | 2021-12-23 | Lg Display Co., Ltd. | Thin Film Transistor Array Substrate and Display Device |
-
2022
- 2022-04-21 CN CN202210423517.6A patent/CN114883343B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199459A (ja) * | 2009-02-27 | 2010-09-09 | Dainippon Printing Co Ltd | トランジスタ素子の製造方法 |
| JP2012191025A (ja) * | 2011-03-11 | 2012-10-04 | Dainippon Printing Co Ltd | 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法 |
| US20120292610A1 (en) * | 2011-05-17 | 2012-11-22 | Seong-Min Wang | Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices |
| US20150303308A1 (en) * | 2012-11-26 | 2015-10-22 | Shenzhen Royole Technologies Co. Ltd. | Self-aligned metal oxide thin-film transistor component and manufacturing method thereof |
| CN103208526A (zh) * | 2012-12-28 | 2013-07-17 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体器件及其制造方法 |
| US20140291635A1 (en) * | 2013-03-29 | 2014-10-02 | Lg Display Co., Ltd. | Thin-film transistor, method for manufacturing the same and display device including the same |
| US20180197897A1 (en) * | 2015-04-14 | 2018-07-12 | Boe Technology Group Co., Ltd. | Array substrate and method for fabricating the same, display device |
| CN107046002A (zh) * | 2017-03-24 | 2017-08-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US20190067340A1 (en) * | 2017-03-29 | 2019-02-28 | Boe Technology Group Co., Ltd. | Thin film transistor and display substrate, fabrication method thereof, and display device |
| CN106935658A (zh) * | 2017-05-05 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN109273365A (zh) * | 2018-10-23 | 2019-01-25 | 惠科股份有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
| CN113782616A (zh) * | 2019-01-10 | 2021-12-10 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN109786257A (zh) * | 2019-01-18 | 2019-05-21 | 惠科股份有限公司 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
| US20210399142A1 (en) * | 2020-06-22 | 2021-12-23 | Lg Display Co., Ltd. | Thin Film Transistor Array Substrate and Display Device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377204A (zh) * | 2022-10-25 | 2022-11-22 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN115377202A (zh) * | 2022-10-25 | 2022-11-22 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN117580394A (zh) * | 2023-12-13 | 2024-02-20 | 惠科股份有限公司 | 像素结构及其制备方法、显示基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114883343B (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937816B2 (en) | Switching element, manufacturing method thereof, array substrate and display device | |
| CN114883343A (zh) | 薄膜晶体管、显示基板和薄膜晶体管的制备方法 | |
| US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US9881942B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9698278B2 (en) | Thin film transistor and manufacturing method thereof, array substrate, display device | |
| US9947691B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN104953044A (zh) | 柔性oled及其制作方法 | |
| CN106950771B (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
| CN103094069B (zh) | 像素结构 | |
| EP3118675A1 (en) | Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same | |
| CN105652543A (zh) | 阵列基板及其制作方法、显示器件 | |
| US20180358473A1 (en) | Thin-film transistor (tft) and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| CN105652541A (zh) | 阵列基板的制作方法及液晶显示面板 | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| US20130075720A1 (en) | Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same | |
| CN107507839B (zh) | 一种阵列基板及其制造方法 | |
| TW201504738A (zh) | 畫素結構、顯示面板及其製作方法 | |
| US10680114B2 (en) | Thin film transistor, method of manufacturing the same and liquid crystal display apparatus having the same | |
| CN110137086B (zh) | Tft基板的制作方法及tft基板 | |
| CN105572981B (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| US9459505B2 (en) | Display device and manufacturing method thereof | |
| CN105242435A (zh) | 阵列基板及制作方法、液晶显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |