CN114863873B - 一种显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种显示面板及显示装置，显示面板包括多条第一信号线和多个多路分解器；多路分解器包括第一开关、第二开关和第三开关，第一开关的输入端与第二开关的输入端电连接，并且第一开关的输出端、第二开关的输出端分别与不同的第一信号线电连接；第三开关的输入端接收第一复位电压，第三开关的输出端与第二开关的输出端电连接；其中，第一开关与第二开关先后开启，并且第三开关开启的时段与第一开关开启的时段至少部分交叠。本申请实施例可以使得第一开关和第二开关所传输的数据电压被更加充分的传输至对应像素电路的驱动晶体管中，从而提高驱动晶体管所产生的发光驱动电流的准确性，进而改善显示面板的显示效果。

Description

一种显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其是涉及一种显示面板及显示装置。

【背景技术】

有机发光二极管(organic light-emitting diode，OLED)显示面板具有功耗低、自发光、宽视角、宽温度特性及响应速度快等优点，在市场上具有广泛的应用。

在OLED显示面板中，通常采用多路分解器电路传输信号。但是现有的多路分解器电路及其时序会有信号写入不准确的情况，影响显示面板的正常显示。

【申请内容】

有鉴于此，本申请实施例提供了一种显示面板及显示装置，以解决上述技术问题。

第一方面，本申请实施例提供一种显示面板，包括多条第一信号线和多个多路分解器；多路分解器包括第一开关、第二开关和第三开关，第一开关的输入端与第二开关的输入端电连接，并且第一开关的输出端、第二开关的输出端分别与不同的第一信号线电连接；第三开关的输入端接收第一复位电压，第三开关的输出端与第二开关的输出端电连接；其中，第一开关与第二开关先后开启，并且第三开关开启的时段与第一开关开启的时段至少部分交叠。

在第一方面的一种实现方式中，第三开关开启的时段与第一开关开启的时段相同。

在第一方面的一种实现方式中，第三开关的控制端与第一开关的控制端连接相同的控制信号线。

在第一方面的一种实现方式中，第二开关开启的时段与第三开关开启的时段无交叠。

在第一方面的一种实现方式中，显示面板还包括像素电路，像素电路包括驱动晶体管和数据电压写入模块；驱动晶体管用于产生发光驱动电流，数据电压写入模块的输入端与第一信号线电连接、输出端与驱动晶体管电连接、控制端与第一扫描线电连接；其中，第一扫描线控制数据电压写入模块开启时，数据电压写入模块传输第一信号线上的数据电压；第一开关、第二开关分别开启时，依次向其所电连接的第一信号线提供数据电压。

与同一第一扫描线电连接的至少两个像素电路中包括第一像素电路和第二像素电路，第一像素电路通过电连接的第一信号线与第一开关电连接，第二像素电路通过电连接的第一信号线与第二开关及所述第三开关电连接。

在第一方面的一种实现方式中，第二开关通过第一信号线向第二像素电路提供数据电压的时段位于该第二像素电路中的数据电压写入模块开启的时段内。

在第一方面的一种实现方式中，第二开关通过第一信号线开始向第二像素电路提供数据电压的时刻晚于该第二像素电路中的数据电压写入模块开始开启的时刻。

在第一方面的一种实现方式中，像素电路还包括复位模块，复位模块的输出端与驱动晶体管的栅极电连接，用于将第二复位电压传输至驱动晶体管的栅极；

其中，第一复位电压的电位不大于第二复位电压的电位。

在第一方面的一种实现方式中，第二像素电路中数据电压写入模块开始开启的时刻不早于与其电连接的第三开关开启的时刻。

在第一方面的一种实现方式中，复位模块的输入端与第三开关的输入端电连接。

在第一方面的一种实现方式中，第一像素电路与第一颜色发光器件电连接，第二像素电路与第二颜色发光器件电连接；第二颜色发光器件的充电效率小于第一颜色发光器件的充电效率。

第二方面，本申请实施例提供一种显示装置，包括如第一方面提供的显示面板。

本申请实施例中，设置第三开关开启的时段与第一开关开启的时段至少部分交叠，则在第二开关开启前，与第二开关电连接的第一信号线接收第一复位电压。由于第一复位电压不会影响驱动晶体管所产生的发光驱动电流的大小，那么第一扫描线可以提前传输开启信号，从而在一行像素电路的扫描周期内，可以将第一扫描线所传输的开启信号的脉宽设置的较大。使得第一开关和第二开关传输的数据电压被更加充分的传输至对应像素电路的驱动晶体管中，提高驱动晶体管所产生的发光驱动电流的准确性，进而改善显示面板的显示效果。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中一种显示面板的结构示意图；

图2为图1所示显示面板的一种时序图；

图3为本申请实施例提供的一种显示面板的示意图；

图4为图3所示显示面板的一种时序图；

图5为图3所示显示面板的又一种时序图；

图6为本申请实施例提供的又一种显示面板的示意图；

图7为本申请实施例提供的一种像素电路的示意图；

图8为本申请实施例提供的又一种像素电路的示意图；

图9为图3所示显示面板的又一种时序图；

图10为图3所示显示面板的又一种时序图；

图11为本申请实施例提供的又一种显示面板的示意图；

图12为本申请实施例提供的一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述开关、像素电路等，但这些开关、像素电路等不应限于这些术语。这些术语仅用来将开关、像素电路等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一开关也可以被称为第二开关，类似地，第二开关也可以被称为第一开关。

图1为现有技术中一种显示面板的结构示意图，图2为图1所示显示面板的一种时序图。

如图1所示，在现有技术中，显示面板100’包括多个沿第一方向X和第二方向Y阵列排布的像素电路001’，像素电路001’用于驱动显示面板100’中的发光器件(图1中未示出)发光。

显示面板100’还包括多条第一信号线DL1’和多条第一扫描线S1’。第一信号线DL1’沿第二方向Y延伸，且多条第一信号线DL1’沿第一方向X排布。第一扫描线S1’沿第一方向X延伸，且多条第一扫描线S1’沿第二方向排布。其中，沿第一方向X排布的像素电路001’可以与同一第一扫描线S1’电连接，沿第二方向Y排布的像素电路001’可以与同一第一信号线DL1’电连接。

可选地，第一信号线DL1’用于向像素电路001’传输数据电压Vdata，即第一信号线DL1’可以是显示面板100’中的数据信号线。

第一扫描线S1’为驱动像素电路001’的控制信号线。可选地，第一扫描线S1’为控制第一信号线DL1’所传输的数据电压Vdata能否传输至驱动晶体管的信号线。其中，驱动晶体管为像素电路001’中用于产生发光驱动电流的部分。

显示面板100’中采用多路分解器Q’向第一信号线DL1’传输信号。具体地，多路分解器Q’包括一个输入端Q1’和两个输出端Q2’，且两个输出端Q2’分别与不同的第一信号线DL1’电连接。此外，多路分解器Q’还包括第一开关T1’和第二开关T2’，第一开关T1’的输入端及第二开关T2’的输入端均与多路分解器Q’的输入端Q1’电连接。第一开关T1’的输出端与多路分解器Q’的一个输出端Q2’电连接，第二开关T2’的输出端与多路分解器Q’的另一个输出端Q2’电连接。也就是说，第一开关T1’的输出端和第二开关T2’的输出端分别与不同的第一信号线DL1’电连接。

其中，第一开关T1’的控制端与第一控制线CK1’电连接，第二开关T2’的控制端与第二控制线CK2’电连接。在多路分解器Q’的工作过程中，第一开关T1’和第二开关T2’依次开启，将多路分解器Q’的输入端Q1’所接收的信号分别传输至不同的第一信号线DL1’。

请结合图1和图2，在现有技术中，为保证像素电路001’中的驱动晶体管所接收信号的准确性，在一行像素电路001’的扫描周期T’中，通常设置第一开关T1’和第二开关T2’依次开启后，第一扫描线S1’再传输开启信号。这就导致第一扫描线S1’所传输的开启信号的脉宽较窄，第一开关T1’和第二开关T2’所传输的信号传输至对应像素电路001’的驱动晶体管中的时间较短，进而导致第一开关T1’和第二开关T2’所传输的信号不能被充分的传输至对应像素电路001’的驱动晶体管中，从而影响显示面板的正常显示。尤其是在高频驱动模式下，对显示画面的影响非常明显。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图3为本申请实施例提供的一种显示面板的示意图，图4为图3所示显示面板的一种时序图，图5为图3所示显示面板的又一种时序图。

本申请实施例提供一种显示面板100，如图3所示，显示面板100包括多条第一信号线DL1和多个多路分解器Q。第一信号线DL1沿第二方向Y延伸，且多条第一信号线DL1沿第一方向排布，第一信号线DL1与显示面板100中的像素电路001电连接。

多路分解器Q包括第一开关T1、第二开关T2和第三开关T3，第一开关T1的输入端与第二开关T2的输入端电连接，且与多路分解器Q的第一输入端Q1电连接。第一开关T1的输出端、第二开关T2的输出端分别与不同的第一信号线DL1电连接，即第一开关T1的输出端、第二开关T2的输出端可以分别作为多路分解器Q的一个输出端Q2向与其电连接的第一信号线DL1传输信号。

可选地，第一开关T1和第二开关T2用于向第一信号线DL1传输数据电压Vdata。此时，第一信号线DL1可以为数据信号线，用于将接收到的数据电压Vdata传输至像素电路001。

第三开关T3的输入端接收第一复位电压V1，第三开关T3的输出端与第二开关T2的输出端电连接。也就是说，第三开关T3用于向第二开关T2所电连接的第一信号线DL1传输第一复位电压V1。

其中，第一开关T1与第二开关T2先后开启，并且第三开关T3开启的时段与第一开关T1开启的时段至少部分交叠。

具体地，请结合图3和图4，第一开关T1的控制端与第一控制线CK1电连接，第二开关T2的控制端与第二控制线CK2电连接，第三开关T3的控制端与第三控制线CK3电连接。

在一行像素电路001的扫描周期T内，第一控制线CK1和第二控制线CK2传输有效信号分别控制第一开关T1和第二开关T2先后开启，且第一开关T1关闭后，第二开关T2开启。第三控制线CK3传输有效信号控制第三开关T3开启的时段与第一开关T1开启的时段至少部分交叠，且第二开关T2开启的时段与第三开关T3开启的时段无交叠。也就是说，第三开关T3在第二开关T2开启前关闭。

可选地，如图4所示，第三开关T3开始的时段与第一开关T1开启的时段部分交叠。

可选地，如图5所示，第三开关T3开启的时段与第一开关T1开启的时段相同。

需要说明的是，第一开关T1、第二开关T2和第三开关T3可以均为P型晶体管。当然，第一开关T1、第二开关T2和第三开关T3中的至少一者也可以为N型晶体管。

显示面板100中还包括第一扫描线S1，第一扫描线S1沿第一方向X延伸，且多条第一扫描线S1沿第二方向Y排布。沿第一方向X排布的多个像素电路001可以与同一第一扫描线S1电连接，即一行像素电路001可以共用同一第一扫描线S1。第一扫描线S1用于控制第一信号线DL1所传输的数据电压Vdata传输至像素电路001中的驱动晶体管(图3中未示出)，驱动晶体管为像素电路001中产生发光驱动电流的部分。

可以理解的是，在每行像素电路001的扫描周期T内，第一开关T1和第二开关T2均会向与其电连接的第一信号线DL1传输数据电压Vdata。在本申请实施例中，第一复位电压V1可以对第二开关T2所电连接的第一信号线DL1所传输的上一行像素电路001的数据电压Vdata进行复位，避免第一信号线DL1所传输的上一行像素电路001的数据电压Vdata写入到本行像素电路001的驱动晶体管中。而且，第一复位电压V1并不会驱动驱动晶体管产生发光驱动电流，这就使得将第一扫描线S1传输开启信号的时刻提前成为了可能。

可选地，第一复位电压V1的电位为负值。例如，第一复位电压V1的电位为-7V或者-5V。

本申请实施例中，在一行像素电路001的扫描周期T内，设置第三开关T3开启的时段与第一开关T1开启的时段至少部分交叠，则在第二开关T2开启前，与第二开关T2电连接的第一信号线DL1接收第一复位电压V1，相当于对该第一信号线DL1进行了复位。由于第一复位电压V1不会驱动驱动晶体管产生发光驱动电流，那么第一扫描线S1可以提前传输开启信号，从而在一行像素电路001的扫描周期T内，可以将第一扫描线S1所传输的开启信号的脉宽设置的较大，增加第一开关T1和第二开关T2传输的数据电压Vdata传输至对应像素电路001的驱动晶体管中的时间。使得第一开关T1和第二开关T2传输的数据电压Vdata被充分的传输至对应像素电路001的驱动晶体管中，提高驱动晶体管Td所产生的发光驱动电流的准确性，进而改善显示面板100的显示效果。

图6为本申请实施例提供的又一种显示面板的示意图。

在本申请的一个实施例中，第三开关T3的控制端与第一开关的T1的控制端连接相同的控制信号线，如图6所示，第三开关T3的控制端与第一开关的T1的控制端可以均与第一控制线CK1电连接，第一控制线CK1传输的信号控制第一开关T1和第三开关T3的开关状态相同。

本申请实施例可以减少多路分解器Q中开关的控制线数量，有利于简化***驱动电路的设计，降低***驱动电路的设计难度。

图7为本申请实施例提供的一种像素电路的示意图。

在本申请的一个实施例中，请结合图3和图7，显示面板100还包括像素电路001，像素电路001包括驱动晶体管Td和数据电压写入模块11。驱动晶体管Td用于产生发光驱动电流；数据电压写入模块11的输入端111与第一信号线DL1电连接，数据电压写入模块11的输出端112与驱动晶体管Td电连接，数据电压写入模块11的控制端113与第一扫描线S1电连接。

其中，第一扫描线S1控制数据电压写入模块11开启时，数据电压写入模块11传输第一信号线DL1上的数据电压Vdata，即第一信号线DL1上的数据电压Vdata通过开启的数据电压写入模块11传输至驱动晶体管Td。第一开关T1、第二开关T2分别开启时，依次向其所电连接的第一信号线DL1提供数据电压Vdata。

也就是说，第一开关T1和第二开关T2用于向与其电连接的第一信号线DL1传输数据电压Vdata。

例如，如图3所示，第一信号线DL1中包括第一子信号线DL11和第二子信号线DL12，第一子信号线DL11与第一开关T1电连接，第二子信号线DL12与第二开关T2电连接。第一开关T1开启时，第一开关T1向第一子信号线DL11传输数据电压Vdata；第二开关T2开启时，第二开关T2向第二子信号线DL12传输数据电压Vdata。

请继续参考图3，与同一第一扫描线S1电连接的至少两个像素电路001中包括第一像素电路10和第二像素电路20。第一像素电路10通过电连接的第一信号线DL1与第一开关T1电连接，即第一像素电路10通过电连接的第一子信号线DL11与第一开关T1电连接。第二像素电路20通过电连接的第一信号线DL1与第二开关T2及第三开关T3电连接，即第二像素电路20通过电连接的第二子信号线DL12与第二开关T2及第三开关T3电连接。

在本申请实施例中，第一开关T1通过第一子信号线DL11与第一像素电路10电连接，第二开关T2和第三开关T3通过第二子信号线DL12与第二像素电路20电连接。第一像素电路10与第二像素电路20与同一第一扫描线S1电连接，即第一像素电路10和第二像素电路20中的数据电压写入模块11的控制端113与同一第一扫描线S1电连接。第一扫描线S1传输的信号控制第一像素电路10和第二像素电路20中的数据电压写入模块11同时开启或关闭。

第一开关T1开启时，第一开关T1向第一子信号线DL11传输数据电压Vdata，即第一像素电路10中的数据电压写入模块11的输入端111接收数据电压Vdata。第二开关T2开启时，第二开关T2向第二子信号线DL12传输数据电压Vdata，即第二像素电路20中的数据电压写入模块11的输入端111接收数据电压Vdata。第三开关T3开启时，第三开关T3向第二子信号线DL12传输第一复位电压V1，即第二像素电路20中的数据电压写入模块11的输入端111接收第一复位电压V1。

在第一像素电路10和第二像素电路20所在的一行像素电路001的扫描周期T内，由于第一开关T1开启的时段早于第二开关T2开启的时段，且第三开关T3开启的时段与第一开关T1开启的时段至少部分交叠，则第三开关T3在第二开关T2开启前开启。在该扫描周期T内，第一子信号线DL11接收数据电压Vdata，第二子信号线DL12先接收第一复位电压V1，后接收数据电压Vdata。第一像素电路10和第二像素电路20中的数据电压写入模块11需要将第一子信号线DL11上的数据电压Vdata和第二子信号线DL12上的数据电压Vdata分别传输至各自像素电路中的驱动晶体管Td。

由于第一复位电压V1传输至驱动晶体管Td后，并不会对驱动晶体管Td在后续阶段所产生的发光驱动电流产生影响。因此，第二像素电路20中的数据电压写入模块11并不需要在第二子信号线DL12接收数据电压Vdata后再开启，即第一扫描线S1并不需要在第二子信号线DL12接收数据电压Vdata后再传输开启信号。

那么第一扫描线S1可以提前传输开启信号，从而在一行像素电路的扫描周期T内，将第一扫描线S1传输的开启信号的脉宽设置的较大，增加第一子信号线DL11上的数据电压Vdata和第二子信号线DL12上的数据电压Vdata分别传输至各自像素电路中驱动晶体管Td的时间，使得数据电压Vdata可以被更加充分的写入到驱动晶体管Td中，提高驱动晶体管Td所产生的发光驱动电流的准确性，进而改善显示面板100的显示效果。

请继续参考图7，在本申请的一个实施例中，像素电路001还包括复位模块12，复位模块12的输入端121接收第二复位电压V2、输出端122与驱动晶体管Td的栅极电连接，复位模块12用于将第二复位电压V2传输至驱动晶体管Td的栅极。

其中，第一复位电压V1的电位不大于第二复位电压V2的电位。

下面说明第一复位电压V1不会驱动驱动晶体管Td产生发光驱动电流的工作原理。

如图7所示，数据电压写入模块11的输出端112与驱动晶体管Td的源极电连接。为保证驱动晶体管Td的响应速度，驱动晶体管Td通常为P型晶体管。可以理解的是，在本申请实施例中，复位模块12开启的时段早于数据电压写入模块11开启的时段，也就是说，当驱动晶体管Td的源极接收第一复位电压V1时，该驱动晶体管Td栅极的电位为第二复位电压V2。由于第一复位电压V1的电位不大于第二复位电压V2的电位，则驱动晶体管Td不会开启。此时，第一复位电压V1不会传输至驱动晶体管Td的栅极。驱动晶体管Td的栅极电位依然为第二复位电压V2。当驱动晶体管Td的源极接收数据电压Vdata时，由于数据电压Vdata的电位会大于第二复位电压V2的电位，则驱动晶体管Td开启。与此同时，连接于驱动晶体管Td栅极与漏极之间的阈值电压抓取晶体管Md也会开启，数据电压Vdata传输至驱动晶体管Td的栅极。驱动晶体管Td在后续阶段产生与数据电压Vdata相对应的发光驱动电流。

因此，本申请实施例中，第一复位电压V1的设置不会驱动驱动晶体管Td产生发光驱动电流，有利于实现增加第一扫描线S1传输的开启信号的脉宽。

在本申请的一个实施例中，请继续参考图7，数据电压写入模块11包括第一晶体管M1，第一晶体管M1的源极与数据电压写入模块11的输入端111电连接、漏极与数据电压写入模块11的输出端112电连接、栅极与数据电压写入模块11的控制端113电连接。复位模块12包括第二晶体管M2，第二晶体管M2的源极与复位模块12的输入端121电连接、漏极与复位模块12的输出端122电连接、栅极与复位模块12的控制端123电连接。阈值电压抓取晶体管Md的源极与驱动晶体管Td的漏极电连接、漏极与驱动晶体管Td的栅极电连接。

此外，像素电路001还包括第三晶体管M3、第四晶体管M4、第五晶体管M5和电容C1，第三晶体管M3的源极接收第二复位电压V2，第三晶体管M3的漏极与发光器件002的输入端电连接。第四晶体管M4的源极接收电源电压VDD，第四晶体管M4的漏极与驱动晶体管Td的源极电连接。第五晶体管M5的源极与驱动晶体管Td的漏极电连接、漏极与发光元件002的输入端电连接，第四晶体管M4的栅极和第五晶体管M5的栅极均与发光控制信号线EM电连接。电容C1的一个极板接收电源电压VDD、另一个极板与驱动晶体管Td的栅极电连接。

需要说明的是，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、阈值电压抓取晶体管Md可以均为P型晶体管。当然，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、阈值电压抓取晶体管Md中的任意一者也可以为N型晶体管。

图8为本申请实施例提供的又一种像素电路的示意图。

在本申请的一个实施例中，复位模块12的输入端121与第三开关T3的输入端电连接，即如图8所示，复位模块12的输入端121接收第一复位电压V1，复位模块12可以将第一复位电压V1传输至驱动晶体管Td的栅极。

在本申请实施例中，第一复位电压V1复用为第二复位电压V2，有利于降低显示面板100中复位信号线的数量，简化显示面板100的制备工艺。

图9为图3所示显示面板的又一种时序图，图10为图3所示显示面板的又一种时序图。

请结合图3、图4和图7，在本申请的一个实施例中，第二开关T2通过第一信号线DL1向第二像素电路20提供数据电压Vdata的时段位于该第二像素电路20中的数据电压写入模块11开启的时段内。

也就是说，第二控制线CK2传输开启信号的时段位于第一扫描线S1传输开启信号的时段。

例如，以第二开关T2和第一晶体管M1均为P型晶体管为例，如图4所示，第二控制线CK2传输低电平信号的时段位于第一扫描线S1传输低电平信号的时段。

可选地，结合图3、图7和图9，第二开关T2通过第一信号线DL1开始向第二像素电路20提供数据电压Vdata的时刻晚于该第二像素电路20中的数据电压写入模块11开始开启的时刻。即第二控制线CK2开始传输开启信号的时刻晚于第一扫描线S1开始传输开启信号的时刻。

例如，以第二开关T2和第一晶体管M1均为P型晶体管为例，如图9所示，第二控制线CK2开始传输低电平信号的时刻晚于第一扫描线S1开始传输低电平信号的时刻。即第二控制线CK2传输信号的下降沿晚于第一扫描线S1传输信号的下降沿。

此外，如图10所示，第一扫描线S1传输开启信号的时段还可以与第一控制线CK1传输开启信号的时段交叠。只需第一扫描线S1开始传输开启信号的时刻晚于第一控制线CK1开始传输开启信号的时刻。

本申请实施例提高了第一扫描线S1传输开启信号的时长，增加了数据电压Vdata传输至驱动晶体管Td的时间。使得数据电压Vdata可以被更加充分的写入到驱动晶体管Td中，有利于提高驱动晶体管Td所产生的发光驱动电流的准确性，从而改善显示面板100的显示效果。而且由于第二开关T2传输数据电压Vdata时，第二像素电路20中的数据电压写入模块11处于开启状态，可以极大的提高第二开关传输的数据电压Vdata写入第二像素电路20中驱动晶体管的效率。

在本申请的一个实施例中，请结合图3、图7和图10，第二像素电路20中数据电压写入模块11开始开启的时刻不早于与其电连接的第三开关T3开启的时刻。

也就是说，同一第二像素电路20所电连接的第一扫描线S1和第三开关T3中，第一扫描线S1开始传输开启信号的时刻不早于第三开关T3开启的时刻，即第一扫描线S1开始传输开启信号的时刻不早于第三控制线CK3开始传输开启信号的时刻。

例如，以第一晶体管M1和第三开关T3均为P型晶体管为例，如图10所示，第一扫描线S1开始传输低电平信号的时刻不早于第三控制线CK3开始传输低电平信号的时刻。

需要说明的是，图10仅是示意出了第一扫描线S1开始传输低电平信号的时刻晚于第三控制线CK3开始传输低电平信号的时刻。第一扫描线S1开始传输低电平信号的时刻还可以与第三控制线CK3开始传输低电平信号的时刻相同。

在本申请实施例中，第一扫描线S1开始传输开启信号的时刻不早于第三控制线CK3开始传输开启信号的时刻，可以保证在第二像素电路20中的数据电压写入模块11开启时，与该第二像素电路20电连接的第一信号线DL1上的电压为第一复位电压V1，从而避免将该第一信号线DL1在上一阶段传输的数据电压Vdata再次写入到驱动晶体管Td中，进而保证第二像素电路20中的驱动晶体管Td在本阶段所接收数据电压Vdata的准确性。

图11为本申请实施例提供的又一种显示面板的示意图。

如图11所示，在本申请的一个实施例中，第一像素电路10与第一颜色发光器件21电连接，第二像素电路20与第二颜色发光器件22电连接，第二颜色发光器件22的充电效率小于第一颜色发光器件21的充电效率。

其中，充电效率越小，该颜色发光器件在进入稳定发光阶段前的充电时长越大。

本申请实施例中，第二颜色发光器件22的充电效率小于第一颜色发光器件21的充电效率。也就是说，第二颜色发光器件22进入稳定发光阶段前的充电时长大于第一颜色发光器件21进入稳定发光阶段前的充电时长。

可选地，第二颜色发光器件22为绿色发光器件，第一颜色发光器件21为红色发光器件或蓝色发光器件。

可以理解的是，在一行像素电路001的扫描周期T内，由于第一像素电路10在第二像素电路20之前接收数据电压Vdata，在将第一扫描线S1传输开启信号的脉宽增大后，其对提高第二像素电路20中驱动晶体管Td接收数据电压Vdata的效率作用要大于对提高第一像素电路10中驱动晶体管Td接收数据电压Vdata的效率的作用。

本申请实施例中，将第二像素电路20与充电效率较小的第二颜色发光器件22电连接，可以较大的提高第二颜色发光器件22所接收的发光驱动电流的准确性，从而较大的提高第二颜色发光器件22亮度的准确性，减小色偏。

图12为本申请实施例提供的一种显示装置的示意图。

本申请实施例提供一种显示装置200，如图12所示，显示装置200包括如上述实施例提供的显示面板100。本申请实施例提供的显示装置200可以是手机。此外，本申请实施例提供的显示装置200也可以是电脑、电视等电子产品。

在显示装置200中，在一行像素电路001的扫描周期T内，设置第三开关T3开启的时段与第一开关T1开启的时段至少部分交叠，则在第二开关T2开启前，与第二开关T2电连接的第一信号线DL1接收第一复位电压V1，相当于对该第一信号线DL1进行了复位。由于第一复位电压V1不会影响驱动晶体管所产生的发光驱动电流的大小，那么第一扫描线S1可以提前传输开启信号，从而在一行像素电路001的扫描周期T内，可以将第一扫描线S1所传输的开启信号的脉宽设置的较大。使得第一开关T1和第二开关T2传输的数据电压Vdata被更加充分的传输至对应像素电路001的驱动晶体管中，提高驱动晶体管Td所产生的发光驱动电流的准确性，进而改善显示面板100的显示效果。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (11)

1.一种显示面板，其特征在于，包括：

多条第一信号线；

多个多路分解器，所述多路分解器包括第一开关、第二开关和第三开关，所述第一开关的输入端与所述第二开关的输入端电连接，且所述第一开关的输出端、所述第二开关的输出端分别与不同的所述第一信号线电连接；所述第三开关的输入端接收第一复位电压，所述第三开关的输出端与所述第二开关的输出端电连接；

多个像素电路，包括同行的第一像素电路和第二像素电路，所述第一像素电路通过所述第一信号线与所述第一开关电连接，所述第二像素电路通过所述第一信号线与所述第二开关及所述第三开关电连接；

所述第一开关与所述第二开关先后开启，且所述第三开关开启的时段与所述第一开关开启的时段至少部分交叠；

所述第一像素电路与第一颜色发光器件电连接，所述第二像素电路与第二颜色发光器件电连接，所述第二颜色发光器件的充电效率小于所述第一颜色发光器件的充电效率。

2.根据权利要求1所述的显示面板，其特征在于，所述第三开关开启的时段与所述第一开关开启的时段相同。

3.根据权利要求2所述的显示面板，其特征在于，所述第三开关的控制端与所述第一开关的控制端连接相同的控制信号线。

4.根据权利要求1所述的显示面板，其特征在于，所述第二开关开启的时段与所述第三开关开启的时段无交叠。

5.根据权利要求1所述的显示面板，其特征在于，所述像素电路包括：

驱动晶体管，所述驱动晶体管用于产生发光驱动电流；

数据电压写入模块，所述数据电压写入模块的输入端与第一信号线电连接、输出端与所述驱动晶体管电连接、控制端与第一扫描线电连接；

其中，所述第一扫描线控制所述数据电压写入模块开启时，所述数据电压写入模块传输所述第一信号线上的数据电压；所述第一开关、第二开关分别开启时，依次向其所电连接的所述第一信号线提供数据电压。

6.根据权利要求5所述的显示面板，其特征在于，所述第二开关通过所述第一信号线向所述第二像素电路提供数据电压的时段位于该所述第二像素电路中的所述数据电压写入模块开启的时段内。

7.根据权利要求6所述的显示面板，其特征在于，所述第二开关通过所述第一信号线开始向所述第二像素电路提供数据电压的时刻晚于该所述第二像素电路中的所述数据电压写入模块开始开启的时刻。

8.根据权利要求5所述的显示面板，其特征在于，所述像素电路还包括复位模块，所述复位模块的输出端与所述驱动晶体管的栅极电连接，用于将第二复位电压传输至所述驱动晶体管的栅极；

其中，所述第一复位电压的电位不大于所述第二复位电压的电位。

9.根据权利要求8所述的显示面板，其特征在于，所述第二像素电路中所述数据电压写入模块开始开启的时刻不早于与其电连接的所述第三开关开启的时刻。

10.根据权利要求8所述的显示面板，其特征在于，所述复位模块的输入端与所述第三开关的输入端电连接。

11.一种显示装置，其特征在于，包括如权利要求1-10任意一项所述的显示面板。