CN115346912B - 浅沟槽隔离结构的制备方法 - Google Patents
浅沟槽隔离结构的制备方法 Download PDFInfo
- Publication number
- CN115346912B CN115346912B CN202211276822.3A CN202211276822A CN115346912B CN 115346912 B CN115346912 B CN 115346912B CN 202211276822 A CN202211276822 A CN 202211276822A CN 115346912 B CN115346912 B CN 115346912B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- etching
- layer
- silicon dioxide
- wet etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 83
- 238000002360 preparation method Methods 0.000 title claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 279
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 231
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 231
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 140
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 139
- 238000001039 wet etching Methods 0.000 claims abstract description 116
- 238000005530 etching Methods 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 44
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 22
- 235000012431 wafers Nutrition 0.000 claims description 22
- 238000005498 polishing Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 29
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
本申请提供了一种浅沟槽隔离结构的制备方法，包括如下步骤：提供一半导体衬底；形成图形化的氮化硅层，通过干法刻蚀形成浅沟槽；在浅沟槽中形成二氧化硅隔离结构，其上表面与半导体衬底上表面的高度差形成第一阶梯高度；通过第一氮化硅湿法刻蚀去除部分氮化硅层和二氧化硅隔离结构，剩余二氧化硅隔离结构上表面与半导体衬底上表面的高度差形成第二阶梯高度，第二阶梯高度小于第一阶梯高度；通过第二氮化硅湿法刻蚀去除剩余氮化硅层，其对于二氧化硅刻蚀速率为0Å/min。本申请通过引入两步不同的湿法刻蚀控制氮化硅层湿法刻蚀过程中对于浅沟槽隔离结构中二氧化硅层的刻蚀量，从而精确控制浅沟槽隔离结构的阶梯高度大小。
Description
技术领域
本申请涉及半导体集成电路制造领域，特别是涉及一种浅沟槽隔离结构的制备方法。
背景技术
在关键尺寸小于0.25um以下的集成电路工艺中，为了防止器件间形成的泄漏电流影响器件的正常工作，通常需要在器件间形成浅沟槽隔离结构（STI）。
目前，在浅沟槽隔离结构的制备工艺中，一般由干法刻蚀形成浅沟槽，并在浅沟槽中通过化学气相沉积形成二氧化硅层以构成浅沟槽隔离结构。在通过化学气相沉积形成二氧化硅层时，在浅沟槽和半导体衬底表面都会沉积二氧化硅层。一般采用氮化硅层作为对浅沟槽进行干法刻蚀的硬掩膜层以及对半导体衬底表面的二氧化硅层进行化学机械研磨的停止层。
然而，在完成化学机械研磨并去除该氮化硅层后，浅沟槽中的二氧化硅隔离结构会高出半导体衬底表面并形成阶梯高度（step high），该阶梯高度大小的控制会直接影响器件，会对图形形成以及后续工艺的稳定性造成不良影响。
因此，有必要提出一种新的浅沟槽隔离结构的制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种浅沟槽隔离结构的制备方法，用于解决现有技术中无法精确控制浅沟槽隔离结构的阶梯高度大小，对图形形成和后续工艺稳定性造成不良影响等问题。
为实现上述目的及其它相关目的，本申请提供了一种浅沟槽隔离结构的制备方法，包括如下步骤：
提供一半导体衬底；
在所述半导体衬底上形成图形化的氮化硅层，以所述氮化硅层作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底中形成浅沟槽；
在所述浅沟槽中形成二氧化硅隔离结构，所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第一阶梯高度；
通过第一氮化硅湿法刻蚀去除部分所述氮化硅层和部分所述二氧化硅隔离结构，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第二阶梯高度，所述第二阶梯高度小于所述第一阶梯高度；
通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0Å/min。
作为本申请的一种可选方案，在所述浅沟槽中形成所述二氧化硅隔离结构的过程包括如下步骤：
在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层；
以所述氮化硅层作为化学机械研磨的停止层，通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层。
作为本申请的一种可选方案，在通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层后，还包括对所述浅沟槽中的二氧化硅层进行回刻的步骤。
作为本申请的一种可选方案，在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层的方法包括化学气相沉积；在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层前，还包括先在所述浅沟槽中形成阻挡氧化层的步骤。
作为本申请的一种可选方案，在所述半导体衬底上形成图形化的氮化硅层前，还包括在所述半导体衬底上先形成衬垫氧化层的步骤。
作为本申请的一种可选方案，所述第一氮化硅湿法刻蚀的刻蚀时间Time (TankA)和所述第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)由下式得到：
Time (Tank A) =
，
Time (Tank B) = K*(
-
，
在上式中，THK(STI-OX)为所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构的二氧化硅层厚度，THK(OX)为所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构的二氧化硅层厚度，THK(SIN)为所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度，ER(TankA-OX)为所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构的二氧化硅层的刻蚀速率，ER(Tank A-SIN)为所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率，ER(Tank B-SIN)为所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率，K为过度刻蚀的影响因子。
作为本申请的一种可选方案，所述第一氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank A-OX)为0.5-5Å/min；所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank A-SIN)为35-70Å/min；所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank B-SIN)为35-70Å/min。
作为本申请的一种可选方案，所述第一氮化硅湿法刻蚀采用温度为160℃且质量分数为85%的磷酸溶液作为蚀刻药液，所述第二氮化硅湿法刻蚀采用对温度为160℃且质量分数为85%的磷酸溶液进行确定数量的氮化硅假片刻蚀后得到的磷酸溶液作为蚀刻药液。
作为本申请的一种可选方案，进行所述第一氮化硅湿法刻蚀的湿法槽通过对所述磷酸溶液进行定期换液以维持确定的对所述氮化硅层的刻蚀速率。
作为本申请的一种可选方案，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank B-OX)与所述氮化硅假片刻蚀的数量x由下式得到：
ER(Tank B-OX) = -3×10-8x3 + 3×10-5x2 - 0.0118x + 1.557。
如上所述，本申请提供的浅沟槽隔离结构的制备方法，通过引入两步不同的湿法刻蚀控制氮化硅层湿法刻蚀过程中对于浅沟槽隔离结构中二氧化硅层的刻蚀量，从而可以精确控制浅沟槽隔离结构的阶梯高度大小，有助于提高生产良率。
附图说明
图1显示为本申请实施例一中提供的浅沟槽隔离结构的制备方法的流程图。
图2显示为本申请实施例一中提供的半导体衬底的示意图。
图3显示为本申请实施例一中提供的在半导体衬底上形成图形化的氮化硅层的示意图。
图4显示为本申请实施例一中提供的在半导体衬底中形成浅沟槽的示意图。
图5显示为本申请实施例一中提供的在浅沟槽中及氮化硅层表面沉积二氧化硅层的示意图。
图6显示为本申请实施例一中提供的通过化学机械研磨去除氮化硅层表面的二氧化硅层的示意图。
图7显示为本申请实施例一中提供的对浅沟槽中的二氧化硅层进行回刻的示意图。
图8显示为本申请实施例一中提供的通过第一氮化硅湿法刻蚀去除部分氮化硅层和部分二氧化硅隔离结构的示意图。
图9显示为本申请实施例一中提供的通过第二氮化硅湿法刻蚀去除剩余的氮化硅层的示意图。
图10显示为本申请实施例一中提供的多槽式湿法设备的示意图。
图11显示为本申请实施例一中提供的磷酸溶液对于二氧化硅层的刻蚀速率与氮化硅假片刻蚀数量的关系图。
元件标号说明
101-半导体衬底；102-衬垫氧化层；103-氮化硅层；104-浅沟槽；105-二氧化硅层；106-二氧化硅隔离结构；200-多槽式湿法设备；201-第一湿法槽；202-第二湿法槽；203-第三湿法槽；204-第四湿法槽；205-第五湿法槽。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。如在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图11，本实施例提供了一种浅沟槽隔离结构的制备方法，包括如下步骤：
1）提供一半导体衬底；
2）在所述半导体衬底上形成图形化的氮化硅层，以所述氮化硅层作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底中形成浅沟槽；
3）在所述浅沟槽中形成二氧化硅隔离结构，所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第一阶梯高度；
4）通过第一氮化硅湿法刻蚀去除部分所述氮化硅层和部分所述二氧化硅隔离结构，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第二阶梯高度，所述第二阶梯高度小于所述第一阶梯高度；
5）通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0Å/min。
在步骤1）中，请参阅图1的S1和图2，提供一半导体衬底101。可选地，所述半导体衬底101包括硅衬底。作为后续生长的氮化硅层与硅衬底之间的应力缓冲层，在所述半导体衬底101还可以通过热氧化工艺生长一层衬垫氧化层102。
在步骤2）中，请参阅图1的S2和图3至图4所示，在所述半导体衬底101上形成图形化的氮化硅层103，以所述氮化硅层103作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底101中形成浅沟槽104。可选地，如图3所示，在所述半导体衬底101上形成图形化的氮化硅层103的步骤包括：在所述半导体衬底101上通过化学气相沉积形成一层氮化硅层103；通过光刻工艺形成图形化的光刻胶层；以所述光刻胶层作为刻蚀掩膜，通过采用CF4、CHF3等刻蚀气体的干法刻蚀形成图形化的氮化硅层103，并通过灰化去胶和湿法清洗去除残留的光刻胶层。如图3所示，在形成图形化的氮化硅层103时，干法刻蚀还会同时刻蚀掉下层的衬垫氧化层102。可选地，如图4所示，以图形化的所述氮化硅层103作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底101中形成浅沟槽104，形成所述浅沟槽104的干法刻蚀采用SF6、Cl2或HBr等作为刻蚀气体。
在步骤3）中，请参阅图1的S3和图5至图7所示。在所述浅沟槽104中形成二氧化硅隔离结构106，所述二氧化硅隔离结构106的上表面与所述半导体衬底101的上表面的高度差形成第一阶梯高度H1。
作为示例，如图5至图6所示，在所述浅沟槽104中形成所述二氧化硅隔离结构106的过程包括如下步骤：
在所述浅沟槽104中及所述氮化硅层103表面沉积二氧化硅层105；
以所述氮化硅层103作为化学机械研磨的停止层，通过化学机械研磨去除所述氮化硅层103表面的所述二氧化硅层105。最终在所述浅沟槽104中形成所述二氧化硅隔离结构106，即所述二氧化硅隔离结构106由二氧化硅层构成。
作为示例，如图5至图7所示，在通过化学机械研磨去除所述氮化硅层103表面的所述二氧化硅层105后，还包括对所述浅沟槽104中的二氧化硅层105进行回刻的步骤。如图6所示是化学机械研磨后的二氧化硅隔离结构106，其上表面基本和氮化硅层103表面齐平，只是因化学机械研磨而略有凹陷。如图7所示，是对所述浅沟槽104中的二氧化硅层105进行回刻后的二氧化硅隔离结构106，其上表面与所述半导体衬底101的上表面的高度差形成第一阶梯高度H1。需要指出的是，在本实施例中，所述第一阶梯高度H1是从衬垫氧化层102的上表面算起，至二氧化硅隔离结构106上表面的高度，而在本发明的其他实施案例中，也可以直接从所述半导体衬底101的上表面算起。由于衬垫氧化层102较薄，其差异造成的影响不大。
作为示例，如图5所示，在所述浅沟槽104中及所述氮化硅层103表面沉积二氧化硅层105的方法包括化学气相沉积；在所述浅沟槽104中及所述氮化硅层103表面沉积二氧化硅层105前，还包括先在所述浅沟槽104中形成阻挡氧化层的步骤。由于化学气相沉积形成的二氧化硅层一般具有较多杂质，通过热氧化工艺先在浅沟槽104侧壁形成一层阻挡氧化层可以阻止杂质在所述半导体衬底101中扩散。所述阻挡氧化层在图5中并未标示。
在步骤4）中，请参阅图1的S4和图8。通过第一氮化硅湿法刻蚀去除部分所述氮化硅层103和部分所述二氧化硅隔离结构106，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构106的上表面与所述半导体衬底101的上表面的高度差形成第二阶梯高度H2，所述第二阶梯高度H2小于所述第一阶梯高度H1。
需要指出的是，在本实施例中，所述第二阶梯高度H2是从衬垫氧化层102的上表面算起，至二氧化硅隔离结构106上表面的高度，而在本发明的其他实施案例中，也可以直接从所述半导体衬底101的上表面算起。由于衬垫氧化层102较薄，其差异造成的影响不大。
在步骤5）中，请参阅图1的S5和图8至图9。通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层103，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0Å/min，即第二氮化硅湿法刻蚀不刻蚀或者基本不刻蚀二氧化硅。
作为示例，如图10所示，所述第一氮化硅湿法刻蚀和所述第二氮化硅湿法刻蚀通过多槽式湿法刻蚀过程实现。在图10中，多槽式湿法设备200具有多个湿法槽，其中第一湿法槽201、第二湿法槽202和第五湿法槽205都是去离子水清洗槽，而第三湿法槽203和第四湿法槽204分别是第一氮化硅湿法刻蚀槽和第二氮化硅湿法刻蚀槽，分别记为Tank A和Tank B。所述多槽式湿法设备200可以对本实施例中的所述半导体衬底101的晶圆进行批量式处理。多枚晶圆放置在晶圆片架中依次通过第一湿法槽201至第五湿法槽205，以完成湿法刻蚀过程。本发明通过控制晶圆在所述第三湿法槽203和所述第四湿法槽204中的刻蚀时间，能够精确控制第二阶梯高度H2。
作为示例，所述第一氮化硅湿法刻蚀的刻蚀时间Time (Tank A)和所述第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)由下式得到：
Time(Tank A)=
，（1-1）
Time(Tank B)=K*(
-
，（1-2）
在式（1-1）和式（1-2）中，THK(STI-OX)为所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构106的二氧化硅层厚度，如图7所示，其包括第一阶梯高度H1与衬底中剩余二氧化硅层的高度H0；THK(OX)为所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构106的二氧化硅层厚度，如图9所示，其包括第二阶梯高度H2与衬底中剩余二氧化硅层的高度H0；THK(SIN)为所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度，即图7中的氮化硅层103的厚度；ER(Tank A-OX)为所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构106的二氧化硅层的刻蚀速率；ER(Tank A-SIN)为所述第一氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率；ER(Tank B-SIN)为所述第二氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率；K为过度刻蚀的影响因子，例如，当过刻蚀量为20%时，则K=1.2。
所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构106的二氧化硅层厚度THK(OX) = THK(STI-OX) – (ER(Tank A-OX ) ∗ Time(Tank A) + ER(Tank B-OX) ∗ Time(Tank B)) = THK(STI-OX) – ER(Tank A-OX) ∗ Time(Tank A)，而所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度THK(SIN) ≤ ER(Tank A-SIN) ∗ Time(Tank A) + ER(TankB-SIN) ∗ Time(Tank B)，结合以上两式可以得到式（1-1）和式（1-2）。
作为示例，所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank A-SIN)为35-70Å/min，可选为56±3Å/min；所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank B-SIN)为35-70Å/min，可选为53.5±2Å/min。所述第一氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank A-OX)为0.5-5Å/min，可选为0.8-1.3Å/min；而所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank B-OX)为0Å/min。可选地，本实施例中，对于氮化硅层的刻蚀速率都是氮化硅经产品制程如高温退火后的刻蚀速率。
作为示例，所述第一氮化硅湿法刻蚀采用温度为160℃且质量分数为85%的磷酸溶液作为蚀刻药液，所述第二氮化硅湿法刻蚀采用对温度为160℃且质量分数为85%的磷酸溶液进行确定数量的氮化硅假片（dummy wafer）刻蚀后得到的磷酸溶液作为蚀刻药液，即第一氮化硅湿法刻蚀使用的磷酸溶液为未进行过刻蚀处理的新液。如图11所示，是磷酸溶液对于二氧化硅层的刻蚀速率与氮化硅假片刻蚀数量的关系图。在图11中，横坐标为氮化硅假片刻蚀数量，纵坐标为磷酸溶液对于二氧化硅层的刻蚀速率。在第1片、第70片、第170片、第340片和第500片的氮化硅假片刻蚀后，对磷酸溶液对于二氧化硅层的刻蚀速率进行了收集，并根据数据点拟合了变化曲线。从图11中可以看出，当氮化硅假片刻蚀数量大于275枚时，磷酸溶液对于二氧化硅层的刻蚀速率已近似于0Å/min，并随着氮化硅假片刻蚀数量的增加更加趋近于0Å/min。可选地，所述氮化硅假片为生长有2000Å氮化硅层的硅衬底晶圆。
作为示例，如图11所示，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank B-OX)与所述氮化硅假片刻蚀的数量x由下式得到：
ER(Tank B-OX) = -3×10-8x3 + 3×10-5x2 - 0.0118x + 1.557，
即图11中各数据点的拟合曲线满足上式关系。
作为示例，进行所述第一氮化硅湿法刻蚀的湿法槽通过对所述磷酸溶液进行定期换液以维持确定的对所述氮化硅层的刻蚀速率。由于所述第一氮化硅湿法刻蚀需要维持对二氧化硅的刻蚀速率ER(Tank A-OX)为0.5-5Å/min，可选为0.8-1.3Å/min。为了避免随着氮化硅刻蚀枚数的增加而导致对二氧化硅的刻蚀速率的降低，需要对第三湿法槽203中的磷酸溶液进行定期的换酸，例如部分置换入新的磷酸溶液，避免如图11所示的在一定量的氮化硅刻蚀后磷酸溶液对二氧化硅的刻蚀速率的降低。
在本实施例中，可以通过控制第一氮化硅湿法刻蚀的刻蚀时间Time (Tank A)和第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)精确控制湿法刻蚀后的第二阶梯高度H2。例如，控制所述第一氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率ER(Tank A-SIN)为38Å/min，控制所述第二氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率ER(Tank B-SIN)为33Å/min，控制所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构106的二氧化硅层的刻蚀速率ER(Tank A-OX)为3Å/min，所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度THK(SIN)为1000Å，过度刻蚀的影响因子K为1.2。当所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构106的二氧化硅层厚度THK(STI-OX)为3050Å，而所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构106的二氧化硅层厚度THK(OX)设为2980Å时，将上述条件代入式（1-1）和式（1-2）中，可得第一氮化硅湿法刻蚀的刻蚀时间Time (Tank A)为23.3min，而第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)为4.16min。通过设置上述刻蚀时间，可以精确控制湿法刻蚀过程中二氧化硅层的刻蚀量，从而控制阶梯高度。
本发明通过引入两步不同的湿法刻蚀过程，即第一氮化硅湿法刻蚀和第二氮化硅湿法刻蚀，实现了对浅沟槽隔离结构的阶梯高度的精确控制。其中，所述第一氮化硅湿法刻蚀在刻蚀氮化硅层的同时，对于二氧化硅层也具有一定的刻蚀速率，而所述第二氮化硅湿法刻蚀在刻蚀氮化硅层时对于二氧化硅的刻蚀速率为0Å/min。未进行氮化硅湿法刻蚀前，浅沟槽隔离结构的初始的阶梯高度为第一阶梯高度，而第二阶梯高度则完全由第一氮化硅湿法刻蚀对于二氧化硅层的刻蚀所决定。通过分别控制第一氮化硅湿法刻蚀和第二氮化硅湿法刻蚀的刻蚀时间，既能确保获得设计所需的阶梯高度，也能确保足够的过刻蚀量使氮化硅层被湿法刻蚀彻底去除，由此有助于提高生产良率。
实施例二：在本实施例中，可以通过控制第一氮化硅湿法刻蚀的刻蚀时间Time(Tank A)和第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)精确控制湿法刻蚀后的第二阶梯高度H2。与实施例一相同，控制所述第一氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率ER(Tank A-SIN)为38Å/min，控制所述第二氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率ER(Tank B-SIN)为33Å/min，控制所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构106的二氧化硅层的刻蚀速率ER(Tank A-OX)为3Å/min，所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度THK(SIN)为1000Å，过度刻蚀的影响因子K为1.2。与实施例一的不同之处在于，当所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构106的二氧化硅层厚度THK(STI-OX)为2990Å，而所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构106的二氧化硅层厚度THK(OX)设为2980Å时，将上述条件代入式（1-1）和式（1-2）中，可得第一氮化硅湿法刻蚀的刻蚀时间Time (Tank A)为3.3min，而第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)为31.8min。通过设置上述刻蚀时间，可以精确控制湿法刻蚀过程中二氧化硅层的刻蚀量，从而控制阶梯高度。
实施例三：在本实施例中，可以通过控制第一氮化硅湿法刻蚀的刻蚀时间Time(Tank A)和第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)精确控制湿法刻蚀后的第二阶梯高度H2。与实施例一相同，控制所述第一氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率ER(Tank A-SIN)为38Å/min，控制所述第二氮化硅湿法刻蚀对所述氮化硅层103的刻蚀速率ER(Tank B-SIN)为33Å/min，控制所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构106的二氧化硅层的刻蚀速率ER(Tank A-OX)为3Å/min，所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度THK(SIN)为1000Å，过度刻蚀的影响因子K为1.2。与实施例一的不同之处在于，当所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构106的二氧化硅层厚度THK(STI-OX)为3020Å，而所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构106的二氧化硅层厚度THK(OX)设为2980Å时，将上述条件代入式（1-1）和式（1-2）中，可得第一氮化硅湿法刻蚀的刻蚀时间Time (Tank A)为13.3min，而第二氮化硅湿法刻蚀的刻蚀时间Time (Tank B)为17.98min。通过设置上述刻蚀时间，可以精确控制湿法刻蚀过程中二氧化硅层的刻蚀量，从而控制阶梯高度。
综上所述，本申请提供了一种浅沟槽隔离结构的制备方法，包括如下步骤：提供一半导体衬底；在所述半导体衬底上形成图形化的氮化硅层，以所述氮化硅层作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底中形成浅沟槽；在所述浅沟槽中形成二氧化硅隔离结构，所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第一阶梯高度；通过第一氮化硅湿法刻蚀去除部分所述氮化硅层和部分所述二氧化硅隔离结构，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第二阶梯高度，所述第二阶梯高度小于所述第一阶梯高度；通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0Å/min。本申请通过引入两步不同的湿法刻蚀控制氮化硅层湿法刻蚀过程中对于浅沟槽隔离结构中二氧化硅层的刻蚀量，从而精确控制浅沟槽隔离结构的阶梯高度大小，有助于提高生产良率。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (10)
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括如下步骤：
提供一半导体衬底；
在所述半导体衬底上形成图形化的氮化硅层，以所述氮化硅层作为刻蚀掩膜，通过干法刻蚀在所述半导体衬底中形成浅沟槽；
在所述浅沟槽中形成二氧化硅隔离结构，所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第一阶梯高度；
通过第一氮化硅湿法刻蚀去除部分所述氮化硅层和部分所述二氧化硅隔离结构，所述第一氮化硅湿法刻蚀对于二氧化硅具有确定的刻蚀速率，剩余的所述二氧化硅隔离结构的上表面与所述半导体衬底的上表面的高度差形成第二阶梯高度，所述第二阶梯高度小于所述第一阶梯高度；
通过第二氮化硅湿法刻蚀去除剩余的所述氮化硅层，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率为0Å/min，
其中，所述第一氮化硅湿法刻蚀使用的磷酸溶液为未进行过刻蚀处理的新液，所述第二氮化硅湿法刻蚀采用进行确定数量的氮化硅假片刻蚀后得到的磷酸溶液作为蚀刻药液。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，在所述浅沟槽中形成所述二氧化硅隔离结构的过程包括如下步骤：
在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层；
以所述氮化硅层作为化学机械研磨的停止层，通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层。
3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，在通过化学机械研磨去除所述氮化硅层表面的所述二氧化硅层后，还包括对所述浅沟槽中的二氧化硅层进行回刻的步骤。
4.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层的方法包括化学气相沉积；在所述浅沟槽中及所述氮化硅层表面沉积二氧化硅层前，还包括先在所述浅沟槽中形成阻挡氧化层的步骤。
5.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，在所述半导体衬底上形成图形化的氮化硅层前，还包括在所述半导体衬底上先形成衬垫氧化层的步骤。
6.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述第一氮化硅湿法刻蚀的刻蚀时间和所述第二氮化硅湿法刻蚀的刻蚀时间由下式得到：
Time (Tank A) =
，
Time (Tank B) = K*( 
- 
，
在上式中，Time (Tank A) 第一氮化硅湿法刻蚀的刻蚀时间，Time (Tank B)为第二氮化硅湿法刻蚀的刻蚀时间， THK(STI-OX)为所述第一氮化硅湿法刻蚀前的所述二氧化硅隔离结构的二氧化硅层厚度，THK(OX)为所述第二氮化硅湿法刻蚀后的所述二氧化硅隔离结构的二氧化硅层厚度，THK(SIN)为所述第一氮化硅湿法刻蚀前的所述氮化硅层的厚度，ER(Tank A-OX)为所述第一氮化硅湿法刻蚀对所述二氧化硅隔离结构的二氧化硅层的刻蚀速率，ER(Tank A-SIN)为所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率，ER(Tank B-SIN)为所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率，K为过度刻蚀的影响因子。
7.根据权利要求6所述的浅沟槽隔离结构的制备方法，其特征在于，所述第一氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank A-OX)为0.5-5Å/min；所述第一氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank A-SIN)为35-70Å/min；所述第二氮化硅湿法刻蚀对所述氮化硅层的刻蚀速率ER(Tank B-SIN)为35-70Å/min。
8.根据权利要求6所述的浅沟槽隔离结构的制备方法，其特征在于，所述第一氮化硅湿法刻蚀采用温度为160℃且质量分数为85%的磷酸溶液作为蚀刻药液，所述第二氮化硅湿法刻蚀采用对温度为160℃且质量分数为85%的磷酸溶液进行确定数量的氮化硅假片刻蚀后得到的磷酸溶液作为蚀刻药液。
9.根据权利要求8所述的浅沟槽隔离结构的制备方法，其特征在于，进行所述第一氮化硅湿法刻蚀的湿法槽通过对所述磷酸溶液进行定期换液以维持确定的对所述氮化硅层的刻蚀速率。
10.根据权利要求8所述的浅沟槽隔离结构的制备方法，其特征在于，所述第二氮化硅湿法刻蚀对于二氧化硅的刻蚀速率ER(Tank B-OX)与所述氮化硅假片刻蚀的数量x由下式得到：
ER(Tank B-OX) = -3×10-8x3 + 3×10-5x2 - 0.0118x + 1.557。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211276822.3A CN115346912B (zh) | 2022-10-19 | 2022-10-19 | 浅沟槽隔离结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211276822.3A CN115346912B (zh) | 2022-10-19 | 2022-10-19 | 浅沟槽隔离结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115346912A CN115346912A (zh) | 2022-11-15 |
| CN115346912B true CN115346912B (zh) | 2023-01-03 |
Family
ID=83957012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211276822.3A Active CN115346912B (zh) | 2022-10-19 | 2022-10-19 | 浅沟槽隔离结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115346912B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1949472A (zh) * | 2005-10-14 | 2007-04-18 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN107464784A (zh) * | 2016-06-03 | 2017-12-12 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN107690692A (zh) * | 2015-06-10 | 2018-02-13 | 密克罗奇普技术公司 | 形成浅沟槽隔离(sti)结构的方法 |
| CN112670233A (zh) * | 2019-10-16 | 2021-04-16 | 意法半导体(鲁塞)公司 | 用于制造集成电路的工艺以及对应的集成电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330037A (zh) * | 2007-06-21 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法 |
| US20110014726A1 (en) * | 2009-07-20 | 2011-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming shallow trench isolation structure |
-
2022
- 2022-10-19 CN CN202211276822.3A patent/CN115346912B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1949472A (zh) * | 2005-10-14 | 2007-04-18 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN107690692A (zh) * | 2015-06-10 | 2018-02-13 | 密克罗奇普技术公司 | 形成浅沟槽隔离(sti)结构的方法 |
| CN107464784A (zh) * | 2016-06-03 | 2017-12-12 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN112670233A (zh) * | 2019-10-16 | 2021-04-16 | 意法半导体(鲁塞)公司 | 用于制造集成电路的工艺以及对应的集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115346912A (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825690B2 (en) | Semiconductor structures | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| CN110391133B (zh) | 图案化方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
| CN115346912B (zh) | 浅沟槽隔离结构的制备方法 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| JP2009032872A (ja) | 半導体装置の製造方法 | |
| US6110801A (en) | Method of fabricating trench isolation for IC manufacture | |
| KR100895810B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| US9875909B1 (en) | Method for planarizing material layer | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20230145732A1 (en) | Trench Fabrication Method | |
| KR100587084B1 (ko) | 반도체소자의 제조방법 | |
| TWI518743B (zh) | 半導體裝置圖案化結構之製作方法 | |
| CN117995756A (zh) | 基于沟槽结构的locos氧化隔离层的制备方法 | |
| CN113140500A (zh) | 半导体结构的制作方法 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| CN116435176A (zh) | 半导体结构及其制备方法 | |
| CN114093813A (zh) | 一种用于半导体器件的接触孔的制作方法 | |
| KR100763702B1 (ko) | 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법 | |
| CN113223954A (zh) | 一种改善沟槽刻蚀导致晶圆毛边的方法 | |
| CN117423610A (zh) | 一种半导体制程中的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |