CN114823573B - 一种散热型封装结构及其形成方法 - Google Patents
一种散热型封装结构及其形成方法 Download PDFInfo
- Publication number
- CN114823573B CN114823573B CN202210720284.6A CN202210720284A CN114823573B CN 114823573 B CN114823573 B CN 114823573B CN 202210720284 A CN202210720284 A CN 202210720284A CN 114823573 B CN114823573 B CN 114823573B
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- annular groove
- semiconductor dies
- dissipation plate
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种散热型封装结构及其形成方法，涉及半导体封装领域，该方法包括将多个半导体管芯倒装安装在电路基底上，在散热板的第一表面形成阶梯部、第一环形凹槽以及第二环形凹槽，所述第一环形凹槽位于所述阶梯部和所述第二环形凹槽之间，利用导热粘结层将散热板粘结在多个半导体管芯上，在散热板的第一表面上压设分离薄膜，所述分离薄膜直接贴附所述多个连续的阶梯的底面和侧面，且所述分离薄膜覆盖所述第一环形凹槽和第二环形凹槽的顶端，向所述分离薄膜与所述电路基底之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部。本发明能够能够提高芯片散热性。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种散热型封装结构及其形成方法。
背景技术
在现有的芯片封装结构中，为了确保芯片的高散热性，以便于芯片正常工作，并延长芯片的使用寿命，通常将芯片表面暴露，以利于芯片散热。在现有的需要将芯片裸露的封装结构中，通常直接在芯片的四周设置台阶，进而在后续的封装过程中抑止芯片表面溢胶。然而在芯片的四周设置台阶时，容易导致芯片产生微裂纹，进而造成芯片损坏。
发明内容
本发明的目的是提供一种散热型封装结构及其形成方法，其能够提高芯片散热性。
为实现上述目的，本发明提供了一种散热型封装结构的形成方法，该散热型封装结构的形成方法包括以下步骤：
提供一电路基底；提供多个半导体管芯，将所述多个半导体管芯倒装安装在所述电路基底上，相邻所述半导体管芯之间具有间隙；提供一散热板，所述散热板具有第一表面和与所述第一表面相对的第二表面；在所述散热板的第一表面形成阶梯部、第一环形凹槽以及第二环形凹槽，所述阶梯部位于所述第一表面的四周边缘处且包括多个连续的阶梯，且所述第一环形凹槽位于所述阶梯部和所述第二环形凹槽之间；在所述散热板的第二表面设置导热粘结层，进而利用所述导热粘结层将所述散热板粘结在所述多个半导体管芯上；在所述散热板的第一表面上压设分离薄膜，所述分离薄膜直接贴附所述多个连续的阶梯的底面和侧面，且所述分离薄膜覆盖所述第一环形凹槽和第二环形凹槽的顶端；向所述分离薄膜与所述电路基底之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部。
进一步优选的，多个所述半导体管芯的下表面设置有导电焊垫，将所述多个半导体管芯倒装安装在所述电路基底上之前，在所述导电焊垫上设置导电凸块。
进一步优选的，在每个所述半导体管芯与所述电路基底之间设置底部填充层。
进一步优选的，所述第一环形凹槽的底面高于所述阶梯部的底面，且所述第二环形凹槽的底面低于所述第一环形凹槽的底面。
进一步优选的，所述散热板在所述电路基底上的投影完全覆盖所述多个半导体管芯在所述电路基底上的投影。
进一步优选的，所述多个连续的阶梯包括第一阶梯以及位于所述第一阶梯上方的第二阶梯，所述第一阶梯的高度小于所述第二阶梯的高度。
进一步优选的，所述模制化合物填满所述第一阶梯和所述第二阶梯，使得所述模制化合物的上表面与所述散热板的第一表面齐平。
本发明还提出一种散热型封装结构，其采用上述方法制造形成的。
相较于现有技术，本发明的散热型封装结构及其形成方法有如下的有益效果：在本发明中，通过在散热板的第一表面形成阶梯部，进而将散热板设置在多个半导体管芯上。在进行封装的过程中，在避免半导体管芯损坏的同时可以有效抑止溢胶现象。且通过设置所述散热板在所述电路基底上的投影完全覆盖所述多个半导体管芯在所述电路基底上的投影，以有效保护半导体管芯。进一步的，通过进一步在所述散热板的第一表面形成第一环形凹槽以及第二环形凹槽，设置所述阶梯部包括多个连续的阶梯，且所述第一环形凹槽位于所述阶梯部和所述第二环形凹槽之间，进一步有效抑止溢胶产生，且有效提高散热型封装结构的稳固性。
附图说明
图1为在电路基底上倒装安装多个半导体管芯的结构示意图；
图2为散热板的结构示意图；
图3为将散热板粘结在多个半导体管芯上的结构示意图；
图4为向分离薄膜与电路基底之间注入模制化合物的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图4所示，本实施例提供一种散热型封装结构的形成方法，该散热型封装结构的形成方法包括以下步骤：
如图1所示，首先提供一电路基底100。接着提供多个半导体管芯200，将所述多个半导体管芯200倒装安装在所述电路基底100上，相邻所述半导体管芯200之间具有间隙。
在具体的实施例中，多个所述半导体管芯200的下表面设置有导电焊垫，将所述多个半导体管芯200倒装安装在所述电路基底100上之前，在所述导电焊垫上设置导电凸块201。在每个所述半导体管芯200与所述电路基底100之间设置底部填充层300。
在具体的实施例中，所述电路基底100可以为多层印刷电路板，还可以为设置金属布线层的陶瓷基板或塑料基板，多个所述半导体管芯200可以为功能相同的管芯或者是功能不同的管芯。
在具体的实施例中，每个所述半导体管芯200的下表面均设置有导电焊垫，所述导电焊垫为铜垫或铝垫，将所述多个半导体管芯200倒装安装在所述电路基底100上之前，在所述导电焊垫上设置导电凸块201，具体为焊料凸块，进而利用所述焊料凸块通过回流焊工艺将多个半导体管芯200倒装安装在所述电路基底100上。
在具体的实施例中，将多个半导体管芯200倒装安装在所述电路基底100上之后，在所述半导体管芯200与所述电路基底100之间设置底部填充层300，以保护所述半导体管芯200，以便于后续安装散热板。
如图2所示，提供一散热板400，所述散热板400具有第一表面和与所述第一表面相对的第二表面。
在所述散热板400的第一表面形成阶梯部401、第一环形凹槽402以及第二环形凹槽403，所述阶梯部401位于所述第一表面的四周边缘处且包括多个连续的阶梯，且所述第一环形凹槽402位于所述阶梯部401和所述第二环形凹槽403之间。
在具体的实施例中，所述第一环形凹槽402的底面高于所述阶梯部401的底面，且所述第二环形凹槽403的底面低于所述第一环形凹槽402的底面，上述结构的设置，由于第一环形凹槽402靠近所述阶梯部401，如果将第一环形凹槽402的深度设置的太深，则容易导致散热板400的边缘稳固性降低，进而容易导致散热板边缘破裂。且第一环形凹槽402的设置，在后续的封装过程中，即使有一小部分的模制化合物溢出散热板400的第一表面，该部分的模制化合物也会被第一环形凹槽402接收，即使第一环形凹槽402被填满，则第二环形凹槽403也可以用来接收，进而可以有效避免模制化合物覆盖散热板400的第一表面，以防止散热板的散热效果受到影响。且通过设置所述第二环形凹槽403的底面低于所述第一环形凹槽402的底面，进而可以提高散热板400的散热面积，进而提高散热型封装结构的散热效果。
在具体的实施例中，所述多个连续的阶梯包括第一阶梯4011以及位于所述第一阶梯4011上方的第二阶梯4012，所述第一阶梯4011的高度小于所述第二阶梯4012的高度，更具体的，所述所述第一阶梯4011的高度为100-200微米，所述第二阶梯4012的高度为250-350微米。通过设置各阶梯的具体结构，在后续的注入模制化合物的过程中，可以便于模制化合物填充所述阶梯部401。
如图3所示，在所述散热板400的第二表面设置导热粘结层404，进而利用所述导热粘结层404将所述散热板400粘结在所述多个半导体管芯200上。
在具体的实施例中，在所述散热板400的第一表面上压设分离薄膜500，所述分离薄膜500直接贴附所述多个连续的阶梯的底面和侧面，且所述分离薄膜500覆盖所述第一环形凹槽402和第二环形凹槽403的顶端。
在具体的实施例中，所述散热板400在所述电路基底100上的投影完全覆盖所述多个半导体管芯200在所述电路基底100上的投影，以有效保护半导体管芯。
在具体的实施例中，所述分离薄膜500包括基层和低粘性层，所述基层为PET、PI等合适的材料，所述分离薄膜500的厚度为50-100微米。
如图4所示，向所述分离薄膜500与所述电路基底100之间注入模制化合物600，所述模制化合物600将所述分离薄膜500撑起，使得所述模制化合物600填充所述阶梯部401。
在具体的实施例中，所述模制化合物600填满所述第一阶梯4011和所述第二阶梯4012，使得所述模制化合物600的上表面与所述散热板400的第一表面齐平。
本发明还提出一种散热型封装结构，其采用上述方法制造形成的。
在其他实施例中，本发明提出的一种散热型封装结构的形成方法，该散热型封装结构的形成方法包括以下步骤：
提供一电路基底。
提供多个半导体管芯，将所述多个半导体管芯倒装安装在所述电路基底上，相邻所述半导体管芯之间具有间隙。
提供一散热板，所述散热板具有第一表面和与所述第一表面相对的第二表面。
在所述散热板的第一表面形成阶梯部、第一环形凹槽以及第二环形凹槽，所述阶梯部位于所述第一表面的四周边缘处且包括多个连续的阶梯，且所述第一环形凹槽位于所述阶梯部和所述第二环形凹槽之间。
在所述散热板的第二表面设置导热粘结层，进而利用所述导热粘结层将所述散热板粘结在所述多个半导体管芯上。
在所述散热板的第一表面上压设分离薄膜，所述分离薄膜直接贴附所述多个连续的阶梯的底面和侧面，且所述分离薄膜覆盖所述第一环形凹槽和第二环形凹槽的顶端。
向所述分离薄膜与所述电路基底之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部。
根据本发明的一个实施方式，多个所述半导体管芯的下表面设置有导电焊垫，将所述多个半导体管芯倒装安装在所述电路基底上之前，在所述导电焊垫上设置导电凸块。
根据本发明的一个实施方式，在每个所述半导体管芯与所述电路基底之间设置底部填充层。
根据本发明的一个实施方式，所述第一环形凹槽的底面高于所述阶梯部的底面，且所述第二环形凹槽的底面低于所述第一环形凹槽的底面。
根据本发明的一个实施方式，所述散热板在所述电路基底上的投影完全覆盖所述多个半导体管芯在所述电路基底上的投影。
根据本发明的一个实施方式，所述多个连续的阶梯包括第一阶梯以及位于所述第一阶梯上方的第二阶梯，所述第一阶梯的高度小于所述第二阶梯的高度。
根据本发明的一个实施方式，所述模制化合物填满所述第一阶梯和所述第二阶梯，使得所述模制化合物的上表面与所述散热板的第一表面齐平。
本发明还提出一种散热型封装结构，其采用上述方法制造形成的。
在本发明中，通过在散热板的第一表面形成阶梯部，进而将散热板设置在多个半导体管芯上，进而在进行封装的过程中，在避免半导体管芯损坏的同时可以有效抑止溢胶现象。且通过设置所述散热板在所述电路基底上的投影完全覆盖所述多个半导体管芯在所述电路基底上的投影，以有效保护半导体管芯。进一步的，通过进一步在所述散热板的第一表面形成第一环形凹槽以及第二环形凹槽，设置所述阶梯部包括多个连续的阶梯，且所述第一环形凹槽位于所述阶梯部和所述第二环形凹槽之间，进一步有效抑止溢胶产生，且有效提高散热型封装结构的稳固性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种散热型封装结构的形成方法，其特征在于：包括以下步骤：
提供一电路基底；
提供多个半导体管芯，将所述多个半导体管芯倒装安装在所述电路基底上，相邻所述半导体管芯之间具有间隙；
提供一散热板，所述散热板具有第一表面和与所述第一表面相对的第二表面；
在所述散热板的第一表面形成阶梯部、第一环形凹槽以及第二环形凹槽，所述阶梯部位于所述第一表面的四周边缘处且包括多个连续的阶梯，且所述第一环形凹槽位于所述阶梯部和所述第二环形凹槽之间；
在所述散热板的第二表面设置导热粘结层，进而利用所述导热粘结层将所述散热板粘结在所述多个半导体管芯上；
在所述散热板的第一表面上压设分离薄膜，所述分离薄膜直接贴附所述多个连续的阶梯的底面和侧面，且所述分离薄膜覆盖所述第一环形凹槽和第二环形凹槽的顶端；以及向所述分离薄膜与所述电路基底之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部；
其中，所述第一环形凹槽的底面高于所述阶梯部的底面，且所述第二环形凹槽的底面低于所述第一环形凹槽的底面；
其中，所述多个连续的阶梯包括第一阶梯以及位于所述第一阶梯上方的第二阶梯，所述第一阶梯的高度小于所述第二阶梯的高度。
2.根据权利要求1所述的散热型封装结构的形成方法，其特征在于：多个所述半导体管芯的下表面设置有导电焊垫，将所述多个半导体管芯倒装安装在所述电路基底上之前，在所述导电焊垫上设置导电凸块。
3.根据权利要求1所述的散热型封装结构的形成方法，其特征在于：在每个所述半导体管芯与所述电路基底之间设置底部填充层。
4.根据权利要求1所述的散热型封装结构的形成方法，其特征在于：所述散热板在所述电路基底上的投影完全覆盖所述多个半导体管芯在所述电路基底上的投影。
5.根据权利要求1所述的散热型封装结构的形成方法，其特征在于：所述模制化合物填满所述第一阶梯和所述第二阶梯，使得所述模制化合物的上表面与所述散热板的第一表面齐平。
6.一种散热型封装结构，其特征在于，采用权利要求1-5任一项所述的方法制造形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210720284.6A CN114823573B (zh) | 2022-06-24 | 2022-06-24 | 一种散热型封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210720284.6A CN114823573B (zh) | 2022-06-24 | 2022-06-24 | 一种散热型封装结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823573A CN114823573A (zh) | 2022-07-29 |
| CN114823573B true CN114823573B (zh) | 2022-09-09 |
Family
ID=82520982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210720284.6A Active CN114823573B (zh) | 2022-06-24 | 2022-06-24 | 一种散热型封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823573B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116403978B (zh) * | 2023-04-11 | 2024-02-06 | 江西万年芯微电子有限公司 | 一种半导体封装结构及封装方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4589269B2 (ja) * | 2006-06-16 | 2010-12-01 | ソニー株式会社 | 半導体装置およびその製造方法 |
| CN101114624A (zh) * | 2006-07-27 | 2008-01-30 | 矽品精密工业股份有限公司 | 散热型半导体封装件及其散热结构 |
| CN101211872A (zh) * | 2006-12-26 | 2008-07-02 | 矽品精密工业股份有限公司 | 散热型半导体封装件及其所应用的散热结构 |
| JP5153316B2 (ja) * | 2007-12-21 | 2013-02-27 | 新光電気工業株式会社 | 半導体パッケージ用放熱板およびそのめっき方法 |
| JP2010103244A (ja) * | 2008-10-22 | 2010-05-06 | Sony Corp | 半導体装置及びその製造方法 |
| JP5663462B2 (ja) * | 2011-12-15 | 2015-02-04 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュールおよびパワーモジュール |
| CN102915978B (zh) * | 2012-11-08 | 2016-02-03 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
-
2022
- 2022-06-24 CN CN202210720284.6A patent/CN114823573B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823573A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170434B2 (en) | Warpage control in package-on-package structures | |
| EP2311084B1 (en) | Flip chip overmold package | |
| US9780076B2 (en) | Package-on-package structure with through molding via | |
| US7211889B2 (en) | Semiconductor package and method for manufacturing the same | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| US20080099910A1 (en) | Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip | |
| CN110416097B (zh) | 防止铟金属溢出的封装结构及封装方法 | |
| CN105762084B (zh) | 倒装芯片的封装方法及封装装置 | |
| US9155205B2 (en) | Electronic device and fabrication method thereof | |
| TWI420630B (zh) | 半導體封裝結構與半導體封裝製程 | |
| US20100320622A1 (en) | Electronic component built-in wiring substrate and method of manufacturing the same | |
| CN114823573B (zh) | 一种散热型封装结构及其形成方法 | |
| CN114551369A (zh) | 电子封装件及其制法 | |
| JP5667381B2 (ja) | 半導体装置及びその製造方法 | |
| US7763983B2 (en) | Stackable microelectronic device carriers, stacked device carriers and methods of making the same | |
| KR102617088B1 (ko) | 반도체 패키지 | |
| CN209880583U (zh) | 半导体封装结构 | |
| US11837476B2 (en) | Flip-chip package with reduced underfill area | |
| US8823170B2 (en) | Apparatus and method for three dimensional integrated circuits | |
| JP5400116B2 (ja) | フリップチップキャリア、及びこれを用いた半導体実装方法 | |
| CN101064259A (zh) | 半导体封装件及其芯片承载结构与制法 | |
| CN115020395B (zh) | 一种芯片封装结构及封装方法 | |
| US20080251910A1 (en) | Fabricating method of semiconductor package and heat-dissipating structure applicable thereto | |
| WO2022061719A1 (zh) | 一种芯片封装结构、电子设备及芯片封装结构的制备方法 | |
| WO2021195903A1 (zh) | ***级封装及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |