CN101114624A - 散热型半导体封装件及其散热结构 - Google Patents

散热型半导体封装件及其散热结构 Download PDF

Info

Publication number
CN101114624A
CN101114624A CNA2006101078780A CN200610107878A CN101114624A CN 101114624 A CN101114624 A CN 101114624A CN A2006101078780 A CNA2006101078780 A CN A2006101078780A CN 200610107878 A CN200610107878 A CN 200610107878A CN 101114624 A CN101114624 A CN 101114624A
Authority
CN
China
Prior art keywords
radiator structure
recess
depth
degree
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101078780A
Other languages
English (en)
Inventor
曾文聪
黄建屏
蔡和易
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2006101078780A priority Critical patent/CN101114624A/zh
Publication of CN101114624A publication Critical patent/CN101114624A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种散热型半导体封装件及其散热结构，该散热结构包括有散热体，该散热体具有一外露出半导体封装件中用以包覆半导体芯片的封装胶体的外表面；形成于该外表面边缘且自外向内形成有多个连续且深度递减的凹部；以及一泄压沟槽，邻设于该最内侧的凹部，且该泄压沟槽的深度大于该最内侧的凹部深度，以供封装化合物由散热体边缘向内流入这些凹部时，能快速吸收封装模具的热量而增加粘度并减缓流动性，同时使残留于这些凹部内的空气受挤压至该泄压沟槽时，可有效利用该泄压沟槽迅速释压，从而可避免造成溢胶以及树脂溢流问题。

Description

散热型半导体封装件及其散热结构
技术领域
本发明涉及一种半导体封装件，尤其涉及一种用于半导体封装件的散热结构，及整合有该散热结构的散热型半导体封装件。
背景技术
随着对电子产品轻薄短小化的要求，诸如球栅阵列(BGA，Ball GridArray)的可缩小集成电路(IC)面积且具有高密度与多接脚化特性的半导体封装件日渐成为封装市场上的主流之一。然而，由于该种半导体封装件提供较高密度的电子电路(Electronic Circuits)与电子元件(Electronic Components)，故于运作时所产生的热量亦较高；同时，该种半导体封装件是以导热性不佳的封装胶体包覆半导体芯片，所以往往因逸散热量的效率不佳而影响到半导体芯片的性能。
为提高半导体封装件的散热效率，业界遂发展出加设散热件于半导体封装件的技术，并使散热件外露出封装胶体，以有效逸散半导体芯片的热量，相关的技术例如美国专利第6,552,428号及第5,851,337号等案。
参阅图1所示，为现有整合有散热件的半导体封装件剖面示意图，该半导体封装件将散热件11置于基板12上，并使该散热件11架撑至半导体芯片10上方，且令该散热件11顶面110外露出封装胶体13，以藉该散热件11逸散半导体芯片10运作时产生的热量。
然而，该种半导体封装件在制造上存在有若干的缺点，其中为使该散热件11的顶面110得以外露出封装胶体12，一般即须在进行形成该封装胶体12的封装模压作业(Molding)时，使该散热件11的顶面110顶抵至封装模具(未图示)的模穴顶壁，然而，于实际制造过程中因封装模流压力甚大，因此常发生封装胶体12溢流到散热件顶面110问题(如图2所示)，如此除会影响该散热件11的散热效率外，并会造成制成品外观上的不良，故往往须予去胶(Deflash)的处理；然而，去胶处理不但耗时，增加封装成本，且亦会导致制成品的受损。
参阅图3，鉴于前述缺失，美国专利第6，188,130揭示一种于顶面形成有凸缘210的散热件21，通过缩减该散热件21与封装模具24的接触面积，进而增加该散热件21与封装模具24的密封压力，以防止封装胶体23于散热件21顶面发生溢胶问题。
然而，由于一般封装胶体是由填充料(filler)及树脂(resin)所组成，因此于前述方法中虽可阻挡封装胶体溢胶(Mold flash-over)发生，然而，由于树脂呈现液态时的流动性极佳，因此其极易从前述散热件的凸缘向外漏出，而发生半透明状的树脂溢流(Resin bleeding)问题，所以，仍将严重影响散热件的散热效能。
参阅图4，为此，美国专利第6,249,433则揭示另一种在散热件顶面形成有深度依次渐减的半导体封装件(该专利的专利权人同于本申请案的申请人)，其利用该散热件31顶面310所形成深度依次渐减的阶状结构312，以供构成封装胶体33的封装化合物流至该散热件顶面310时，因通道渐次缩减而增加受热速度，进而导致粘滞度增加，从而期望有效控制溢胶问题。
另外，由于材料科技的快速发展及半导体技术的精进，业界遂发展出相较传统填充料尺寸(约50μm)更小尺寸的细微填充料(约25μm)，以及流动性更佳的树脂，以供具该细微填充料(fine filler)及高流动性树脂的封装化合物得以在不伤及供引线式芯片及基板电性耦合的焊线，发生焊线倾倒、偏移及短路问题，甚或得以直接填充于供倒装芯片式芯片与基板电性耦合的导电凸块(bump)间。
所以，对于前述美国专利所揭示在散热件顶面310形成有深度依次渐减的阶状结构312技术而言，于将整合该具阶状结构312的散热件31的半导体封装件进行封装模压作业时，是将该散热件31的顶面310顶抵于封装模具34的模穴顶壁，以于封装化合物33流入至该散热件31的阶状结构312时，此时留存于阶状结构312的空气35，由于无法自该阶状结构312排出，于是开始受到压缩(如图5A所示)；当该阶状结构312最后一阶(即接近该散热件内侧)的深度愈浅，则被压缩的空气压力愈大，从而导致压缩空气35挤进散热件31与封装模具34之间而形成缝隙36(如图5B所示)，造成该封装化合物33中的树脂材料部分，经由该压缩空气而被推向该散热件31与封装模具34间，进而造成树脂溢流问题，如图5C所显示的散热件实物局部顶视图，其中明显可看出在散热件顶面外露出封装胶体部分形成有树脂溢流G。此种情形尤以为控制具细微填充料的封装化合物，而将散热件阶状结构的最后一阶的深度制作得很浅，如0.01～0.03mm，此时，由于阶状深度变得极小，致使留存于阶状结构中的空气所受压缩的压力将变得很大，导致极易在散热件31与封装模具34间形成缝隙36，也更容易发生溢胶及树脂溢流问题。
因此，鉴于上述的问题，如何避免现有具散热件的半导体封装件于进行封装模压作业中，尤为使用具细微填充料及高流动性树脂的封装化合物，所极易发生的溢胶及树脂溢流问题，实已成目前亟欲解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的主要目的在于提供一种散热型半导体封装件及其散热结构，可避免现有具散热件的半导体封装件于进行封装模压作业中发生溢胶及树脂溢流问题。
本发明的另一目的是提供一种散热型半导体封装件及其散热结构，可避免现有使用具细微填充料及高流动性树脂的封装化合物时所极易发生的溢胶及树脂溢流问题。
本发明的又一目的是提供一种散热型半导体封装件及其散热结构，可有效解决现有使用具阶状结构的散热件时仍会发生溢胶及树脂溢流的问题。
为达成上述及其他目的，本发明揭示一种散热结构，用以置放于半导体封装件中，包括有：散热体，该散热体具有一外露出半导体封装件中用以包覆半导体芯片的封装胶体的外表面；形成于该外表面边缘且自外向内形成有多个连续且深度递减的凹部；以及一泄压沟槽，邻设于该最内侧的凹部，且该泄压沟槽的深度大于该最内侧的凹部深度。该散热体为导热性佳的金属制成，且该散热体具有一外露出半导体封装件中用以包覆半导体芯片的封装胶体的外表面，于该散热体外表面的边缘则自外向内形成有多个连续且深度递减的凹部，以及邻设于该最内侧凹部的泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度，以供排除留存于该凹部内的空气。该泄压沟槽的深度大于该最内侧凹部深度约1.5至4倍，其中以1.5倍为佳。
本发明亦揭示应用该散热结构的半导体封装件，于一优选实施例中，该半导体封装件包括：一基板；至少一半导体芯片，接置并电性连接至该基板；以及一接置于该基板上的散热结构，该散热结构具有一外露出用以包覆该半导体芯片、部分的基板及部分的散热结构的封装胶体的外表面，该散热结构外表面边缘自外向内形成有多个连续且深度递减的凹部，及邻设于该最内侧凹部的泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度，同时该散热结构一体连设有支撑部，以使该散热结构通过该支撑部的支撑而位于半导体芯片之上方。
于另一优选实施例中，该半导体封装件包括：至少一半导体芯片；多个导脚，通过导电元件与该半导体芯片导电连接，以及与该半导体芯片接设的散热结构，该散热结构具有一外表面以外露出用以包覆该半导体芯片、部分的散热结构与部分的导脚的封装胶体，且该外表面的边缘自外向内形成有多个连续且深度递减的凹部，以及邻设于该最内侧凹部的泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度。该半导体芯片可直接接置于散热结构上，或先接置于芯片座再接置于散热结构。
因此，通过本发明的半导体封装件及其散热结构，于散热结构的散热体外表面边缘上设有至少二相接的凹部，以呈阶状结构，且各凹部的深度(即散热体的外表面至凹部底面间的距离)是由该散热体外表面自外往内递减，以使封装化合物由散热体边缘向内流入该凹部中时，会先流入深度较大的最外侧凹部，以能快速吸收封装模具的热量而增加粘度并减缓流动性，当封装树脂流抵位于最内侧的凹部时，封装化合物的流动性已减缓至一定程度，同时，由于本发明在邻接该最内侧的凹部增设有一泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度，以供封装化合物流入该凹部时，残留于该些凹部内的空气虽受到压缩而压力渐增，但是当受压的空气至该泄压沟槽时，因该泄压沟槽的深度大于该最内侧凹部的深度，故可有效将压力迅速释放而降压，从而不致推挤散热件与封装模具而形成间隙，从而可避免造成溢胶以及树脂溢流问题。
附图说明
图1为现有整合有散热件的半导体封装件剖面示意图；
图2为显示现有封装胶体溢流到散热件顶面的示意图；
图3为美国专利第6,188,130号所揭示于散热件顶面形成有凸缘的半导体封装件剖面示意图；
图4为美国专利第6,249,433号所揭示于散热件顶面形成有阶状结构的半导体封装件剖面示意图；
图5A、5B及5C显示美国专利第6,249,433号所揭示具阶状结构的散热件顶面发生溢胶与树脂溢流问题的示意图及实物局部顶视图；
图6A为本发明用于半导体封装件的散热结构剖面示意图；
图6B为封装化合物流至本发明的散热结构的剖面示意图；
图7A为本发明的散热型半导体封装件第一实施例的剖面示意图；
图7B为本发明的散热型半导体封装件对应散热结构实物的局部顶视图；
图8为本发明的散热型半导体封装件第二实施例的剖面示意图；以及
图9为本发明的散热型半导体封装件第三实施例的剖面示意图。
主要元件符号说明
10  半导体芯片
11  散热件
110 顶面
12  基板
13  封装胶体
21  散热件
211 凸缘
23  封装胶体
24  封装模具
31  散热件
310 顶面
312 阶状结构
33  封装胶体
34  封装模具
35  空气
36  缝隙
40  半导体芯片
41  散热结构
410 散热体
411 外表面
412 阶状结构
412a第一凹部
412b第二凹部
412c第三凹部
413 泄压沟槽
42  基板
43  封装胶体
414 支撑部
50  半导体芯片
51  散热结构
511 外表面
512a第一凹部
512b第二凹部
512c第三凹部
513 泄压沟槽
515 内表面
53  封装胶体
551 导脚
56  焊线
60  半导体芯片
61  散热结构
611 外表面
612a第一凹部
612b第二凹部
612c第三凹部
613 泄压沟槽
615 内表面
63  封装胶体
651 导脚
652 芯片座
66  焊线
H，h深度
G   树脂溢流
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
参阅图6A及6B，为本发明的散热结构剖面示意图，该散热结构41是由一以导热性佳的金属(如铜、铝等)所制成的板片状散热体410所构成，使该散热体410具有一外露出半导体封装件中用以包覆半导体芯片的封装胶体(其结构将配合附图详述于后)的外表面411，并于该外表面411的边缘形成有三个深度由散热体410外表面411自外向内递减且彼此相邻的第一凹部412a、第二凹部412b、第三凹部412c所构成的阶状结构412；同时该散热结构41于邻接该最内侧的凹部(即该第三凹部412c)设有一泄压沟槽413，且该泄压沟槽413的深度H大于该最内侧的凹部(第三凹部412c)深度h约1.5至4倍，其中以1.5倍为佳，例如该最内侧凹部(第三凹部412c)的深度为0.02mm，该泄压沟槽413的深度H为0.03mm；如此，当整合有该散热结构的半导体封装件置入封装模具进行封装模压作业，使封装化合物流入该阶状结构412的凹部412a，、412b、412c并压缩残留于该些凹部内的空气时(如图6B所示)，即可通过该泄压沟槽413的设置，以将压力迅速释放而降压，避免压缩空气挤压散热结构与封装模具所导致的溢胶以及树脂溢流问题。
另参阅图7A，为本发明应用前述散热结构的散热型半导体封装件第一实施例的剖面示意图。
该散热型半导体封装件包括有：一基板42；至少一半导体芯片40，接置并电性连接至该基板42，其中该半导体芯片40除可以如图示的引线方式而电性连接至该基板42，当然亦可以倒装芯片式方式而电性连接至该基板42；以及一接置于该基板上的散热结构41，该散热结构41具有一外露出用以包覆该半导体芯片40、部分基板42及部分散热结构41的封装胶体43的外表面411，该散热结构外表面411边缘自外向内形成有多个连续且深度递减的第一凹部412a、第二凹部412b及第三凹部412c，以及邻设于该最内侧凹部(第三凹部412c)的泄压沟槽413，该泄压沟槽413的深度大于该最内侧的凹部(第三凹部412c)深度，同时该散热结构的散热体边缘一体连设有支撑部414，以使该散热结构通过该支撑部414的支撑而位于半导体芯片40的上方。
该散热结构41的外表面411在模压作业时，直接抵接至封装模具(未图示)的模穴顶壁，所以，当构成封装胶体43的封装化合物模流流入该散热结构41的第一凹部412a内时，会快速吸收由模穴传至的热量而使粘度变高，并减缓流动性，当封装化合物的模流继续前进而流入第二凹部412b内时，封装化合物会持续吸收封装模具的热量，但因第二凹部412b的深度小于第一凹部412a，使封装化合物的流径变小而令封装化合物更快速吸热后粘度增加的效应变大，导致其流动性进一步减缓，同理，进入第三凹部412c后的封装化合物的粘度会再度增加，流动性较其于第二凹部412b内时为缓，遂使进抵至第三凹部412c的封装树脂因流动性已充分减缓；同时，由于在邻接该最内侧的第三凹部412c增设有一泄压沟槽413，该泄压沟槽413的深度大于该第三凹部412c深度，以供封装化合物流入该凹部时，残留于该些凹部内的空气虽受到压缩而压力渐增，但是当受压的空气流至该泄压沟槽413时，由于该泄压沟槽413的深度大于该最内侧第三凹部412c的深度，因此可将压力迅速释放而降压，从而使残留空气不致推挤散热结构与封装模具间的间隙，从而可避免造成溢胶以及树脂溢流问题。
如图7B所示，为本发明应用前述散热结构的散热型半导体封装件中，对应该散热结构实物的局部顶面示意图。如图所示，由于该散热结构在邻接最内侧凹部增设有一泄压沟槽413，因此可将凹部内空气的压力迅速释放而降压，从而使残留空气不致推挤散热结构与封装模具间的间隙，而无溢胶及树脂溢流现象。
如此，该散热结构41的外表面411上在模压制造过程中不会产生溢胶现象，除可确保外表面411的散热面积外，还可保持外表面411的平面度及整洁，从而有效地与另一外接用的散热件接合。同时，无溢胶现象的发生，则毋须在模压作业完成后须对外露的外表面411施予任何去除溢胶的后处理，故得降低制造成本，并提高制成品的良率。此外，第一凹部412a、第二凹部412b、第三凹部412c及泄压沟槽413的设置会形成一较长路径，增加外界水气入侵至半导体封装件内的困难性，而得降低半导体封装件因水气入侵而产生脱层的问题发生，故可提升制成品可靠性。
参阅图8，为本发明的应用前述散热结构的散热型半导体封装件第二实施例的剖面示意图，其中，与第一实施例相同或近似的元件是以相同或近似的元件符号表示，并省略制造过程与结构中相同处的详细叙述，以使本案的说明更清楚易懂。
本实施例散热型半导体封装件中的半导体芯片50粘接至该散热结构51相对于其外表面511的内表面515上，同时，于该散热结构51的内表面515侧缘上还粘着有导脚551，以使半导体芯片50藉焊线56而电性连接至该导脚551的部位为散热结构51所支撑，因而在焊线作业时能确保焊接的品质。完成焊线作业后，以封装化合物包覆该半导体芯片50、焊线56，部分导脚551、以及该散热结构51的部份。该封装化合物固化成型为封装胶体53后，该散热结构51的外表面511即会外露出该封装胶体53，以使半导体芯片50产生的热量传递至散热结构51以直接逸散至大气中，或另外于该散热结构外表面511上接置散热件(未图示)，而达成有效散热的目的。
同样地，用以固化成型为包覆该半导体芯片50的封装胶体53的封装化合物模流的流动性，在模压作业时会为散热结构51边缘所形成的第一凹部512a、第二凹部512b及第三凹部512c所减缓，同时，留存于这些凹部内的空气所受的压力亦可通过该泄压沟槽513予以释放而降压，从而可避免封装化合物溢流至散热结构的外表面上而产生溢胶及树脂溢流问题。
参阅图9，为本发明的应用前述散热结构的散热型半导体封装件第三实施例的剖面示意图。
本实施例的半导体封装件主要提供一具有芯片座652及多个导脚651的导线架，以供散热结构61以其内表面615接置于该芯片座652的底面，同时在该芯片座652的顶面上粘接一半导体芯片60，且该半导体芯片60可通过焊线66而电性连接至该导脚651，其中，该半导体芯片60所产生的热量得经由芯片座652传递至该散热结构61，再由散热结构61的外表面611直接向外逸散至大气中或另一外接的散热件上。
此外，于该半导体芯片60、焊线66、导线架的芯片座652、导脚651内侧、及部分的散热结构61包覆有一封装胶体63，并使该散热结构61的外表面611显露出该封装胶体63，其中该散热结构61的第一凹部612a、第二凹部612b及第三凹部612c与泄压沟槽613仍得有效防止封装化合物溢胶以及树脂溢流至外表面611上。
因此，通过本发明的半导体封装件及其散热结构，是于散热结构的散热体外表面边缘上设有至少二相接的凹部，以呈阶状结构，且各凹部的深度(即散热体的外表面至凹部底面间的距离)是由该散热体外表面自外往内递减，以使封装化合物由散热体边缘向内流入该凹部中时，会先流入深度较大的最外侧凹部，以快速吸收封装模具的热量而增加粘度并减缓流动性，当封装树脂流抵位于最内侧的凹部时，封装化合物的流动性已减缓至一定程度，同时，由于本发明是在邻接该最内侧的凹部增设有一泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度，以供封装化合物流入该凹部时，残留于这些凹部内的空气虽受到压缩而压力渐增，但是当受压的空气至该泄压沟槽时，因该泄压沟槽的深度大于该最内侧凹部的深度，故可有效将压力迅速释放而降压，从而不致推挤散热件与封装模具而形成间隙，从而可避免造成溢胶以及树脂溢流问题。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范围下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围应如随附的权利要求所列。

Claims (16)

1.一种散热结构，用以置放于半导体封装件中，包括：
散热体，该散热体具有一外露出半导体封装件用以包覆半导体芯片的封装胶体的外表面；
形成于该外表面边缘且自外向内形成有多个连续且深度递减的凹部；以及
泄压沟槽，邻设于该最内侧的凹部，且该泄压沟槽的深度大于该最内侧的凹部深度。
2.根据权利要求1所述的散热结构，其中，该泄压沟槽的深度大于该最内侧的凹部深度1.5至4倍，其中以1.5倍为佳。
3.根据权利要求1所述的散热结构，其中，该散热结构的散热体边缘一体连设有支撑部。
4.一种散热型半导体封装件，包括：
一基板；
至少一半导体芯片，接置并电性连接至该基板；以及
一接置于该基板上的散热结构，该散热结构具有一外露出用以包覆该半导体芯片、部分的基板及部分的散热结构的封装胶体的外表面，该散热结构外表面边缘自外向内形成有多个连续且深度递减的凹部、及邻设于该最内侧凹部的泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度，同时该散热结构一体连设有支撑部，以使该散热结构藉该支撑部而架撑于半导体芯片上方。
5.根据权利要求4所述的散热型半导体封装件，其中，该泄压沟槽的深度大于该最内侧的凹部深度1.5至4倍，其中以1.5倍为佳。
6.根据权利要求4所述的散热型半导体封装件，其中，该散热结构的外表面在该散热型半导体封装件形成封装胶体时，抵接至封装模具的模穴顶壁。
7.根据权利要求6所述的散热型半导体封装件，其中，构成该封装胶体的封装化合物模流流入该散热结构的凹部内时，会快速吸收由模穴传至的热量而使粘度变高，并减缓流动性，同时，残留于该些凹部内的空气因泄压沟槽的深度大于最内侧凹部的深度，因此可供释压。
8.一种散热型半导体封装件，包括：
至少一半导体芯片；
多个导脚，通过导电元件与该半导体芯片导电连接，以及
与该半导体芯片接设的散热结构，该散热结构具有一外表面以外露出用以包覆该半导体芯片、部分的散热结构与部分的导脚的封装胶体，且该外表面的边缘自外向内形成有多个连续且深度递减的凹部、及邻设于该最内侧凹部的泄压沟槽，该泄压沟槽的深度大于该最内侧的凹部深度。
9.根据权利要求8所述的散热型半导体封装件，其中，该半导体芯片粘接至该散热结构相对于其外表面的内表面上。
10.根据权利要求9所述的散热型半导体封装件，其中，该散热结构的内表面侧缘上还粘着有导脚，以使半导体芯片藉焊线而电性连接至该导脚。
11.根据权利要求8所述的散热型半导体封装件，还包括有一芯片座，置于该散热结构相对于其外表面的内表面上。
12.根据权利要求11所述的散热型半导体封装件，其中，该半导体芯片置于该芯片座上。
13.根据权利要求8所述的散热型半导体封装件，还包括有一外接式散热片，粘置于该外表面上。
14.根据权利要求8所述的散热型半导体封装件，其中，该泄压沟槽的深度大于该最内侧的凹部深度1.5至4倍，其中以1.5倍为佳。
15.根据权利要求8所述的散热型半导体封装件，其中，该散热结构的外表面在该散热型半导体封装件形成封装胶体时，抵接至封装模具的模穴顶壁。
16.根据权利要求15所述的散热型半导体封装件，其中，构成该封装胶体的封装化合物模流流入该散热结构的凹部内时，会快速吸收由模穴传至的热量而使粘度变高，并减缓流动性，同时，残留于该些凹部内的空气因泄压沟槽的深度大于最内侧凹部的深度，因此可供释压。
CNA2006101078780A 2006-07-27 2006-07-27 散热型半导体封装件及其散热结构 Pending CN101114624A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101078780A CN101114624A (zh) 2006-07-27 2006-07-27 散热型半导体封装件及其散热结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101078780A CN101114624A (zh) 2006-07-27 2006-07-27 散热型半导体封装件及其散热结构

Publications (1)

Publication Number Publication Date
CN101114624A true CN101114624A (zh) 2008-01-30

Family

ID=39022854

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101078780A Pending CN101114624A (zh) 2006-07-27 2006-07-27 散热型半导体封装件及其散热结构

Country Status (1)

Country Link
CN (1) CN101114624A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728340B (zh) * 2008-10-22 2012-06-27 索尼株式会社 半导体装置及其制造方法
CN102548214A (zh) * 2010-12-24 2012-07-04 半导体元件工业有限责任公司 电路装置及其制造方法
CN102903684A (zh) * 2011-07-27 2013-01-30 矽品精密工业股份有限公司 半导体晶片、芯片、具有该芯片的半导体封装件及其制法
CN106129089A (zh) * 2016-07-21 2016-11-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110354468A (zh) * 2019-07-12 2019-10-22 曹祖峰 一种多芯片集成电路封装
CN112331568A (zh) * 2020-11-04 2021-02-05 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法
CN114823573A (zh) * 2022-06-24 2022-07-29 威海市泓淋电力技术股份有限公司 一种散热型封装结构及其形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728340B (zh) * 2008-10-22 2012-06-27 索尼株式会社 半导体装置及其制造方法
CN102548214A (zh) * 2010-12-24 2012-07-04 半导体元件工业有限责任公司 电路装置及其制造方法
CN102548214B (zh) * 2010-12-24 2015-06-17 半导体元件工业有限责任公司 电路装置及其制造方法
CN102903684A (zh) * 2011-07-27 2013-01-30 矽品精密工业股份有限公司 半导体晶片、芯片、具有该芯片的半导体封装件及其制法
CN106129089A (zh) * 2016-07-21 2016-11-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN106129089B (zh) * 2016-07-21 2021-11-23 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110354468A (zh) * 2019-07-12 2019-10-22 曹祖峰 一种多芯片集成电路封装
CN112331568A (zh) * 2020-11-04 2021-02-05 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法
CN114823573A (zh) * 2022-06-24 2022-07-29 威海市泓淋电力技术股份有限公司 一种散热型封装结构及其形成方法

Similar Documents

Publication Publication Date Title
US9269648B2 (en) Thermally enhanced package with lid heat spreader
US7190067B2 (en) Semiconductor package with exposed heat sink and the heat sink thereof
CN101114624A (zh) 散热型半导体封装件及其散热结构
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
CN101375389B (zh) 用于电路管芯的高热性能封装
US20080017977A1 (en) Heat dissipating semiconductor package and heat dissipating structure thereof
US8399997B2 (en) Power package including multiple semiconductor devices
CN103426839A (zh) 半导体封装
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN101101881A (zh) 散热型封装结构及其制法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
CN106158783B (zh) 具有防溢胶结构的散热片装置
CN104465551A (zh) 机械压合方式实现电性和散热的封装结构及工艺方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN1172369C (zh) 具散热片的半导体封装件
CN108400218B (zh) 一种基于csp型式的led封装方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
CN104465598A (zh) 金属引线框高导热倒装片封装结构及其工艺方法
KR102603421B1 (ko) 집적 회로 패키징 구조 및 그 제조 방법
TW201419466A (zh) 半導體封裝件之製法
CN202839586U (zh) 一种采用弹性装置的无外引脚扁平半导体封装结构
CN100446200C (zh) 散热型封装结构及其制法
CN102832183B (zh) 一种采用弹性装置的无外引脚扁平半导体封装结构
TWI440146B (zh) 避免模封溢膠污染至內置散熱片之半導體封裝構造
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned