CN114784096A - GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法 - Google Patents

GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法 Download PDF

Info

Publication number
CN114784096A
CN114784096A CN202210230849.2A CN202210230849A CN114784096A CN 114784096 A CN114784096 A CN 114784096A CN 202210230849 A CN202210230849 A CN 202210230849A CN 114784096 A CN114784096 A CN 114784096A
Authority
CN
China
Prior art keywords
layer
gan
metal electrode
ohmic metal
ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210230849.2A
Other languages
English (en)
Inventor
刘明远
郑英奎
康玄武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202210230849.2A priority Critical patent/CN114784096A/zh
Publication of CN114784096A publication Critical patent/CN114784096A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种GaN基高电子迁移率晶体管及其制备方法，该晶体管的最顶层为氮化物层，本发明通过对该氮化物层表面进行等离子体处理，在其内部形成了氮空位，进而形成了重掺杂，从而降低了GaN基衬底与欧姆金属电极之间的欧姆接触电阻。本发明还涉及一种欧姆金属电极及其制备方法，该欧姆金属电极具有Ti/Al/Ti/Al/Ti/Al/Ni/Au层结构，能够增大Ti和Al的接触面积，Al在各层起到催化作用，使Ni与势垒层的反应更加充分，从而能够显著降低欧姆接触电阻。此外，本发明还涉及一种半导体结构及其制备方法。

Description

GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法
技术领域
本发明涉及半导体微波功率器件领域，具体涉及GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法以及包括它们的半导体结构及其制备方法。
背景技术
由于GaN材料具有禁带宽度大、击穿电场高、电子饱和漂移速度高、熔点高等优点，成为下一代无线基础设施的热门首选。由于GaN材料能够形成异质结构，材料的自发和压电极化效应能够产生很高的二维电子气浓度，基于III-N族异质结构的高电子迁移率晶体管(HEMTs)被认为是最有前途的高功率和高频应用器件。然而，欧姆接触技术已成为影响GaN基微波半导体器件性能的关键技术之一，HEMTs与欧姆金属电极之间的较大欧姆接触电阻会导致损耗功率过大和设备可靠性降低等问题。
因此，亟需开发能够降低欧姆接触电阻的结构和方法。
发明内容
本发明的目的是克服现有技术的缺点，提供一种GaN基高电子迁移率晶体管及其制备方法，该晶体管的最顶层为氮化物层，本发明通过对该氮化物层表面进行等离子体处理，在其内部形成了氮空位，进而形成了重掺杂，从而降低了GaN基高电子迁移率晶体管与欧姆金属电极之间的欧姆接触电阻。
本发明的另一目的是提供一种欧姆金属电极及其制备方法，该欧姆金属电极具有Ti/Al/Ti/Al/Ti/Al/Ni/Au层结构，能够增大Ti和Al的接触面积，Al在各层起到催化作用，使Ni与势垒层的反应更加充分，从而能够显著降低欧姆接触电阻。
本发明的又一目的是提供一种半导体结构及其制备方法。
为了实现以上目的，本发明提供如下技术方案。
一种GaN基高电子迁移率晶体管，其最顶层为氮化物层，所述氮化物层用于与欧姆金属电极形成欧姆接触，其中，所述氮化物层具有氮空位。
本发明还提供上述GaN基高电子迁移率晶体管的制备方法，包括：
对GaN基高电子迁移率晶体管的最顶层表面进行等离子体处理，从而在所述最顶层内部形成氮空位。
本发明还提供一种欧姆金属电极的制备方法，包括：
使用光刻胶通过光刻进行图形化，从而形成欧姆金属电极窗口；
图形化后，从下至上依次形成第一Ti层、第一Al层、第二Ti层、第二Al层、第三Ti层、第三Al层、Ni层和Au层，使其覆盖所述欧姆金属电极窗口；
进行金属剥离，以去除剩余的光刻胶和位于所述光刻胶上表面的所述第一Ti层部分、所述第一Al层部分、所述第二Ti层部分、所述第二Al层部分、所述第三Ti层部分、所述第三Al层部分、所述Ni层部分和所述Au层部分，从而得到欧姆金属电极。
本发明还提供一种通过上述制备方法获得的欧姆金属电极。
本发明还提供一种半导体结构的制备方法，包括：
在GaN基高电子迁移率晶体管的最顶层上表面涂覆光刻胶并通过光刻进行图形化，使所述最顶层的部分上表面暴露，从而形成欧姆金属电极窗口；
图形化后，从下至上依次形成第一Ti层、第一Al层、第二Ti层、第二Al层、第三Ti层、第三Al层、Ni层和Au层，使其覆盖所述欧姆金属电极窗口；
进行金属剥离，以去除剩余的光刻胶和位于所述光刻胶上表面的所述第一Ti层部分、所述第一Al层部分、所述第二Ti层部分、所述第二Al层部分、所述第三Ti层部分、所述第三Al层部分、所述Ni层部分和所述Au层部分；
金属剥离后，将所得结构进行退火，从而形成欧姆接触；以及
进行台面隔离，从而得到半导体结构。
本发明还提供通过上述制备方法获得的半导体结构。
相比现有技术，本发明的有益效果：
1、本发明提供了一种GaN基高电子迁移率晶体管及其制备方法，该晶体管的最顶层为氮化物层，本发明通过对该氮化物层表面进行等离子体处理，在其内部形成了氮空位，进而形成了重掺杂，从而降低了GaN基高电子迁移率晶体管与欧姆金属电极之间的欧姆接触电阻。
2、本发明还提供了一种欧姆金属电极及其制备方法，该欧姆金属电极具有Ti/Al/Ti/Al/Ti/Al/Ni/Au层结构。相比现有的Ti/Al/Ni/Au欧姆金属电极，本发明的欧姆金属电极Ti和Al的接触面积更大，使得在Al的更有效的催化作用下，Ti与势垒层的反应更加充分，从而显著降低欧姆接触电阻。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明的示例性GaN基高电子迁移率晶体管的结构示意图。
图2-4为本发明的欧姆金属电极的制备方法中每步得到的结构示意图。
图5为本发明的半导体结构的局部结构示意图。
附图标记说明
100为衬底，200为GaN缓冲层，300为GaN沟道层，400为AlN***层，500为InAlN势垒层，600为GaN盖帽层，700为AlN成核层，800为欧姆金属电极窗口，900为第一Ti层，1000为第一Al层，1100为第二Ti层，1200为第二Al层，1300为第三Ti层，1400为第三Al层，1500为Ni层，1600为Au层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有的GaN基微波半导体器件存在较大的欧姆接触电阻，严重影响了其性能。因此，本发明提供一种改进的GaN基高电子迁移率晶体管。
本发明的GaN基高电子迁移率晶体管的最顶层为氮化物层，所述氮化物层用于与欧姆金属电极形成欧姆接触，其中，所述氮化物层具有氮空位。
由于所述氮化物层内部形成了氮空位，进而形成了重掺杂，因此降低了GaN基高电子迁移率晶体管与欧姆金属电极之间的欧姆接触电阻。
本发明的GaN基高电子迁移率晶体管可以是现有的任意GaN基高电子迁移率晶体管，只要满足最顶层为氮化物层即可。
优选地，所述氮化物层为盖帽层或势垒层，其中所述盖帽层为GaN，所述势垒层为InAlN、AlGaN和AlN中的一种或多种的组合。
在一些具体实施例中，如图1所示，本发明的GaN基高电子迁移率晶体管包括：从下至上依次堆叠的衬底100、GaN缓冲层200、GaN沟道层300、AlN***层400、InAlN势垒层500和GaN盖帽层600，GaN盖帽层600具有氮空位。在另一些具体实施例中，本发明的GaN基高电子迁移率晶体管可包括：从下至上依次堆叠的衬底、缓冲层、GaN沟道层、AlN***层和InAlN势垒层，所述InAlN势垒层具有氮空位。
优选地，在这些实施例中，本发明的GaN基高电子迁移率晶体管还包括：AlN成核层700，设置在衬底100和GaN缓冲层200之间。
优选地，GaN盖帽层600为n+-GaN。
优选地，在这些实施例中，衬底100可为蓝宝石衬底或SiC衬底。
优选地，在这些实施例中，GaN缓冲层200的厚度可为1-3μm，例如1.5-2.5μm；GaN沟道层300的厚度可为200-600nm，例如为300-500nm；AlN***层400的厚度可为0.5-1.5nm，例如为0.8-1.2nm；InAlN势垒层500的厚度可为5-15nm，例如可为8-12nm；GaN盖帽层600的厚度可为4-12nm，例如为6-10nm；AlN成核层700的厚度可为80-160nm，例如为100-140nm。
本发明还提供所述GaN基高电子迁移率晶体管的制备方法，其包括对GaN基高电子迁移率晶体管的最顶层表面进行等离子体处理，从而在所述最顶层内部形成氮空位。
优选地，所述等离子体处理可为氩等离子体、SiCl4等离子体或氧等离子体处理，氩等离子体化学性质稳定，轰击后不会与氮气发生反应，减少了外界因素的影响。
优选地，等离子体的压强可为2到4倍大气压，优选为2倍大气压。等离子体的流量可为40到85sccm，优选为40sccm。等离子体处理时间可为10到15min，优选为13min。等离子体处理的RF功率可为20到50W，优选为30W。等离子体处理的ICP功率可为200到280W，优选为250W。
优选地，在进行所述等离子体处理之前，对所述GaN基高电子迁移率晶体管进行清洗和烘干。
优选地，所述清洗包括：依次使用丙酮、乙醇和去离子水进行超声波清洗，从而去除所述GaN基高电子迁移率晶体管表面的污垢和氧化物。
优选地，在清洗后，立即进行烘干。优选地，所述烘干为热板烘干。
本发明还提供一种欧姆金属电极的制备方法，制备过程如图2-4所示，具体包括以下步骤。
使用光刻胶通过光刻进行图形化，从而形成欧姆金属电极窗口800，如图2所示。
在本发明中，可首先将光刻胶涂覆在GaN基高电子迁移率晶体管最顶层的上表面，通过光刻去除部分光刻胶，从而形成欧姆金属电极窗口800。可根据欧姆金属电极的实际需要，形成合适形状和尺寸的欧姆金属电极窗口800。
优选地，在图形化之后且在形成第一Ti层900之前，去除欧姆金属电极窗口800处残留的光刻胶。
由于光刻显影时，可能会在欧姆金属电极窗口800处残留光刻胶，这些需要被除去但未能被去除的光刻胶会影响欧姆金属电极的形成以及影响欧姆接触电阻，因此，需要在形成金属层之前，将这部分残留光刻胶去除。
优选地，去除方法可通过如下方法一和方法二中的一种或两种的组合进行。
所述方法一包括：将如图2所示的结构浸泡在加热的有机溶剂中；取出后，依次在N-甲基吡咯烷酮、异丙醇和水中进行超声；以及利用氮气吹干。加热温度可为50-70℃。有机溶剂可为N-甲基吡咯烷酮。浸泡时间可为20-40min。优选地，各超声时间可为3-7min。
所述方法二包括：将如图2所示的结构用水冲洗，氮气吹干；以及依次利用盐酸水溶液和水清洗，氮气吹干。浸泡时间可为50-70s。利用盐酸水溶液清洗的时间可为30-60s。
在一些实施方案中，可以首先进行方法一，再进行方法二，从而去除欧姆金属电极窗口800处残留的光刻胶。
图形化后，从下至上依次形成第一Ti层900、第一Al层1000、第二Ti层1100、第二Al层1200、第三Ti层1300、第三Al层1400、Ni层1500和Au层1600，使其覆盖所述欧姆金属电极窗口800，如图3所示。
在一些实施方案中，第一Ti层900、第二Ti层1100和第三Ti层1300的总厚度可为16-26nm，优选19-23nm，最优选21nm；第一Al层1000、第二Al层1200和第三Al层1400的总厚度可为145-155nm，优选148-152nm，最优选150nm；Ni层1500的厚度可为50-60nm，优选53-57nm，最优选55nm，Au层1600的厚度可为40-50nm，优选43-47nm，最优选45nm。在本发明中，只要第一Ti层900、第二Ti层1100和第三Ti层1300的总厚度满足上述条件，它们各自的具体厚度可任意组合。同理，只要第一Al层1000、第二Al层1200和第三Al层1400的总厚度满足上述条件，它们各自的具体厚度可任意组合。
在一些实施例中，第一Ti层900、第二Ti层1100和第三Ti层1300的总厚度为21nm；第一Al层1000、第二Al层1200和第三Al层1400的总厚度为150nm；Ni层1500的厚度为55nm，Au层1600的厚度为45nm。
在一个具体实施例中，第一Ti层900的厚度可为7nm，第一Al层1000的厚度可为50nm，第二Ti层1100的厚度可为7nm，第二Al层1200的厚度可为50nm，第三Ti层1300的厚度可为7nm，第三Al层1400的厚度可为50nm，Ni层1500的厚度可为55nm，Au层1600的厚度可为45nm。相比现有的Ti/Al/Ni/Au(厚度为：21nm/150nm/55nm/45nm)欧姆金属电极，本发明的欧姆金属电极中Ti和Al的总量及比例保持不变，但Ti和Al的接触面积更大，使得在Al的更有效的催化作用下，Ti与势垒层的反应更加充分，从而显著降低欧姆接触电阻。
优选地，第一Ti层900、第一Al层1000、第二Ti层1100、第二Al层1200、第三Ti层1300、第三Al层1400、Ni层1500和Au层1600的形成方法均为电子束蒸发。
之后，进行金属剥离，以去除剩余的光刻胶和位于所述光刻胶上表面的第一Ti层900部分、第一Al层1000部分、第二Ti层1100部分、第二Al层1200部分、第三Ti层1300部分、第三Al层1400部分、Ni层1500部分和Au层1600部分，从而得到欧姆金属电极，如图4所示。
优选地，所述金属剥离在有机溶剂中进行。优选地，所述有机溶剂为乙醇、丙酮或其混合物。优选地，所述金属剥离的温度可为60-80℃，所述金属剥离的时间可为30min以上。
本发明还提供一种半导体结构的制备方法，具体包括以下步骤。
首先，在GaN基高电子迁移率晶体管的最顶层上表面涂覆光刻胶并通过光刻进行图形化，使所述最顶层的部分上表面暴露，从而形成欧姆金属电极窗口800。
优选地，在涂覆光刻胶之前，对所述GaN基高电子迁移率晶体管的最顶层表面进行等离子体处理，从而在所述最顶层内部形成氮空位。如上文所述，氮空位的形成，使得所述最顶层内部形成了重掺杂，从而降低了GaN基高电子迁移率晶体管与欧姆金属电极之间的欧姆接触电阻。
图形化后，从下至上依次形成第一Ti层900、第一Al层1000、第二Ti层1100、第二Al层1200、第三Ti层1300、第三Al层1400、Ni层1500和Au层1600，使其覆盖欧姆金属电极窗口800。
然后，进行金属剥离，以去除剩余的光刻胶和位于所述光刻胶上表面的第一Ti层900部分、第一Al层1000部分、第二Ti层1100部分、第二Al层1200部分、第三Ti层1300部分、第三Al层1400部分、Ni层1500部分和Au层1600部分。
金属剥离后，将所得结构进行退火，从而形成欧姆接触。
优选地，退火温度为750℃-850℃，优选800-850℃。优选地，退火时间为30-70s，优选40-60s。
最后，形成台面隔离，从而得到半导体结构。
优选地，可通过光刻和刻蚀来形成台面隔离。所述刻蚀可为干法刻蚀等。
下面将结合具体实施例和附图对本发明作进一步说明。
实施例1
首先，提供GaN基高电子迁移率晶体管样品，其包括：从下至上依次堆叠的衬底100、AlN成核层700、GaN缓冲层200、GaN沟道层300、AlN***层400、InAlN势垒层500和GaN盖帽层600。
然后，依次用丙酮、乙醇、去离子水超声波清洗样品，去除样品表面污垢和氧化物。
清洗结束后，立刻进行热板烘干。
然后，设置氩等离子体压强、流量、时间、RF功率和ICP功率，对GaN盖帽层600表面进行氩等离子体处理，从而使GaN盖帽层600内部形成氮空位。
之后，使用光刻胶通过光刻进行图形化，从而形成欧姆金属电极窗口800，所得结构如图2所示。
接下来，将如图2所示结构用去离子水冲洗，氮气吹干，在显微镜下观察套刻情况及光刻胶形貌、是否有光刻胶残留、重复缺陷。用1:3的比例制备盐酸(浓度为12mol/L)和水的混合溶液40s清洗样品，去离子水冲洗，氮气吹干。
然后，EVA450电子束蒸发Ti/Al/Ti/Al/Ti/Al/Ni/Au(7/50/7/50/7/50/55/45nm)作为欧姆金属电极，所得结构如图3所示。
之后，在70℃下，在丙酮盒70℃下浸泡30min以上，在丙酮盒超声5min,在乙醇盒超声5min，去离子水冲洗，氮气吹干。中进行金属剥离，持续30min，所得结构如图4所示。
接下来，将如图4所示的结构放入退火炉中，820℃下，氮气氛围下，50s快速退火形成欧姆接触。
最后，通过光刻和刻蚀进行器件有源区隔离，形成台面隔离，所得结构如图5所示。
经测定，实施例1制得的半导体结构的欧姆接触电阻为0.37Ω·mm。
实施例2
按照实施例1的方法制备半导体结构，不同之处在于，未进行氩等离子体处理。
经测定，实施例2制得的半导体结构的欧姆接触电阻为0.56Ω·mm。
对比例1
按照实施例1的方法制备半导体结构，不同之处在于，未进行氩等离子体处理，并且EVA450电子束蒸发Ti/Al/Ni/Au(21/150/55/45nm)作为欧姆金属电极。
经测定，对比例1制得的半导体结构的欧姆接触电阻为0.72Ω·mm。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种GaN基高电子迁移率晶体管，其特征在于，其最顶层为氮化物层，所述氮化物层用于与欧姆金属电极形成欧姆接触，其中，所述氮化物层具有氮空位。
2.根据权利要求1所述的GaN基高电子迁移率晶体管，其特征在于，所述氮化物层为盖帽层或势垒层，其中所述盖帽层为GaN，所述势垒层为InAlN、AlGaN和AlN中的一种或多种的组合。
3.权利要求1-2中任一项所述的GaN基高电子迁移率晶体管的制备方法，其特征在于，包括：
对GaN基高电子迁移率晶体管的最顶层表面进行等离子体处理，从而在所述最顶层内部形成氮空位。
4.根据权利要求3所述的制备方法，其特征在于，所述等离子体处理为氩等离子体处理。
5.根据权利要求3或4所述的制备方法，其特征在于，在进行所述等离子体处理之前，对所述GaN基高电子迁移率晶体管进行清洗和烘干。
6.一种欧姆金属电极的制备方法，其特征在于，包括：
使用光刻胶通过光刻进行图形化，从而形成欧姆金属电极窗口；
图形化后，从下至上依次形成第一Ti层、第一Al层、第二Ti层、第二Al层、第三Ti层、第三Al层、Ni层和Au层，使其覆盖所述欧姆金属电极窗口；以及
进行金属剥离，以去除剩余的光刻胶和位于所述光刻胶上表面的所述第一Ti层部分、所述第一Al层部分、所述第二Ti层部分、所述第二Al层部分、所述第三Ti层部分、所述第三Al层部分、所述Ni层部分和所述Au层部分，从而得到欧姆金属电极。
7.根据权利要求6所述的制备方法，其特征在于，所述第一Ti层、所述第一Al层、所述第二Ti层、所述第二Al层、所述第三Ti层、所述第三Al层、所述Ni层和所述Au层的形成方法均为电子束蒸发。
8.根据权利要求6或7所述的制备方法，其特征在于，还包括：
在图形化之后且在形成所述第一Ti层之前，去除所述欧姆金属电极窗口处残留的光刻胶。
9.一种欧姆金属电极，其特征在于，通过权利要求6-8中任一项所述的制备方法获得。
10.一种半导体结构的制备方法，其特征在于，包括：
在GaN基高电子迁移率晶体管的最顶层上表面涂覆光刻胶并通过光刻进行图形化，使所述最顶层的部分上表面暴露，从而形成欧姆金属电极窗口；
图形化后，从下至上依次形成第一Ti层、第一Al层、第二Ti层、第二Al层、第三Ti层、第三Al层、Ni层和Au层，使其覆盖所述欧姆金属电极窗口；
进行金属剥离，以去除剩余的光刻胶和位于所述光刻胶上表面的所述第一Ti层部分、所述第一Al层部分、所述第二Ti层部分、所述第二Al层部分、所述第三Ti层部分、所述第三Al层部分、所述Ni层部分和所述Au层部分；
金属剥离后，将所得结构进行退火，从而形成欧姆接触；以及
形成台面隔离，从而得到半导体结构。
11.根据权利要求10所述的制备方法，其特征在于，还包括：
在涂覆光刻胶之前，对所述GaN基高电子迁移率晶体管的最顶层表面进行等离子体处理，从而在所述最顶层内部形成氮空位。
12.根据权利要求10或11所述的制备方法，其特征在于，退火温度为750℃-850℃；退火时间为30-70s。
13.一种半导体结构，其特征在于，通过权利要求10-12中任一项所述的制备方法获得。
CN202210230849.2A 2022-03-09 2022-03-09 GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法 Pending CN114784096A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210230849.2A CN114784096A (zh) 2022-03-09 2022-03-09 GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210230849.2A CN114784096A (zh) 2022-03-09 2022-03-09 GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法

Publications (1)

Publication Number Publication Date
CN114784096A true CN114784096A (zh) 2022-07-22

Family

ID=82422621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210230849.2A Pending CN114784096A (zh) 2022-03-09 2022-03-09 GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法

Country Status (1)

Country Link
CN (1) CN114784096A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544275A (zh) * 2023-04-18 2023-08-04 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544275A (zh) * 2023-04-18 2023-08-04 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法
CN116544275B (zh) * 2023-04-18 2024-06-11 山东大学 一种GaN HEMTs及降低器件欧姆接触阻值的方法

Similar Documents

Publication Publication Date Title
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
CN108461543B (zh) 一种GaN HEMT器件及其制备方法
CN110600542A (zh) 一种具有П型栅的GaN基射频器件及其制备方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
WO2013185526A1 (zh) 一种射频器件及其制作方法
CN110660643A (zh) 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN113990948A (zh) 一种半导体器件及其应用与制造方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN114784096A (zh) GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN107154338A (zh) 一种提高GaN HEMT钝化效果、降低电流崩塌的表面处理技术
WO2023103536A1 (zh) 一种增强型GaN HEMT射频器件及其制备方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN211929494U (zh) 一种具有П型栅的GaN基射频器件
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN111613671A (zh) 一种对称结构的GaN基MIS-HEMT器件及其制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
JP2005243719A (ja) 電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination