CN114783494A - 芯片掉电保护方法、装置、芯片及存储介质 - Google Patents

芯片掉电保护方法、装置、芯片及存储介质 Download PDF

Info

Publication number
CN114783494A
CN114783494A CN202210360287.3A CN202210360287A CN114783494A CN 114783494 A CN114783494 A CN 114783494A CN 202210360287 A CN202210360287 A CN 202210360287A CN 114783494 A CN114783494 A CN 114783494A
Authority
CN
China
Prior art keywords
chip
voltage
power
value
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210360287.3A
Other languages
English (en)
Inventor
石浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Meiren Semiconductor Co ltd
Original Assignee
Shanghai Meiren Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Meiren Semiconductor Co ltd filed Critical Shanghai Meiren Semiconductor Co ltd
Priority to CN202210360287.3A priority Critical patent/CN114783494A/zh
Publication of CN114783494A publication Critical patent/CN114783494A/zh
Priority to PCT/CN2023/078824 priority patent/WO2023193545A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种芯片掉电保护方法、装置、芯片及存储介质。其中，芯片掉电保护方法包括：通过AD采集通道采集芯片的内部基准电压AD值；在根据内部基准电压AD值确定芯片的供电电压小于第一预设电压时，控制芯片执行掉电记忆操作，并在根据内部基准电压AD值确定芯片的供电电压小于第二预设电压时，控制芯片执行复位操作。由此，该芯片掉电保护方法通过采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。

Description

芯片掉电保护方法、装置、芯片及存储介质
技术领域
本发明涉及数据存储技术领域，尤其涉及一种芯片掉电保护方法、一种芯片掉电保护装置、一种芯片和一种计算机可读存储介质。
背景技术
电子的发展始终伴随着芯片技术的不断更新，当前很多电子产品都有低电压检测复位和掉电记忆的需求，很多用户对芯片的低电压检测复位的可靠性提出了比较高的要求，很多应用场景都希望在掉电时能保存掉电前的工作状态，保证下次上电时可以恢复到掉电前的工作状态。
在相关技术中，大多数芯片并没有集成低电压检测的功能，用户在使用时无法开启低电压检测复位操作，也无法确认启动掉电记忆的时机，为了控制成本，用户会将掉电记忆的数据保存到芯片的Flash中，而如果频繁去擦写Flash保存数据则会严重影响芯片的使用寿命，用户选择增加一颗低电压检测芯片，又额外增加了成本。另外低电压检测模块通过不同分压比实现，可设置的低电压档位一般较少，有些用户的需求无法满足。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种芯片掉电保护方法，该芯片掉电保护方法通过采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
本发明的第二个目的在于提出一种芯片掉电保护装置。
本发明的第三个目的在于提出一种芯片。
本发明的第四个目的在于提出一种计算机可读存储介质。
为达上述目的，本发明第一方面实施例提出了一种芯片掉电保护方法，该芯片包括AD采集通道，该保护方法包括：通过所述AD采集通道采集所述芯片的内部基准电压AD值；在根据所述内部基准电压AD值确定所述芯片的供电电压小于第一预设电压时，控制所述芯片执行掉电记忆操作，并在根据所述内部基准电压AD值确定所述芯片的供电电压小于第二预设电压时，控制所述芯片执行复位操作，其中，所述第二预设电压小于所述第一预设电压。
本发明实施例的芯片掉电保护方法，通过AD采集通道对芯片的内部基准电压AD值进行采集，根据内部基准电压AD值确定芯片的供电电压，并在该供电电压小于第一预设电压时，控制芯片执行掉电记忆操作，再根据内部基准电压AD值确定芯片的供电电压，在该供电电压小于第二预设电压时，控制所述芯片执行复位操作，其中，第二预设电压要小于第一预设电压。由此，本发明实施例芯片掉电保护方法通过采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止频繁对Flash进行擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
在本发明的一些实施例中，根据所述内部基准电压AD值确定所述芯片的供电电压小于第二预设电压，包括：在连续多个所述内部基准电压AD值均大于第一预设值时，确定所述芯片的供电电压小于第二预设电压。
在本发明的一些实施例中，根据所述内部基准电压AD值确定所述芯片的供电电压小于第一预设电压，包括：在所述内部基准电压AD值小于等于所述第一预设值、且大于第二预设值时，确定所述芯片的供电电压小于第一预设电压。
在本发明的一些实施例中，根据以下公式计算所述内部基准电压AD值：AD＝(VBG/VDD)*(2N-1)，其中，AD为内部基准电压AD值，VBG为所述芯片的内部基准电压，VDD为所述芯片的供电电压，N为所述AD采集通道的采样精度。
在本发明的一些实施例中，在控制所述芯片执行掉电记忆操作之后，所述方法还包括：对所述掉电记忆操作的标志位进行赋值，并根据当前内部基准电压AD值确定所述芯片的当前供电电压；在所述芯片的当前供电电压大于所述第一预设电压与预设的回差电压阈值之和时，清除所述标志位。
在本发明的一些实施例中，所述第二预设电压大于所述芯片的上电复位电压。
在本发明的一些实施例中，所述第一预设电压和所述第二预设电压根据所述芯片的掉电记忆保存时间设置。
为达上述目的，本发明第二方面实施例提出了一种芯片掉电保护装置，所述芯片包括AD采集通道，所述装置包括：采集模块，用于通过所述AD采集通道采集所述芯片的内部基准电压AD值；控制模块，用于在根据所述内部基准电压AD值确定所述芯片的供电电压小于第一预设电压时，控制所述芯片执行掉电记忆操作，并在根据所述内部基准电压AD值确定所述芯片的供电电压小于第二预设电压时，控制所述芯片执行复位操作，其中，所述第二预设电压小于所述第一预设电压。
本发明实施例的芯片掉电保护装置包括采集模块和控制模块，首先通过采集模块通过芯片AD采集通道采集芯片的内部基准电压AD值，然后利用控制模块根据内部基准电压AD值确定芯片的供电电压，当该供电电压小于第一预设电压时，控制芯片执行掉电记忆操作，当该供电电压小于第二预设电压时，控制芯片执行复位操作，其中，第二预设电压小于第一预设电压。由此，本发明实施例芯片掉电保护装置通过采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
为达上述目的，本发明第三方面实施例提出了一种芯片，该芯片包括存储器、处理器及存储在存储器上并可在处理器上运行的芯片掉电保护程序，所述处理器执行所述芯片掉电保护程序时，实现上述实施例芯片掉电保护方法。
本实施例的芯片包括存储器和处理器，处理器执行存储在存储器上的芯片掉电保护程序，能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
为达上述目的，本发明第四方面实施例提出了一种计算机可读存储介质，其上存储有芯片掉电保护方法的程序，该芯片掉电保护方法程序被处理器执行时实现根据上述实施例所述的芯片掉电保护方法。
本实施例的计算机可读存储介质通过处理器执行存储在其上的芯片掉电保护程序，能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是根据本发明一个实施例的芯片掉电保护方法流程图；
图2是根据本发明一个实施例芯片VDD端电压跌落过程示意图；
图3是根据本发明另一个实施例的芯片掉电保护方法流程图；
图4是根据本发明一个具体实施例的芯片掉电保护方法流程图；
图5是根据本发明实施例的芯片掉电保护装置结构框图；
图6是根据本发明实施例的芯片的结构框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的芯片掉电保护方法、装置、芯片及存储介质。
当前很多电子产品都有低电压检测复位和掉电记忆的需求，很多用户对芯片的低电压检测复位的可靠性提出了比较高的要求，很多应用场景都希望在掉电时能保存掉电前的工作状态，保证下次上电时可以恢复到掉电前的工作状态，为了控制成本，用户会将掉电记忆的数据保存到芯片的Flash中，芯片的Flash擦写寿命(一般10万次)相对于EEPROM(Electrically Erasable Programmable Read-Only Memory，带电可擦可编程只读存储器)会短很多，如果频繁对其进行擦写，则非常影响芯片的使用寿命。而本发明通过采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
图1是根据本发明一个实施例的芯片掉电保护方法流程图；
如图1所示，本发明提出了一种芯片掉电保护方法，该芯片掉电保护方法包括以下步骤：
S10，通过AD采集通道采集芯片的内部基准电压AD值。
具体地，本发明实施例的芯片掉电保护方法适用于内部包括有AD采集通道的芯片，通过该AD采集通道可以采集到该芯片的内部基准电压AD值。可以理解的是，该实施例中的内部基准电压是根据芯片的类型进行确定的，其是固定不变的，但是由于芯片的供电电压是变化的，所以，可以以芯片的供电电压作为参考电压，并对该供电电压进行模数转换处理，然后建立内部基准电压AD值与供电电压两者之间的关系式，以使得可以通过获取芯片的内部基准电压AD值间接得到芯片的供电电压。
在本发明的一些实施例中，根据以下公式计算内部基准电压AD值，AD＝(VBG/VDD)*(2N-1)，其中，AD为内部基准电压AD值，VBG为芯片的内部基准电压，VDD为芯片的供电电压，N为AD采集通道的采样精度。
具体地，在该实施例中，N可以根据芯片能够同时处理的数据位数进行确定，举例而言，本实施例中的芯片能够同时处理八位数据，那么该(2N-1)则等于(2^8-1)，即等于255，假设该芯片的正常运行情况下，其供电电压VDD为5伏，那么该芯片的采样精度可以为(5÷255)，即约等于0.02，也就是说，内部基准电压AD值中的每一个刻度，可以表示0.02伏电压，显然，通过对内部基准电压进行模数转换，可以大大提高芯片供电电压的采样精度。
更具体地，在公式AD＝(VBG/VDD)*(2N-1)中，由于，VBG和(2N-1)为固定值，那么在通过AD采集通道采集到内部基准电压AD值之后，则可以通过该公式推算出当前内部基准电压AD值所对应的芯片的供电电压VDD。也就是说，可以通过内部基准电压AD值反映芯片的当前供电电压。
S20，在根据内部基准电压AD值确定芯片的供电电压小于第一预设电压时，控制芯片执行掉电记忆操作，并在根据内部基准电压AD值确定芯片的供电电压小于第二预设电压时，控制芯片执行复位操作，其中，第二预设电压小于第一预设电压。
具体地，参见图2，芯片在正常工作时，突然遇到掉电的情形，由于PCB(PrintedCircuit Board，印制电路板)板上的电容等元器件有储能作用，电压跌落是逐步缓慢的过程，而非直接跌落到0V，电压在跌落的过程中，可以进行掉电记忆的操作，也可以使芯片在未跌落到芯片上电复位电压[以下简称POR(Power-On Reset，上电复位)]区间时提前复位，避免电压跌落到POR区间时突然上电可能导致芯片出现无法正常复位的现象，确保芯片工作的可靠性。
更具体地，在获取到内部基准电压AD值并确定芯片的供电电压之后，则可以将该芯片的供电电压与第一预设电压或者第二预设电压相比，如图2所示，在确定芯片的供电电压小于第一预设电压STOREV1时，则可以控制芯片执行掉电记忆操作，而如果确定了芯片的供电电压小于第二预设电压RESETV2，则可以控制芯片执行复位操作。
在本发明的一些实施例中，根据内部基准电压AD值确定芯片的供电电压小于第二预设电压，包括：在连续多个内部基准电压AD值均大于第一预设值时，确定芯片的供电电压小于第二预设电压。
具体地，在该实施例中，可以根据上述实施例中的计算内部基准电压AD值的公式计算当VDD的电压值与第一预设电压STOREV1相等的时候，此时计算得到的内部基准电压AD值是多少，并将该内部基准电压AD值作为本实施例中的第一预设值。
从上述实施例中的公式AD＝(VBG/VDD)*(2N-1)可知，芯片的供电电压VDD与内部基准电压AD值之间成反比例关系，即在获取到的内部基准电压AD值越大时，则其对应的芯片的供电电压VDD越小。所以在确定第一预设值之后，可以将获取到的内部基准电压AD值与该第一预设值进行比较，并在内部基准电压AD值大于第一预设值时，确定芯片的供电电压小于第二预设电压。
进一步地，为了提高芯片的判断准确度，本实施例可以连续获取多个内部基准电压AD值，如果连续获取的多个内部基准电压AD值都大于第一预设值，那么可以确定芯片的供电电压小于第二预设电压，此时可以控制芯片执行复位操作，当然，如果连续获取的多个内部基准电压AD值中存在不大于第一预设值的，那么则确定芯片的供电电压并不小于第二预设电压。可选地，可以连续三次、五次、八次、十次获取内部基准电压AD值，具体次数可以根据当前芯片供电电源的纯净度，电源越纯净，干扰越少，则次数越少；相反，如果电源越不纯净，干扰越多，则次数越多。
在该实施例中，根据内部基准电压AD值确定芯片的供电电压小于第一预设电压，包括：在内部基准电压AD值小于等于第一预设值、且大于第二预设值时，确定芯片的供电电压小于第一预设电压。
首先需要说明的是，由于芯片的供电电压VDD与内部基准电压AD值之间成反比例关系，所以预设值越高则表示其对应的预设电压越低，本实施例中的第一预设值大于第二预设值，其中，第一预设值对应的是第二预设电压RESETV2的AD值，第二预设值对应的则是第一预设电压SPOREV1的AD值，所以，在一些示例中，可以将第一预设值表示为RESETAD2，将第二预设值表示为STOREAD1。
在内部基准电压AD值小于等于第一预设值且大于第二预设值时，则可以确定芯片的供电电压小于第一预设电压，需要说明的是，如果是连续获取了多个内部基准电压AD值，则可以在确定连续多个内部基准电压AD值均小于等于第一预设值并且大于第二预设值的时候，就确定芯片的供电电压小于第一预设电压，此时可以控制芯片执行掉电记忆操作。
另外，需要说明的是，为了能够控制芯片在未跌落到芯片的上电复位电压时提前复位，避免电压跌落到上电复位电压时突然上电导致芯片出现无法正常复位的现象，确定芯片工作的可靠性。所以，在一些实施例中，可以设置第二预设电压大于芯片的上电复位电压。
具体地，设置第二预设电压大于芯片的上电复位电压，所以芯片的供电电压在跌落的过程中，是先跌落至第二预设电压，之后再跌落至上电复位电压，而当供电电压跌落至第二预设电压时，则可以控制芯片执行上电复位电压，所以有效地避免了芯片的供电电压在跌落到上电复位电压的时候突然上电而导致的芯片无法复位现象。
需要说明的是，在一些实施例中，第一预设电压和第二预设电压根据芯片的掉电记忆保存时间设置。
具体地，在该实施例中，如图2所示，当供电电压跌落至第一预设电压STOREV1的时候，则芯片开始执行掉电记忆操作，当供电电压跌落至第二预设电压RESETV2的时候，则芯片开始执行复位操作。所以，在芯片的供电电压从第一预设电压STOREV1跌落至第二预设电压RESETV2这段时间内，需要确保芯片已经执行完成掉电记忆操作，即芯片的供电电压从t1跌落至t2过程中，需要完成掉电记忆操作。本实施例可以根据芯片的掉电保护功能执行速度以及芯片供电电压的掉电速度对第一预设电压和第二预设电压进行设置，以确保芯片能够正常执行掉电记忆操作。另外需要说明的是，图2中的t3表示的是芯片的供电电压跌落至上电复位电压所需要的时间。
在本发明的一个实施例中，在控制芯片执行掉电记忆操作之后，如图3所示，方法还包括：
S301，对掉电记忆操作的标志位进行赋值，并根据当前内部基准电压AD值确定芯片的当前供电电压。
具体地，需要说明的是，在对芯片进行掉电保护的程序中，可以设置一个标志位以表示当前芯片是否执行了掉电记忆操作，并在芯片的掉电记忆操作执行完全之后，则可以对该标志位进行赋值。可以理解的是，如果该标志位处于赋值状态，如该标志位为1，那么可以确定该芯片已经完成了掉电记忆操作，并且，在该标志位为1的情况下，即使芯片的供电电压低于第一预设电压，也不执行掉电记忆操作。
在掉电记忆操作的标志位完成赋值之后，还一直获取内部基准电压AD值，并可以根据上述实施例中的公式求出该内部基准电压AD值所对应的当前供电电压。
S302，在芯片的当前供电电压大于第一预设电压与预设的回差电压阈值之和时，清除标志位。
具体地，本实施例还设置了一个预设的回差电压阈值，如果芯片的供电电压大于第一预设电压与该预设的回差电压阈值之和，则对芯片的掉电记忆操作的标志位进行清除。可以理解的是，如果芯片的供电电压小于等于第一预设电压与该预设的回差电压阈值之和，那么此时仍然保持掉电记忆操作标志位的赋值，不对其进行清除。而在芯片的供电电压大于第一预设电压与预设的回差电压阈值之和，则表示这当前芯片的供电电压已经处于正常状态，在该正常状态下，可以维持芯片的正常工作，所以，可以清除掉电记忆操作的标志位，以使得在芯片的供电电压在下一次跌落的时候，能够及时地控制芯片执行掉电记忆操作。
可以理解的是，设置掉电记忆标志位，能够避免在芯片的供电电压不稳定时，芯片频繁的执行掉电记忆操作，以进一步提高芯片的使用寿命。
作为本发明的一个具体示例，如图4所示，本图4是根据本发明一个具体实施例的芯片掉电保护方法流程图，该方法可包括以下步骤：
S401，开始启动芯片掉电保护。
S402，产生TIME定时中断。
S403，通过AD采集通道检测VBG的AD值。
S404，判断多次检测到VBG的AD值是否大于RESETAD2。如果是，执行步骤S407；如果否，执行步骤S405。
S405，判断多次检测到VBG的AD值是否大于RESETAD1。如果是，执行步骤S408；如果否，执行步骤S406。
S406，TIME定时中断结束。
S407，复位芯片。
S408，完成掉电记忆。
需要说明的是，上述步骤401中具体可以是调用芯片掉电保护程序，以此触发芯片掉电保护方法开始执行。另外，由于芯片在执行程序的过程中，一般都是持续执行的，而掉电保护则是需要间隔一段时间进行检测，所以该实施例可以在程序中***一个定时中断程序，即步骤S402，以便在该定时中断触发之后，执行芯片的掉电判断。可以理解的是，该TIME定时中断可以是每隔固定时间触发，例如每隔一毫秒中断一次。另外，其他步骤S403-S408可以参见上述实施例的具体描述，在此不再赘述。
综上，本发明实施例的芯片掉电保护方法，通过采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
图5是根据本发明实施例的芯片掉电保护装置结构框图。
进一步地，如图5所示，本发明提出了一种芯片掉电保护装置500，该芯片掉电保护装置500包括采集模块501、控制模块502。
其中，本实施例中芯片的内部包括AD采集通道，采集模块501用于通过芯片AD采集通道采集芯片的内部基准电压AD值；控制模块502用于在根据内部基准电压AD值确定芯片的供电电压小于第一预设电压时，控制芯片执行掉电记忆操作，并在根据内部基准电压AD值确定芯片的供电电压小于第二预设电压时，控制芯片执行复位操作。其中，第二预设电压小于第一预设电压。
在本发明的一个实施例中，控制模块502具体用于，在连续多个内部基准电压AD值均大于第一预设值时，确定芯片的供电电压小于第二预设电压。
在本发明的一个实施例中，控制模块502具体用于，在内部基准电压AD值小于等于第一预设值、且大于第二预设值时，确定芯片的供电电压小于第一预设电压。
在本发明的一个实施例中，采集模块501根据以下公式计算内部基准电压AD值，AD＝(VBG/VDD)*(2N-1)，其中，AD为内部基准电压AD值，VBG为芯片的内部基准电压，VDD为芯片的供电电压，N为AD采集通道的采样精度。
在本发明的一个实施例中，控制模块502还用于，在控制芯片执行掉电记忆操作之后，对掉电记忆操作的标志位进行赋值，并根据当前内部基准电压AD值确定芯片的当前供电电压；在芯片的当前供电电压大于第一预设电压与预设的回差电压阈值之和时，清除标志位。
在本发明的一个实施例中，第二预设电压大于芯片的上电复位电压。
在本发明的一个实施例中，第一预设电压和第二预设电压根据芯片的掉电记忆保存时间设置。
需要说明的是，本发明实施例的芯片掉电保护装置中未披露的细节，请参照本发明实施例的芯片掉电保护方法中所披露的细节，具体这里不再赘述。
综上，本发明实施例的芯片掉电保护装置通过采集模块采集芯片内部基准电压的AD值，并根据采集到的AD值确定出芯片的供电电压，再利用控制模块将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作，从而能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
图6是根据本发明实施例的芯片的结构框图。
进一步地，如图6所示，本发明还提出了一种芯片600，该芯片600包括存储器601、处理器602及存储在存储器601上并可在处理器602上运行的芯片掉电保护程序，处理器602执行该程序时，实现上述实施例芯片掉电保护方法。
本发明实施例的芯片通过处理器执行存储在存储器上的芯片掉电保护程序，能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
进一步地，本发明还提出了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时，可以实现本发明上述实施例提出的芯片掉电保护方法
根据本发明实施例的计算机可读存储介质，通过处理器执行存储在其上的芯片掉电保护程序，能够防止对Flash上的数据进行频繁擦写，提高芯片的使用寿命，同时降低芯片掉电保护的控制成本。
需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***)使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，本发明实施例中所使用的“第一”、“第二”等术语，仅用于描述目的，而不可以理解为指示或者暗示相对重要性，或者隐含指明本实施例中所指示的技术特征数量。由此，本发明实施例中限定有“第一”、“第二”等术语的特征，可以明确或者隐含地表示该实施例中包括至少一个该特征。在本发明的描述中，词语“多个”的含义是至少两个或者两个及以上，例如两个、三个、四个等，除非实施例中另有明确具体的限定。
在本发明中，除非实施例中另有明确的相关规定或者限定，否则实施例中出现的术语“安装”、“相连”、“连接”和“固定”等应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或成一体，可以理解的，也可以是机械连接、电连接等；当然，还可以是直接相连，或者通过中间媒介进行间接连接，或者可以是两个元件内部的连通，或者两个元件的相互作用关系。对于本领域的普通技术人员而言，能够根据具体的实施情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种芯片掉电保护方法，其特征在于，所述芯片包括AD采集通道，所述方法包括：
通过所述AD采集通道采集所述芯片的内部基准电压AD值；
在根据所述内部基准电压AD值确定所述芯片的供电电压小于第一预设电压时，控制所述芯片执行掉电记忆操作，并在根据所述内部基准电压AD值确定所述芯片的供电电压小于第二预设电压时，控制所述芯片执行复位操作，其中，所述第二预设电压小于所述第一预设电压。
2.根据权利要求1所述的方法，其特征在于，根据所述内部基准电压AD值确定所述芯片的供电电压小于第二预设电压，包括：
在连续多个所述内部基准电压AD值均大于第一预设值时，确定所述芯片的供电电压小于第二预设电压。
3.根据权利要求2所述的方法，其特征在于，根据所述内部基准电压AD值确定所述芯片的供电电压小于第一预设电压，包括：
在所述内部基准电压AD值小于等于所述第一预设值、且大于第二预设值时，确定所述芯片的供电电压小于第一预设电压。
4.根据权利要求1-3中任一项所述的方法，其特征在于，根据以下公式计算所述内部基准电压AD值：
AD＝(VBG/VDD)*(2N-1)
其中，AD为内部基准电压AD值，VBG为所述芯片的内部基准电压，VDD为所述芯片的供电电压，N为所述AD采集通道的采样精度。
5.根据权利要求4所述的方法，其特征在于，在控制所述芯片执行掉电记忆操作之后，所述方法还包括：
对所述掉电记忆操作的标志位进行赋值，并根据当前内部基准电压AD值确定所述芯片的当前供电电压；
在所述芯片的当前供电电压大于所述第一预设电压与预设的回差电压阈值之和时，清除所述标志位。
6.根据权利要求1所述的方法，其特征在于，所述第二预设电压大于所述芯片的上电复位电压。
7.根据权利要求1所述的方法，其特征在于，所述第一预设电压和所述第二预设电压根据所述芯片的掉电记忆保存时间设置。
8.一种芯片掉电保护装置，其特征在于，所述芯片包括AD采集通道，所述装置包括：
采集模块，用于通过所述AD采集通道采集所述芯片的内部基准电压AD值；
控制模块，用于在根据所述内部基准电压AD值确定所述芯片的供电电压小于第一预设电压时，控制所述芯片执行掉电记忆操作，并在根据所述内部基准电压AD值确定所述芯片的供电电压小于第二预设电压时，控制所述芯片执行复位操作，其中，所述第二预设电压小于所述第一预设电压。
9.一种芯片，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的芯片掉电保护程序，所述处理器执行所述芯片掉电保护程序时，实现根据权利要求1-7中任一项所述的芯片掉电保护方法。
10.一种计算机可读存储介质，其特征在于，其上存储有芯片掉电保护程序，该芯片掉电保护程序被处理器执行时实现根据权利要求1-7中任一项所述的芯片掉电保护方法。
CN202210360287.3A 2022-04-06 2022-04-06 芯片掉电保护方法、装置、芯片及存储介质 Pending CN114783494A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210360287.3A CN114783494A (zh) 2022-04-06 2022-04-06 芯片掉电保护方法、装置、芯片及存储介质
PCT/CN2023/078824 WO2023193545A1 (zh) 2022-04-06 2023-02-28 芯片掉电保护方法、装置、芯片及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210360287.3A CN114783494A (zh) 2022-04-06 2022-04-06 芯片掉电保护方法、装置、芯片及存储介质

Publications (1)

Publication Number Publication Date
CN114783494A true CN114783494A (zh) 2022-07-22

Family

ID=82427265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210360287.3A Pending CN114783494A (zh) 2022-04-06 2022-04-06 芯片掉电保护方法、装置、芯片及存储介质

Country Status (2)

Country Link
CN (1) CN114783494A (zh)
WO (1) WO2023193545A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023193545A1 (zh) * 2022-04-06 2023-10-12 上海美仁半导体有限公司 芯片掉电保护方法、装置、芯片及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807885B (zh) * 2014-12-31 2021-09-28 施耐德电气工业公司 一种掉电保护方法及装置
CN106557438A (zh) * 2015-09-30 2017-04-05 中兴通讯股份有限公司 一种掉电保护的方法、装置和电子设备
CN110609170A (zh) * 2018-06-14 2019-12-24 佛山市顺德区美的电热电器制造有限公司 检测方法、检测装置、家电设备和计算机可读存储介质
CN112134349B (zh) * 2020-11-26 2021-03-16 苏州伟创电气科技股份有限公司 掉电控制方法、控制器及***
CN112562764A (zh) * 2020-12-15 2021-03-26 上海维宏电子科技股份有限公司 嵌入式***掉电保护的电路与方法
CN112542204A (zh) * 2020-12-29 2021-03-23 深圳市芯天下技术有限公司 非易失型芯片的低电压报警方法、装置、存储介质和终端
CN114783494A (zh) * 2022-04-06 2022-07-22 上海美仁半导体有限公司 芯片掉电保护方法、装置、芯片及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023193545A1 (zh) * 2022-04-06 2023-10-12 上海美仁半导体有限公司 芯片掉电保护方法、装置、芯片及存储介质

Also Published As

Publication number Publication date
WO2023193545A1 (zh) 2023-10-12

Similar Documents

Publication Publication Date Title
CN114783494A (zh) 芯片掉电保护方法、装置、芯片及存储介质
KR20120111937A (ko) 메모리의 성능 파라미터의 변경률에 응답하는 시스템 및 방법
CN102680897A (zh) 电池电量管理方法和装置
KR102294254B1 (ko) 데이터 처리 방법, 데이터 처리 장치 및 데이터 처리 프로그램
WO2014117340A1 (en) Method and device for measuring state of charge of mobile terminal
CN109556646B (zh) 一种气体传感器校准方法、装置、存储介质及终端
CN113833547B (zh) 一种机油液位确定方法和装置
CN115972985A (zh) 电池包的均衡方法、装置、车辆及存储介质
JP5254732B2 (ja) 電子機器
CN113036249A (zh) 电池模组及其电芯温度预测方法与装置
EP1003290A2 (en) Electronic devices and low-voltage detection method
JP6376006B2 (ja) 電子制御装置
US20230307939A1 (en) Auxiliary power circuit, electronic device, and method for operating auxiliary power circuit
CN112485640A (zh) 内置电容器的检测方法、装置、检测设备和存储介质
CN105824727A (zh) 芯片运行状态监测***及监测方法
CN115579989B (zh) 充电控制电路及控制方法
CN110600823A (zh) 电池电量的展示方法、装置、计算机设备及存储介质
JP4472963B2 (ja) 時間計測機能付制御装置
CN110661542A (zh) 终端控制方法及终端
CN111045885A (zh) 数据库日志文件的处理方法、装置及计算机设备
CN116088362A (zh) 一种器件微功耗智能控制装置、方法、***及介质
CN113805088A (zh) 电池膨胀系数校准方法及装置、电池健康状态检测方法
JP2007131133A (ja) 車両用電源装置
CN110456281B (zh) 电池电量检测方法、电子设备以及存储介质
KR102621525B1 (ko) 연료전지 시스템의 워터 트랩용 정전용량형 수위센서의 수위 출력 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination