CN114765039B - 自刷新频率的检测方法 - Google Patents

自刷新频率的检测方法 Download PDF

Info

Publication number
CN114765039B
CN114765039B CN202110055134.3A CN202110055134A CN114765039B CN 114765039 B CN114765039 B CN 114765039B CN 202110055134 A CN202110055134 A CN 202110055134A CN 114765039 B CN114765039 B CN 114765039B
Authority
CN
China
Prior art keywords
self
read
refresh
duration
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110055134.3A
Other languages
English (en)
Other versions
CN114765039A (zh
Inventor
杨波
王伟洲
刘欢欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110055134.3A priority Critical patent/CN114765039B/zh
Priority to PCT/CN2021/104923 priority patent/WO2022151674A1/zh
Priority to US17/504,875 priority patent/US20220230677A1/en
Publication of CN114765039A publication Critical patent/CN114765039A/zh
Application granted granted Critical
Publication of CN114765039B publication Critical patent/CN114765039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明实施例提供一种自刷新频率的检测方法，包括：向存储器中至少一条字线内写入数据；对所述存储器进行自刷新操作；在时钟使能信号变为低电平之后，设定所述低电平的持续时长；在所述时钟使能信号的正跳变点对所述存储器进行读取操作；获取多个所述低电平的持续时长对应的多个读取结果；根据多个所述低电平的持续时长和多个所述读取结果得到所述存储器的自刷新频率。本发明实施例有利于提高自刷新频率检测的简便性。

Description

自刷新频率的检测方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种自刷新的检测方法。
背景技术
动态随机存取存储器(dynamic random access memory，DRAM)由于集成度高，成本低等优点，目前普遍地适用于各种计算机***中，作为存储数据的介质。
DRAM的作用原理是利用电容内存储电荷的状态来代表一个二进制比特位(bit)是1还是0。由于在现实中，晶体管会发生自然漏电或因行锤效应而发生漏电，导致电容上所存储的电荷数量并不足以正确地判别数据，即导致数据丢失或损毁，因此，在使用DRAM的过程中，需要周期性地对每个存储器单元进行刷新操作，以防止数据丢失。
DRAM的自刷新频率对于DRAM至关重要。
发明内容
本发明实施例提供一种自刷新频率的检测方法，有利于提高自刷新频率检测的简便性。
为解决上述问题，本发明实施例提供一种自刷新频率的检测方法，包括：向存储器中至少一条字线内写入数据；对所述存储器进行自刷新操作；在时钟使能信号变为低电平之后，设定所述低电平的持续时长；在所述时钟使能信号的正跳变点对所述存储器进行读取操作；获取多个所述低电平的持续时长对应的多个读取结果；根据多个所述低电平的持续时长和多个所述读取结果得到所述存储器的自刷新频率。
另外，交替进行所述低电平的持续时长的设定和所述读取操作。
另外，所述读取操作包括多个依次进行的读取动作，任一所述读取动作的读取结果为失败时所述读取操作的读取结果为失败。
另外，所述低电平持续时长的设定包括后一次所述低电平的持续时长大于前一次所述低电平的持续时长。
另外，任意相邻两次所述低电平的持续时长之差相等。
另外，所述持续时长之差为50ns～150ns。
另外，持续设定所述低电平的持续时长，直至所述低电平的持续时长大于预设时长。
另外，所述预设时长大于一个自刷新周期，所述自刷新周期为所述自刷新频率的倒数。
另外，所述读取结果包括第一类读取转换时刻，所述第一类读取转换时刻为从读取成功转换为读取失败的读取时刻；根据相邻两个所述第一类读取转换时刻得到所述存储器的自刷新频率。
另外，所述自刷新周期包括7μs或3.9μs。
另外，所述预设时间大于一个自刷新周期与一次所述自刷新操作的时长之和，所述自刷新周期为所述自刷新频率的倒数。
另外，所述读取结果中包括第二类读取转换时刻，所述第二类读取转换时刻为从读取失败转换为读取成功的读取时刻；根据相邻两个所述第二类读取转换时刻得到所述存储器的自刷新频率。
另外，所述自刷新操作的时长包括600ns。
另外，在设定所述低电平的持续时长之前，对所有字线进行依次写入；所述读取操作用于对所述存储器中的所有字线进行依次读取。
另外，在设定所述低电平的持续时长之前，对所有存储体进行依次写入；所述读取操作用于对所有所述存储体进行依次读取。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，通过自刷新操作执行期间无法进行有效读取的原理进行自刷新频率的检测，当读取操作的读取时间进入自刷新操作的执行时间段内时或者超过自刷新操作的执行时间段时，读取时间对应的读取结果会发生相应改变，根据发生改变的读取结果对应的读取时间可得到自刷新操作的自刷新周期和自刷新频率，由于上述检测方法的检测原理在不同内存颗粒中通用，因此检测方法可适用于不同内存颗粒的检测，产线测试人员在进行检测时无需知晓不同内存颗粒所对应的用于输出自刷新频率的特殊测试模式，有利于提高自刷新频率检测的简便性。
另外，预设时间大于一个自刷新周期与一次自刷新操作的时长之和，有利于在保证读取操作存在延迟的情况下，可通过第一个第二类读取转换时刻和第二个第二类读取转换时刻获取自刷新周期和自刷新频率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的自刷新频率的检测方法的流程示意图；
图2为本发明一实施例提供的自刷新频率的检测方法的逻辑示意图。
具体实施方式
当前在进行内存颗粒的检测时，测试对象可能包括同一厂商的不同类别的内存颗粒，也可能包括不同厂商的不同类别的内存颗粒，在不了解内存颗粒的具体电路设计的情况下，通常需要进入内存颗粒对应的用于输出自刷新频率的特殊测试模式，才能获取内存颗粒的自刷新频率。但在实际测试场景下，产线测试人员通常无法准确掌握每一内存颗粒对应的特殊测试模式。
为解决上述问题，本发明实施例提供一种自刷新频率的检测方法，通过自刷新操作执行期间无法进行读取操作的原理进行自刷新频率的检测，当读取操作的读取时间进入自刷新操作的执行时间段内时或者超过自刷新操作的执行时间段时，读取时间对应的读取结果会发生相应改变，根据发生改变的读取结果对应的读取时间可得到自刷新操作的自刷新周期和自刷新频率，由于上述检测方法的检测原理在不同内存颗粒中通用，因此检测方法可适用于不同内存颗粒的检测，产线测试人员在进行检测时无需知晓不同内存颗粒所对应的用于输出自刷新频率的特殊测试模式，有利于提高自刷新频率检测的简便性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明实施例提供的自刷新频率的检测方法的流程示意图。具体地，自刷新频率的检测方法包括以下步骤：
步骤101：向存储器中至少一条字线内写入数据。
存储器中通常包括多组存储体，每一存储体中包含多条字线。本实施例中，在写入数据以供进行后续读写时，打开存储器内每一存储体，并对每一存储体内的所有字线进行依次写入，直至整个存储器都被写满预设数据；在其他实施例中，仅对某一存储体中的一条字线进行数据写入。
具体地，对每一存储体内的所有字线进行数据写入的具体步骤可如下所示：选中一存储体并打开其中的一条字线，在整条字线内写入预设数据；在写满预设数据之后，关闭当前字线并打开另一字线，再次写入预设数据直至写满；重复上述操作，直至存储器中一存储体内的所有字线被写满；此时再选中另一存储体并打开其中的一条字线进行数据写入，直至写满该条字线；重复上述操作，直至存储器内所有存储体中的字线都被写满预设数据。
其中，存储器内存储体的写入顺序和存储体内字线的写入顺序都是随机的；其次，预设数据可以为二进制比特“1”，如此，当后续的读取结果为0或者未获得有效的读取结果时，可认为读取结果为失败。
步骤102：对存储器进行自刷新操作。
对存储器进行自刷新操作相当于向存储器发送激活命令，以使自刷新操作在时钟使能信号变为低电平之后进行。其中，时钟使能信号(CKE信号)为低电平有效信号，在时钟使能信号处于低电平的情况下，存储体，或者说存储器或内存颗粒的自刷新操作才能够正常进行，即时钟使能信号的低电平用于触发存储体的自刷新操作。
本实施例中，在进行后续的时长定义操作和读取操作之前，对写入数据的至少一条字线进行刷新操作，准确来说是自动刷新操作，以保证每一字线连接的电容内存储有足够的电荷数量，有利于避免自刷新频率检测过程中漏电导致的数据丢失，保证读取结果的准确性。
步骤103：设定低电平的持续时长并进行读取操作。
本实施中，在存储体的时钟使能信号变为低电平之后，进行时长定义操作，以定义低电平的持续时长，即使得时钟使能信号的低电平在维持“持续时长”后变为高电平，同时，使得处于持续时长内的自刷新操作处于执行状态。
时钟使能信号具有“正跳变点”，“正跳变点”为从低电平跳转为高电平的时间点，“正跳变点”的电平为高电平。需要说明的是，虽然“正跳变点”的电平为高电平，但由于刚刚完成跳转，自刷新操作在“正跳变点”依旧处于可执行状态，即在“正跳变点”这一时刻，读取操作可能无法有效进行，而在“正跳变点”之后，读取操作可有效执行。
在自刷新操作10执行时间段内，读取操作无法有效进行。具体来说，在字线连接的电容处于刷新阶段时，读取操作仅仅能够对字线作出读取动作，但由于无法打开字线，读取操作会因为发生错误而无法有效完成，即可认为读取操作的读取结果为失败；进一步地，当前一时刻读取操作的读取结果为成功，后一时刻读取操作的读取结果为失败时，可认为后一时刻为自刷新操作10的起始时间点，此时自刷新操作10开始进行或者正在进行；当前一时刻读取操作的读取结果为失败，后一时刻读取操作的读取结果为成功时，可认为后一时刻为自刷新操作10的结束时间点，此时自刷新操作10已经结束。
本实施例中，读取操作中包含多个依次进行的读取动作，至少在低电平的持续时间内，对至少一条字线持续执行读取动作。具体地，当仅有一条字线被写入数据时，读取动作持续读取该条字线的数据；当数据写满所有存储体中的所有字线时，读取动作可以进行随机读取，即随机读取存储器内的存储体，以及随机读取存储体内的字线，也可以依次读取存储器内的每一存储体，以及依次读取存储体内的每一字线。
其中，持续进行的读取动作用于读取不同字线的数据，有利于避免单条字线内的数据因持续读取而发生损毁，即电容持续放电而导致电荷数量并不足以正确地判别数据，进而保证读取结果可有效表征自刷新操作10是否正在进行。需要说明的是，即便是读取不同字线的数据，也需要在合理时间内完成，否则电容可能因为自然漏电而存在电荷数量不足的情况。
此外，在合理时间内可对同一字线进行有效地持续读取，超出该时间，则需要写回，以保证数据准确性。
本实施例中，读取操作中包含多个依次进行的读取动作，但是一次读取操作仅对应一个读取时间和一个读取结果，当任一读取动作的读取结果为失败时读取操作的读取结果为失败。进一步地，将读取操作对应的读取时间设定为时长定义操作设定的持续时长，读取操作在时钟使能信号的正跳变点进行读取，如此，读取结果可有效表征正跳变点是否位于自刷新操作所占时间段内，即保证读取时间与读取结果的对应关系的有效性。
举例来说，当低电平持续时长为1800ns时，低电平持续时间段为0～1800ns，读取操作的读取时间设定为1800ns，设定的读取时间为时钟使能信号的正跳变点。当1700ns时刻处于自刷新操作10的执行时间段内，而1800ns时刻处于相邻自刷新操作10的执行时间段之间时，如果在1800ns时刻开始进行读取操作，那么读取操作的读取结果为成功，即可得到读取时间和读取结果的对应关系——1800ns时刻对应读取成功，这一对应关系正确；而如果实际在1700ns开始读取，那么读取结果为失败，即实际得到的读取时间和读取结果的对应关系为1800ns时刻对应读取失败，对应关系发生了错误。因此，为保证读取时间与读取结果的正确对应关系，读取操作的实际起始时间点应当尽量靠近时钟使能信号的正跳变点。
由于正跳变点之后的时间点为高电平，自刷新操作10不会被触发，读取操作的读取结果一定为成功，因此，在正跳变点进行的读取操作的读取结果完全取决于正跳变点是否位于自刷新操作10的执行时间段内。也就是说，在正跳变点开始进行的读取操作所包含的读取动作的数量，无论是只包括一次读取动作，还是包括多次读取动作，不会影响读取操作的读取结果。
进一步的，由于读取操作的读取结果仅取决于正跳变点进行的读取动作的读取结果，而与其他读取动作无关，因此，读取操作对应的读取结果不受相邻读取动作时间的时间间隔的影响，相邻读取动作之间的时间间隔可以相等或不等。相邻读取动作之间的时间间隔与读取动作的执行方式有关，例如突发连续读取就会导致相邻读取动作之间的时间间隔不同。
参考图2，自刷新操作10具有自刷新周期，自刷新周期的倒数为自刷新频率，自刷新操作10具有刷新占用时长，刷新占用时长为存储体完成刷新所需的时长。为获取自刷新周期，需要获取相邻自刷新操作10的起始时间点或结束时间点，从而根据起始时间点或结束时间点之差得到自刷新操作10的刷新时间间隔，进而获取自刷新频率。
步骤104：获取多个低电平的持续时长对应的多个读取结果。
为获取多个读取结果，需要交替进行时长定义操作和读取操作。具体地，后一次时长定义操作设定的持续时长大于前一次时长定义操作的持续时长，且相邻时长定义操作设定的低电平的持续时长可相隔50ns～150ns。
进一步地，可重复进行多次时长定义操作，直至时长定义操作设定的持续时长大于预设时长。在理想状态下，可以设定预设时长大于一个自刷新周期，以获取最先被触发的两次自刷新操作10的起始时间点，进而得到自刷新周期和自刷新频率；在实际情况下，可以设定预设时长大于一个自刷新周期和一个刷新占用时长之和，以保证当读取操作存在延迟时，可以获取最先被触发的两次自刷新操作10的结束时间点，进而得到自刷新周期和自刷新频率。
以下将代入具体数值进行示例性说明。其中，假设自刷新操作10的刷新占用时长为600ns，自刷新周期为7μs，以时钟使能信号变为低电平的时间点作为时间轴零点，第一被触发的自刷新操作10的起始时间点为1100ns。
由于刷新占用时长为600ns，因此1100ns～1700ns这一时间段为自刷新操作10的执行时间段，在这一时间段内无法进行读取操作；进一步地，由于自刷新周期为7μs，第二个被触发的自刷新操作10的起始时间点为8100ns，第二次进行的自刷新操作10的执行时间段为8100ns～8700ns，在该时间段内同样无法进行读取操作。
假设相邻时长定义操作设定的低电平的持续时长相隔100ns，那么在100ns～1000ns内进行的10次读取操作的读取结果为成功，在1100ns～1700ns内进行的7次读取操作的读取结果为失败，在1800ns～8000ns内进行的63次读取操作的读取结果为成功，在8100ns～8700ns内进行的7次读取操作的读取结果为失败，第8800ns进行的读取操作的读取结果为成功。
记从读取成功转换为读取失败的读取时刻为第一类读取转换时刻，第一类读取转换时刻对应自刷新操作10的起始时间点，例如1100ns和8100ns；记从读取失败转换为读取成功的读取时刻为第二类读取转换时刻，第二类读取转换时刻对应自刷新操作10的结束时间点，例如1800ns和8800ns。
本实施例中，时钟使能信号的低电平持续时长大于一个自刷新周期，根据相邻第一类读取转换时刻的时间得到存储体的自刷新周期和自刷新频率；在其他实施例中，读取操作的起始时刻相对于时钟使能信号变为低电平的时刻有延迟，这一延迟可能由读取信号的下发延迟或时长定义操作的存在引起，导致读取操作的实际开始时刻位于第一次自刷新操作10的执行时间段内，例如上述的1100ns～1700ns内，这就导致部分读取操作在时钟使能信号变为高电平之后才实际进行，使得部分低电平的持续时长对应的读取结果一定为成功，即便正跳变点位于第一次自刷新操作10的执行时间段内。
换句话说，当读取操作的实际开始时刻位于第一次自刷新操作10的执行时间段内时，第一个第一类读取转换时刻无效，实际有效地第一个读取转换时刻为第一个第二类读取转换时刻，此时，可根据相邻第二类读取转换时刻得到存储体的自刷新周期和自刷新频率；相应地，此时低电平的持续时长应当大于一个自刷新周期和一次自刷新操作的刷新占用时长之和，以保证相邻两次第二类读取转换时刻位于低电平的持续时间段内。
需要说明的是，上述数值仅为示例性说明；在其他实施例中，自刷新操作的刷新占用时长还可以为其他数值，例如500ns，自刷新周期还可以为其他数值，例如3.9μs，持续时长之差还可以为50～150ns中的其他值，例如60ns、80ns、120ns或140ns。
步骤105：根据多个低电平的持续时长和多个读取结果得到存储器的自刷新频率。
本实施例中，通过进行多次时长定义操作和多次读取操作，获取多次读取操作对应的多个读取时间和多个读取结果，进而得到存储体的自刷新周期和自刷新频率。
本实施例中，通过自刷新操作执行期间无法进行读取操作的原理进行自刷新频率的检测，当读取操作的读取时间进入自刷新操作的执行时间段内时或者超过自刷新操作的执行时间段时，读取时间对应的读取结果会发生相应改变，根据发生改变的读取结果对应的读取时间可得到自刷新操作的自刷新周期和自刷新频率，由于上述检测方法的检测原理在不同内存颗粒中通用，因此检测方法可适用于不同内存颗粒的检测，产线测试人员在进行检测时无需知晓不同内存颗粒所对应的用于输出自刷新频率的特殊测试模式，有利于提高自刷新频率检测的简便性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (12)

1.一种自刷新频率的检测方法，其特征在于，包括：
向存储器中至少一条字线内写入数据；
在时钟使能信号变为低电平之后，对所述存储器进行自刷新操作，并设定所述低电平的持续时长；在所述时钟使能信号的正跳变点对所述存储器进行读取操作；
交替进行所述低电平的持续时长的设定和所述读取操作；
获取多个所述低电平的持续时长对应的多个读取结果；
根据所述读取结果将从读取成功转换为读取失败的读取时刻定义为第一类读取转换时刻，将从读取失败转换为读取成功的读取时刻定义为第二类读取转换时刻；
根据相邻两个所述第一类读取转换时刻或者相邻两个所述第二类读取转换时刻得到所述存储器的自刷新频率。
2.根据权利要求1所述的自刷新频率的检测方法，其特征在于，所述读取操作包括多个依次进行的读取动作，任一所述读取动作的读取结果为失败时所述读取操作的读取结果为失败。
3.根据权利要求1所述的自刷新频率的检测方法，其特征在于，所述低电平持续时长的设定包括后一次所述低电平的持续时长大于前一次所述低电平的持续时长。
4.根据权利要求2所述的自刷新频率的检测方法，其特征在于，任意相邻两次所述低电平的持续时长之差相等。
5.根据权利要求4所述的自刷新频率的检测方法，其特征在于，所述持续时长之差为50ns~150ns。
6.根据权利要求3所述的自刷新频率的检测方法，其特征在于，持续设定所述低电平的持续时长，直至所述低电平的持续时长大于预设时长。
7.根据权利要求6所述的自刷新频率的检测方法，其特征在于，所述预设时长大于一个自刷新周期，所述自刷新周期为所述自刷新频率的倒数。
8.根据权利要求1所述的自刷新频率的检测方法，其特征在于，自刷新周期包括7μs或3.9μs。
9.根据权利要求6所述的自刷新频率的检测方法，其特征在于，所述预设时长大于一个自刷新周期与一次所述自刷新操作的时长之和，所述自刷新周期为所述自刷新频率的倒数。
10.根据权利要求1所述的自刷新频率的检测方法，其特征在于，所述自刷新操作的时长包括600ns。
11.根据权利要求1所述的自刷新频率的检测方法，其特征在于，在设定所述低电平的持续时长之前，对所有字线进行依次写入；所述读取操作用于对所述存储器中的所有字线进行依次读取。
12.根据权利要求1或11所述的自刷新频率的检测方法，其特征在于，在设定所述低电平的持续时长之前，对所有存储体进行依次写入；所述读取操作用于对所有所述存储体进行依次读取。
CN202110055134.3A 2021-01-15 2021-01-15 自刷新频率的检测方法 Active CN114765039B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110055134.3A CN114765039B (zh) 2021-01-15 2021-01-15 自刷新频率的检测方法
PCT/CN2021/104923 WO2022151674A1 (zh) 2021-01-15 2021-07-07 自刷新频率的检测方法
US17/504,875 US20220230677A1 (en) 2021-01-15 2021-10-19 Self-refresh frequency detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110055134.3A CN114765039B (zh) 2021-01-15 2021-01-15 自刷新频率的检测方法

Publications (2)

Publication Number Publication Date
CN114765039A CN114765039A (zh) 2022-07-19
CN114765039B true CN114765039B (zh) 2024-07-05

Family

ID=82363131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110055134.3A Active CN114765039B (zh) 2021-01-15 2021-01-15 自刷新频率的检测方法

Country Status (2)

Country Link
CN (1) CN114765039B (zh)
WO (1) WO2022151674A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115603713B (zh) * 2022-12-01 2023-04-04 深圳市恒运昌真空技术有限公司 一种脉冲信号处理方法、装置及匹配电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055760A (zh) * 2006-04-14 2007-10-17 海力士半导体有限公司 半导体存储器件的自刷新操作
CN103035281A (zh) * 2011-09-29 2013-04-10 复旦大学 一种基于单元漏电检测的温度控制自刷新方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118719A (en) * 1998-05-20 2000-09-12 International Business Machines Corporation Self-initiated self-refresh mode for memory modules
JP2002008370A (ja) * 2000-06-21 2002-01-11 Mitsubishi Electric Corp 半導体記憶装置
JP4437710B2 (ja) * 2003-10-30 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR102118520B1 (ko) * 2013-08-09 2020-06-04 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
CN104167224B (zh) * 2014-06-12 2018-06-29 上海新储集成电路有限公司 降低dram软错误的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055760A (zh) * 2006-04-14 2007-10-17 海力士半导体有限公司 半导体存储器件的自刷新操作
CN103035281A (zh) * 2011-09-29 2013-04-10 复旦大学 一种基于单元漏电检测的温度控制自刷新方法

Also Published As

Publication number Publication date
CN114765039A (zh) 2022-07-19
WO2022151674A1 (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US11462291B2 (en) Apparatuses and methods for tracking word line accesses
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US11062754B2 (en) Apparatus and methods for refreshing memory
CN112106138B (zh) 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US9691466B1 (en) Memory device including refresh controller
US8218137B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
CN111128268A (zh) 用于基于存取的刷新时序的设备及方法
US20180122454A1 (en) Address counting circuit, memory device and operating method thereof
US11417384B2 (en) Apparatuses and methods for control of refresh operations
KR100909408B1 (ko) 반도체 메모리 및 반도체 메모리의 동작 방법
US20060039220A1 (en) Semiconductor memory device, test circuit and test method
KR100901044B1 (ko) 반도체 메모리 및 반도체 메모리의 동작 방법
CN114649044B (zh) 自动刷新次数测试方法及装置
CN114765039B (zh) 自刷新频率的检测方法
CN114203227A (zh) 用于易失性存储器装置中的地址加扰的设备、***和方法
US11482297B2 (en) Test method for self-refresh frequency of memory array and memory array test device
US20220230677A1 (en) Self-refresh frequency detection method
US6779136B2 (en) Method for testing the refresh device of an information memory
JPH0536274A (ja) 半導体メモリ装置
KR20160094686A (ko) 반도체 장치 및 그의 구동방법
KR100487484B1 (ko) 반도체메모리장치의리프래시제어회로
CN116072181A (zh) 地址选择电路、地址选择方法、刷新控制电路和存储***
CN116434800A (zh) 刷新电路及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant