CN114726727A - 一种时延调整方法、装置、存储介质及电子装置 - Google Patents

一种时延调整方法、装置、存储介质及电子装置 Download PDF

Info

Publication number
CN114726727A
CN114726727A CN202011522254.1A CN202011522254A CN114726727A CN 114726727 A CN114726727 A CN 114726727A CN 202011522254 A CN202011522254 A CN 202011522254A CN 114726727 A CN114726727 A CN 114726727A
Authority
CN
China
Prior art keywords
delay
cross
time delay
feedback signal
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011522254.1A
Other languages
English (en)
Inventor
王子越
胡安稳
龚晓亮
刘欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202011522254.1A priority Critical patent/CN114726727A/zh
Priority to PCT/CN2021/132530 priority patent/WO2022134995A1/zh
Publication of CN114726727A publication Critical patent/CN114726727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
    • H04L41/083—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability for increasing network speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明实施例提供了一种时延调整方法、装置、存储介质及电子装置，该方法包括：确定数模混合电路中多通道的发射信号与反馈信号的互相关值；根据该互相关值确定该发射信号与该反馈信号的相对时延；对该相对时延进行调整，可以解决相关技术中相对时延的测量和调整无法适用于数字和模拟混合电路，且测量时间较长、调整精度较低的问题，实现了数模混合电路中具有相关性的发射信号与反馈信号的相对时延的测量和调整，测量时间短、调整精度高。

Description

一种时延调整方法、装置、存储介质及电子装置
技术领域
本发明实施例涉及通信技术领域，具体而言，涉及一种时延调整方法、装置、存储介质及电子装置。
背景技术
当信号通过某一传输***或网络时，其输出信号相对于输入信号将不可避免的产生一定的时间延迟。对于通信***，传输的时延特性在很大程度上决定了传输信号的线性失真情况。此外，距离的测量通常依赖于时间延迟的测量。因此，传输时延的测量准确度在航天测控、导航定位、数字通信等诸多领域中起着关键作用。
近年来，随着电子技术的迅速发展和广泛应用，出现了许多新的信号传输***。时延的测量理论和测量方法日臻完善，各种测量仪器相继问世。目前，时延的测量根据其基本原理主要可归为时域的测量和频域的测量。时域时延测量是较为传统的测量方法，且一直沿用至今，典型的有时间间隔计数器、光时域反射计等，其主要原理为通过传输脉冲信号引入时间延迟，测量其传输前后的时间间隔，受限于传输***的非线性效应和脉冲宽度，该测量方法精度较低，测量范围较小；从而频域时延测量应运而生，最为常用的是网络分析仪，其测量原理是根据***的相频响应曲线求取群时延特性，而矢量信号分析仪，则是通过对双通道的傅里叶变换和互相关运算，由相关数值的峰值位置确定信号时延差，频域的时延测量具有更高精度和更大范围，但***通常较为复杂，操作也更繁琐。同时，随着越来越多样的传输***和工作模式的出现，对时延测量的准确度、测试手段的多样化等均提出了更高的要求。
现有技术中，用于校准信号的相对时延的测量和调整方法存在如下缺点：
适用信号类型少，多数针对纯数字电路***，对于数字和模拟混合电路的时延测量不适用；
测量时间较长，调整的实时性差，测量往往使用上位机作互相关运算，需要时间较长；
调整精度较低，现有技术通常只能作样点或时钟级的延时调整，没有小于时钟级的时延调整。
针对相关技术中相对时延的测量和调整无法适用于数字和模拟混合电路，且测量时间较长、调整精度较低的问题，尚未提出解决方案。
发明内容
本发明实施例提供了一种时延调整方法、装置、存储介质及电子装置，以至少解决相对时延的测量和调整无法适用于数字和模拟混合电路，且测量时间较长、调整精度较低的问题。
根据本发明的一个实施例，提供了一种时延调整方法，包括：
确定数模混合电路中多通道的发射信号与反馈信号的互相关值；
根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；
对所述相对时延进行调整。
在一示例性实施例中，确定数模混合电路中多通道的发射信号与反馈信号的互相关值包括：
对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值。
在一示例性实施例中，对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值包括：
根据预先配置的数据块长度确定所述发射信号的功率累加值、所述反馈信号的功率累加值，以及所述发射信号与所述反馈信号的共轭数据的复乘累加值；
确定所述发射信号的功率累加值、所述反馈信号的功率累加值的乘积，并对所述乘积进行开方，得到所述乘积的开方值；
将所述共轭数据的复乘累加值与所述乘积的开方值的比值确定为所述互相关值。
在一示例性实施例中，对所述相对时延进行调整包括：
根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理。
在一示例性实施例中，根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理包括：
基于预先配置的样点延时与时钟时延，根据所述相对时延对所述发射信号进行延时调整；
基于预先配置的时延滤波系数，根据所述相对时延对所述反馈信号进行小于1个时钟的延时调整。
在一示例性实施例中，根据所述互相关值确定所述发射信号与所述反馈信号的相对时延包括：
根据所述互相关值的峰值位置确定所述发射信号与所述反馈信号的相对时延。
根据本发明的另一个实施例，还提供了一种时延调整装置，包括：
第一确定模块，用于确定数模混合电路中多通道的发射信号与反馈信号的互相关值；
第二确定模块，用于根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；
调整模块，用于对所述相对时延进行调整。
在一示例性实施例中，所述第一确定模块，还用于
对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值。
在一示例性实施例中，所述第一确定模块包括：
第一确定子模块，用于根据预先配置的数据块长度确定所述发射信号的功率累加值、所述反馈信号的功率累加值，以及所述发射信号与所述反馈信号的共轭数据的复乘累加值；
第二确定子模块，用于确定所述发射信号的功率累加值、所述反馈信号的功率累加值的乘积，并对所述乘积进行开方，得到所述乘积的开方值；
第三确定子模块，用于将所述共轭数据的复乘累加值与所述乘积的开方值的比值确定为所述互相关值。
在一示例性实施例中，所述调整模块，还用于
根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理。
在一示例性实施例中，所述调整模块包括：
第一调整子模块，用于基于预先配置的样点延时与时钟时延，根据所述相对时延对所述发射信号进行延时调整；
第二调整子模块，用于基于预先配置的时延滤波系数，根据所述相对时延对所述反馈信号进行小于1个时钟的延时调整。
在一示例性实施例中，所述第二确定模块，还用于
根据所述互相关值的峰值位置确定所述发射信号与所述反馈信号的相对时延。
根据本发明的又一个实施例，还提供了一种计算机可读的存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理+器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
本发明实施例，确定数模混合电路中多通道的发射信号与反馈信号的互相关值；根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；对所述相对时延进行调整，可以解决相关技术中相对时延的测量和调整无法适用于数字和模拟混合电路，且测量时间较长、调整精度较低的问题，实现了数模混合电路中具有相关性的发射信号与反馈信号的相对时延的测量和调整，测量时间短、调整精度高。
附图说明
图1是根据本实施例的时延调整方法的流程图；
图2是根据的本实施例的具备多通道数模混合电路相对时延测量和调整的示意图；
图3是根据本实施例的路由选择的示意图；
图4是根据本实施例的互相关计算的示意图一；
图5是根据本实施例的互相关计算的示意图二；
图6是根据本实施例的粗时延对齐的示意图；
图7是根据本实施例的精时延滤波的示意图；
图8是根据本实施例的时延调整装置的框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明的实施例。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
根据本发明的一个实施例，提供了一种时延调整方法，图1是根据本实施例的时延调整方法的流程图，如图1所示，包括：
步骤S102,确定数模混合电路中多通道的发射信号与反馈信号的互相关值；
本实施例中，上述步骤S102具体可以包括：对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值，进一步的，根据预先配置的数据块长度确定所述发射信号的功率累加值、所述反馈信号的功率累加值，以及所述发射信号与所述反馈信号的共轭数据的复乘累加值；确定所述发射信号的功率累加值、所述反馈信号的功率累加值的乘积，并对所述乘积进行开方，得到所述乘积的开方值；将所述共轭数据的复乘累加值与所述乘积的开方值的比值确定为所述互相关值。
步骤S104,根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；
本实施例中，上述步骤S104具体可以包括：根据所述互相关值的峰值位置确定所述发射信号与所述反馈信号的相对时延。具体可以通过硬件计算，计算互相关值并上报给软件，软件使用硬件计算得到互相关与软件门限比较，若硬件互相关值大于等于软件门限，则可以认为发射和反馈数据无时延，否则需要重新配置粗时延对齐及精时延对齐。
步骤S106,对所述相对时延进行调整。
本实施例中，上述步骤S106具体可以包括：根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理，进一步的，基于预先配置的样点延时与时钟时延，根据所述相对时延对所述发射信号进行延时调整；基于预先配置的时延滤波系数，根据所述相对时延对所述反馈信号进行小于1个时钟的延时调整。
本实施例通过对数模混合电路中多通道的发射和反馈数据进行互相关运算，由相关数值的峰值位置确定发射和反馈信号的相对时延差，同时对该时延差进行调整。针对数模混合电路的特点，采用对发射和反馈数据进行互相关计算的方法测量并调整相对时延；采用对多通道的发射和反射数据分时复用一个互相关计算模块的设计，提高单通道调整的实时性，同时节省硬件资源；采用两级调整，粗时延调整作样点级及时钟级的调整，精时延滤波调整作时钟级内的调整。
中频***中发射信号在经过数字电路的处理后被数模转换器(Digital-to-Analog Converter，简称为DAC)采样后给到功放，同时功放输出的模拟信号被模数转换器(Analog-to-Digital Converter，简称为ADC)采样后重新给到中频***内部处理，这两组信号即为发射和反馈信号，在进行后续处理时这两组信号需要作时延上的对齐。本发明属于频域时延测量，是通过对数模混合电路中多通道的发射和反馈数据进行互相关运算，由相关数值的峰值位置确定发射和反馈信号的相对时延差，同时对该时延差进行调整。针对数模混合电路的特点，采用对发射和反馈数据进行互相关计算的方法测量并调整相对时延；采用对多通道的发射和反射数据分时复用一个互相关计算模块的设计，提高单通道调整的实时性，同时节省硬件资源；采用两级调整，粗时延调整作样点级及时钟级的调整，精时延滤波调整作时钟级内的调整。
图2是根据的本实施例的具备多通道数模混合电路相对时延测量和调整的示意图，如图2所示，包括32个发射通道输入和8个反馈通道输入，其中，反馈通道的数据为数字信号，为功放输出的模拟信号被模数转换器即ADC采样后的数据，即模拟信号转化到数字信号的过程。由1个路由选择、1个互相关计算、1个粗时延对齐、精时延滤波以及CPU配置组成，CPU配置由中央处理器(Central Processing Unit,简称为CPU)实现，对路由选择、互相关计算、精时延滤波和粗时延时对齐进行相应的配置。互相关计算负责计算发射和反馈数据的互相关值并上报给CPU配置。粗时延对齐负责对发射数据进行样点级和时钟级的延时，使其发射数据在样点级和时钟级上和反馈数据对齐。精时延滤波负责对发射数据经过模拟链路引入小于时钟级的时延的反馈数据进行调整。
CPU配置，根据所需支持的32个发射通道和8个反馈通道进行路由选择配置。对互相关计算的数据块长度配置，同时接收互相关计算上报的归一化互相关值。根据上报的归一化互相关值对粗时延对齐和精时延滤波进行配置，从而使得后续上报的归一化互相关值符合要求，此时当前处理的发射通道和反馈通道数据完成时延对齐的操作。
图3是根据本实施例的路由选择的示意图，如图3所示，路由选择，按照CPU配置，完成32个发射通道和8个反馈通道的轮巡，基于发射通道选择信号，从32个发射通道中选择确定发射通道N；基于反馈通道选择信息，从8个反馈通道中选择反馈通道M。。
图4是根据本实施例的互相关计算的示意图一，图5是根据本实施例的互相关计算的示意图二，如图4、5所示，互相关计算,根据软件配置的数据块长度计算发射数据的发射功率累加值，反馈数据的反馈功率累加值及发射数据和反馈数据的共轭数据的发射反馈共轭复乘累加实部值，再使用发射反馈共轭复乘累加实部值除以发射功率累加值与反馈功率累加值的乘积的开方值即得到归一化互相关值，计算公式如下：
Figure BDA0002849392800000051
其中，Corr_xy为发射和反馈的归一化互相关值，Pxy为发射和反馈共轭复乘累加值的实部，Px、Py分别为发射和反馈数据的功率累加值，发射fwd、反馈fb信号均为复信号，单点复乘计算公式为：
i＝ifwd·ifb-qfwd·qfb
q＝ifwd·conj_qfb+qfwd·ifb，单点复乘后只需要取实部即可。
图6是根据本实施例的粗时延对齐的示意图，如图6所示，粗时延对齐，根据CPU配置的样点延时配置及时钟及配置对发射数据进行延时，对输入的发射数据，根据CPU配置的粗时延值与时钟延级延时，得到对齐后的数据，即输出发射数据。
图7是根据本实施例的精时延滤波的示意图，如图7所示，精时延滤波，根据CPU配置的精时延滤波滤波器系数(即滤波器系数)对反馈数据进行小于时钟级的延时调整。通过CPU配置精时延滤波器系数可进行1/8的时钟至7/8的时钟的延时，该最小时钟时延单位可通过改变精时延滤波器阶数来调整。通过CPU配置粗延时值保证RAM的读写地址保持配置的地址差即可保证写入数据和读出数据的样点级的绝对时延差，同时读取RAM值后对该值作时钟级的打拍，同样的可以通过配置CPU选取读取的RAM值或打拍后的值。
本实施例，可对数模混合电路中多个通道输入的发射和反馈数据进行归一化互相关值的计算并及时通过CPU配置粗时延和精时延配置，使得发射和反馈的数据时延对齐。该时延调整的流程具体可以包括；
步骤1，CPU确定当前需要轮巡的发射和反馈通道并进行发射和反馈通道的路由配置。
步骤2，根据经验值对粗时延对齐和精时延滤波进行配置。
步骤3，根据需要进行互相关计算的数据块大小对互相关计算进行配置。
步骤4，CPU判断互相关计算上报的归一化互相关值是否符合要求。
步骤5，若归一化互相关值符合要求，则完成相对时延调整，同时执行步骤1，否则重新执行步骤2。
本实施例，可以应用在具有相关性的两组或多组信号之间，本身为纯数字电路或数模混合电路的***当中，进行相对时延的调整和测量。
根据本发明的另一个实施例，还提供了一种时延调整装置，图8是根据本实施例的时延调整装置的框图，如图8所示，包括：
第一确定模块82，用于确定数模混合电路中多通道的发射信号与反馈信号的互相关值；
第二确定模块84，用于根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；
调整模块86，用于对所述相对时延进行调整。
在一示例性实施例中，所述第一确定模块82，还用于
对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值。
在一示例性实施例中，所述第一确定模块82包括：
第一确定子模块，用于根据预先配置的数据块长度确定所述发射信号的功率累加值、所述反馈信号的功率累加值，以及所述发射信号与所述反馈信号的共轭数据的复乘累加值；
第二确定子模块，用于确定所述发射信号的功率累加值、所述反馈信号的功率累加值的乘积，并对所述乘积进行开方，得到所述乘积的开方值；
第三确定子模块，用于将所述共轭数据的复乘累加值与所述乘积的开方值的比值确定为所述互相关值。
在一示例性实施例中，所述调整模块86，还用于
根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理。
在一示例性实施例中，所述调整模块86包括：
第一调整子模块，用于基于预先配置的样点延时与时钟时延，根据所述相对时延对所述发射信号进行延时调整；
第二调整子模块，用于基于预先配置的时延滤波系数，根据所述相对时延对所述反馈信号进行小于1个时钟的延时调整。
在一示例性实施例中，所述第二确定模块84，还用于
根据所述互相关值的峰值位置确定所述发射信号与所述反馈信号的相对时延。
本发明的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时延调整方法，其特征在于，包括：
确定数模混合电路中多通道的发射信号与反馈信号的互相关值；
根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；
对所述相对时延进行调整。
2.根据权利要求1所述的方法，其特征在于，确定数模混合电路中多通道的发射信号与反馈信号的互相关值包括：
对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值。
3.根据权利要求2所述的方法，其特征在于，对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值包括：
根据预先配置的数据块长度确定所述发射信号的功率累加值、所述反馈信号的功率累加值，以及所述发射信号与所述反馈信号的共轭数据的复乘累加值；
确定所述发射信号的功率累加值、所述反馈信号的功率累加值的乘积，并对所述乘积进行开方，得到所述乘积的开方值；
将所述共轭数据的复乘累加值与所述乘积的开方值的比值确定为所述互相关值。
4.根据权利要求1所述的方法，其特征在于，对所述相对时延进行调整包括：
根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理。
5.根据权利要求4所述的方法，其特征在于，根据所述相对时延对所述发射信号与所述反馈信号进行时延对齐处理包括：
基于预先配置的样点延时与时钟时延，根据所述相对时延对所述发射信号进行延时调整；
基于预先配置的时延滤波系数，根据所述相对时延对所述反馈信号进行小于1个时钟的延时调整。
6.根据权利要求1至5中任一项所述的方法，其特征在于，根据所述互相关值确定所述发射信号与所述反馈信号的相对时延包括：
根据所述互相关值的峰值位置确定所述发射信号与所述反馈信号的相对时延。
7.一种时延调整装置，其特征在于，包括：
第一确定模块，用于确定数模混合电路中多通道的发射信号与反馈信号的互相关值；
第二确定模块，用于根据所述互相关值确定所述发射信号与所述反馈信号的相对时延；
调整模块，用于对所述相对时延进行调整。
8.根据权利要求7所述的装置，其特征在于，所述第一确定模块，还用于
对所述发射信号与所述反馈信号进行互相关运算，得到所述互相关值。
9.一种计算机可读的存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至6任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至6任一项中所述的方法。
CN202011522254.1A 2020-12-21 2020-12-21 一种时延调整方法、装置、存储介质及电子装置 Pending CN114726727A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011522254.1A CN114726727A (zh) 2020-12-21 2020-12-21 一种时延调整方法、装置、存储介质及电子装置
PCT/CN2021/132530 WO2022134995A1 (zh) 2020-12-21 2021-11-23 一种时延调整方法、装置、存储介质及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011522254.1A CN114726727A (zh) 2020-12-21 2020-12-21 一种时延调整方法、装置、存储介质及电子装置

Publications (1)

Publication Number Publication Date
CN114726727A true CN114726727A (zh) 2022-07-08

Family

ID=82158779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011522254.1A Pending CN114726727A (zh) 2020-12-21 2020-12-21 一种时延调整方法、装置、存储介质及电子装置

Country Status (2)

Country Link
CN (1) CN114726727A (zh)
WO (1) WO2022134995A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117714247A (zh) * 2024-02-05 2024-03-15 极芯通讯技术(安吉)有限公司 时延对齐方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115865757B (zh) * 2022-11-29 2024-07-09 宁畅信息产业(北京)有限公司 一种差分线缆的检测方法、装置、电子设备及存储介质
CN116015590B (zh) * 2022-12-30 2023-07-21 上海星思半导体有限责任公司 一种信号的相位对齐方法、装置及相关设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499107B2 (ja) * 2004-09-13 2010-07-07 三菱電機株式会社 歪補償装置
JP2006148854A (ja) * 2004-10-21 2006-06-08 Hitachi Kokusai Electric Inc マルチキャリア受信機及び遅延補正機能付き送信機
US9692366B2 (en) * 2014-12-09 2017-06-27 Intel Corporation Envelope tracking path delay fine tuning and calibration
US10187137B2 (en) * 2016-04-06 2019-01-22 Qualcomm Incorporated High power user equipment (HPUE) using coherently combined power amplifiers
US9577771B1 (en) * 2016-07-25 2017-02-21 Apple Inc. Radio frequency time skew calibration systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117714247A (zh) * 2024-02-05 2024-03-15 极芯通讯技术(安吉)有限公司 时延对齐方法及装置

Also Published As

Publication number Publication date
WO2022134995A1 (zh) 2022-06-30

Similar Documents

Publication Publication Date Title
CN114726727A (zh) 一种时延调整方法、装置、存储介质及电子装置
US9755766B2 (en) Front end module for automatic test equipment
CN101701988B (zh) 一体化便携式多通道相位相干信号分析仪
US20050129152A1 (en) Method and sytem for noise reduction in measurement receivers using automatic noise subtraction
CN103116170B (zh) Gnss的基于天线阵列干扰抑制模块的室内测试***
US20070104261A1 (en) Filter equalization using magnitude measurement data
CN104635035A (zh) 基于分块式结构实现信号源功率快速校准的***及方法
CN105830365B (zh) 一种光信噪比的监测方法及装置
CN112004263A (zh) 群时延波动校准方法及装置
CN113253190A (zh) 一种分布式***的射频通道全频段幅度校正的方法
CN105891701B (zh) 一种分数延时滤波器延时性能测试方法及其测试装置
CN110109150B (zh) 一种高精度阵列信号模拟装置及方法
CN100380836C (zh) 来自取样相位选择组件的取样控制信号的校正方法及装置
US9903933B2 (en) Space time interleaved matched-filters
CN112152624A (zh) 补偿装置及方法、存储介质、电子装置
CN109088675B (zh) 一种射频信号源的通路校准方法及装置
CN107219491B (zh) 一种八通道校准模块与校准方法
CN112883787B (zh) 一种基于频谱匹配的短样本低频正弦信号参数估计方法
CN111224723B (zh) 射频前端模块的校准方法、***、电子设备及存储介质
CN104501832A (zh) 一种改进型实用惯性传感器降噪装置
CN108900181B (zh) 时钟延时调节装置和时钟延时调节***
JPS6244620B2 (zh)
CN108365899B (zh) 一种信道化测频的带宽拼接***及方法
CN110361602A (zh) 一种手机天线驻波测试仪及利用其进行驻波测试的方法
CN114062791B (zh) 一种注入方式测量电子设备波束指向测试方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination