CN103116170B - Gnss的基于天线阵列干扰抑制模块的室内测试*** - Google Patents
Gnss的基于天线阵列干扰抑制模块的室内测试*** Download PDFInfo
- Publication number
- CN103116170B CN103116170B CN 201310015878 CN201310015878A CN103116170B CN 103116170 B CN103116170 B CN 103116170B CN 201310015878 CN201310015878 CN 201310015878 CN 201310015878 A CN201310015878 A CN 201310015878A CN 103116170 B CN103116170 B CN 103116170B
- Authority
- CN
- China
- Prior art keywords
- hyperchannel
- unit
- module
- interference
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Noise Elimination (AREA)
Abstract
本发明公开了一种GNSS的基于天线阵列干扰抑制模块的室内测试***,包括依次相连的控制单元、多通道数字干扰信号产生单元、干扰抑制处理单元和干扰抑制性能分析单元,控制单元用来控制多通道数字干扰信号产生单元产生的中频数字干扰信号的类型,多通道数字干扰信号产生单元用来产生多路中频数字干扰信号,干扰抑制处理单元为GNSS的基于天线阵列干扰抑制模块,用来对多通道数字干扰信号产生单元产生的多路中频数字干扰信号进行抑制,干扰抑制性能分析单元用来分析干扰抑制处理单元的干扰抑制性能。本发明可在室内对GNSS接收机中基于天线阵列的干扰抑制算法的各阶段进行测试和分析,有效解决了基于天线阵列干扰抑制算法测试困难的现状。
Description
技术领域
本发明属于全球导航卫星***领域,特别涉及一种GNSS的基于天线阵列干扰抑制模块的室内测试***。
背景技术
随着GNSS(Global Navigation Satellite System,全球导航卫星***)的大力发展和普遍应用,人们日益关注其脆弱性研究。在军用领域,已有针对导航的干扰与抗干扰技术应用于实际的武器***,并在部分战争中(如***战争和科索沃战争)得到展现。因此,GNSS接收***的干扰及其抑制技术成为了该领域的研究热点。
在各种干扰抑制技术中,基于天线阵列的空域滤波、空时以及空频自适应处理技术由于能够抑制多种类型的干扰而成为该领域的主要研究对象。上述基于天线阵列的干扰抑制技术主要依靠天线阵列中各阵元信号之间的相位差来调整接收信号的空域方向,在干扰的波达方向上形成零陷,从而达到抑制干扰的目的。然而,干扰抑制技术的性能测试对环境要求较高:在测试中,为了得到空域相位信息,需要具有严格相位差信息的多路输入信号源,而在接收端则需要采用特制天线阵列,并精确校准相位中心,因此,目前大部分的研究只在仿真层面进行。而实际中的测试往往在电磁干扰被严格控制的暗室环境中进行,这种方式的缺陷是占用面积大、干扰空间位置确定困难,特别是对于多干扰源或者动态的测试环境,其实际的角度位置不容易控制,为***的测试带来了极大的困难。
另一方面,在GNSS领域中,信号模拟器的主要厂商(如Spirent)等所提供的产品大多针对导航卫星信号进行设计,并没有提供干扰信号的模拟器。为了解决干扰抑制技术的测试问题,德国宇航局(DLR)曾利用GNSS信号模拟器(Spirent STR 4790)来研制具有空域相位信息的多路GNSS信号源。然而,该方案由于需要对各颗卫星信号的相位进行调整,难度很高且设计复杂,普通实验室很难达到。
发明内容
为了解决现有技术存在的不足,本发明针对GNSS接收机中基于天线阵列的干扰抑制技术,提出了一种无需调整GNSS信号相位且对实验环境无过高要求的干扰抑制模块室内测试***,该***能从不同阶段验证基于天线阵列的干扰抑制算法性能。
为了解决上述技术问题,本发明采用如下的技术方案:
1、一种GNSS的基于天线阵列干扰抑制模块的室内测试***,用来测试干扰抑制算法性能,包括依次相连的控制单元、多通道数字干扰信号产生单元、干扰抑制处理单元和干扰抑制性能分析单元;所述的多通道数字干扰信号产生单元用来产生N路中频数字干扰信号,包括时钟模块、调制信号产生模块、数字调制模块和数字频率综合器,调制信号产生模块和数字频率综合器均与控制单元相连,时钟模块的输出端分别与调制信号产生模块、数字调制模块和数字频率综合器相连,调制信号产生模块和数字频率综合器的输出端分别与数字调制模块的不同输入端相连,数字调制模块的输出端连接干扰抑制处理单元的输入端。
操作者可通过控制单元控制调制信号产生模块和数字频率综合器,从而实现人为选择多通道数字干扰信号产生单元产生的中频数字干扰信号的类型。
上述干扰抑制处理单元为GNSS的基于天线阵列干扰抑制模块,即待测试的干扰抑制算法,该单元可利用空域滤波、空时或空频自适应处理等通用的基于天线阵列的干扰抑制算法对多通道数字干扰信号产生单元产生的N路中频数字干扰信号进行处理,达到抑制干扰的目的,处理后的数字信号进入干扰抑制性能分析单元。
上述干扰抑制性能分析单元用来分析干扰抑制处理单元的干扰抑制性能,可采用空频谱等方式对经干扰抑制处理单元进行干扰抑制处理后的信号进行分析,从而获得干扰抑制算法的干扰抑制性能。干扰抑制性能分析单元的具体表现形式为频谱仪或示波器,也可以通过数据采集方式进行后续处理能。
2、一种GNSS的基于天线阵列干扰抑制模块的室内测试***,用来测试模数转换对干扰抑制算法性能的影响,包括依次相连的控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道模数转换单元、干扰抑制处理单元、干扰抑制性能分析单元。
上述多通道数模转换单元为受同一时钟模块控制的N个数模转换器(Digital to Analog Converter, DAC),主要用来将多通道多通道数字干扰信号产生单元产生的N路中频数字干扰信号变换为中频模拟干扰信号,并保持N路中频干扰信号的相位关系不变。
上述多通道模数转换单元为受同一时钟模块控制的N个模数转换器(Analog to Digital Converter, ADC),主要用来对多通道数模转换单元产生的N路中频模拟干扰信号采样,并将N路中频模拟干扰信号变换为N路中频数字干扰信号,变换得到的N路中频数字干扰信号作为干扰抑制处理单元的输入信号。
3、一种GNSS的基于天线阵列干扰抑制模块的室内测试***,用来测试射频处理对干扰抑制算法性能的影响,包括依次相连的控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道上变频单元、多通道下变频单元、多通道模数转换单元、干扰抑制处理单元、干扰抑制性能分析单元。
上述多通道上变频单元将多通道数模转换单元产生的N路中频模拟干扰信号上混频到GNSS对应的射频频段,并保持各路信号的幅度和相位关系不变。该单元主要包括相互连接的本振发生模块和多通道上混频电路,其中,本振发生模块包括依次相连的FPGA控制接口、本振发生器、射频功率放大器和多路功分器。FPGA控制接口与本振发生器的输入端相连,并控制本振发生器产生射频信号;本振发生器的输出射频信号通过射频功率放大器放大后与多路功分器相连,多路功分器输出N路本振信号;多通道上混频电路利用本振发生模块产生的N路本振信号将多通道数模转换单元输出的N路中频模拟干扰信号上变频到GNSS对应的频段。多通道上混频电路包括N个上混频器、N个SAW(Surface Acoustic Wave,声表面波)滤波器以及N个射频功率放大器,N个上混频器的输入端与多通道数模转换单元输出的N路中频模拟干扰信号和本振发生模块产生的N路本振信号均相连,N个上混频器的输出端分别与N个SAW滤波器的输入端相连,SAW滤波器的输出端分别与N个射频功率放大器的输入端相连,并由N个射频功率放大器输出混合后的N路射频模拟干扰信号。
上述多通道下变频单元将多通道上变频单元输出的N路射频模拟干扰信号下变频到所需中频段,并保持各路信号的幅度和相位关系不变。该单元主要包括相互连接的本振发生模块和多通道下混频电路,本振发生模块与多通道上变频单元中的本振发生模块相同,在此不再赘述。多通道下混频电路利用本振发生模块产生的多路本振信号将多通道上混频单元输出的N路射频模拟干扰信号下变频到中频频段。该电路主要包括N个下混频器、N个中频滤波器以及N个中频功率放大器, N个下混频器的输入端与多通道上变频单元输出的N路射频模拟干扰信号和本振发生模块产生的N路本振信号均相连,N个下混频器的输出端分别与N个中频滤波器的输入端相连,中频滤波器的输出端分别与N个中频功率放大器的输入端相连,并由N个中频功率放大器输出混合后的N路中频模拟干扰信号。
4、一种GNSS的基于天线阵列干扰抑制模块的室内测试***,用来测试干扰抑制算法对定位性能的影响,包括控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道上变频单元、GNSS信号接收单元、多通道射频信号组合单元、多通道下变频单元、多通道模数转换单元、干扰抑制处理单元、基带处理定位解算单元及干扰抑制性能分析单元,控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道上变频单元、多通道射频信号组合单元、多通道下变频单元、多通道模数转换单元、干扰抑制处理单元、干扰抑制性能分析单元依次相连,基带处理定位解算单元与干扰抑制处理单元相连,GNSS信号接收单元与多通道射频信号组合单元相连。
上述GNSS信号接收单元包括依次相连的天线、低噪放大器、功分器,其中,天线用来接收GNSS信号,接收到的信号通过低噪放大器后与功分器相连,功分器将放大后的GNSS信号功分为N路后,送入多通道射频信号组合单元。
上述多通道射频信号组合单元主要是信号合路器,其可将多通道上变频单元产生的N路射频模拟干扰信号与N路GNSS信号合成为N路混合信号,并将其送入多通道下变频单元的输入端。
上述基带处理定位解算单元包括捕获模块、跟踪模块和定位解算模块,其中,捕获模块完成GNSS信号的码相位和载波频率信息的粗搜索,搜索后的结果进入跟踪模块,跟踪模块进一步细化码相位、载波频率和相位信息,并提取出用于定位的观测量信息,最后定位解算模块利用观测量信息解算出接收机天线所在位置。
本发明说明书中出现的N表示不小于2的整数。
与现有技术相比,本发明的主要优点是:
1、本发明采用硬件模拟多路具有空间相位信息的干扰信号,可对干扰源的数量、干扰类型、波达角以及其他任何场景进行灵活建模,特别是具有动态变化场景下的建模,从而分析干扰抑制算法在这些场景下的抑制性能。因此,本发明解决了天线阵列干扰抑制算法测试中多干扰源难于产生、实验环境要求过高的技术问题。
2、和现有的采用软件仿真测试干扰抑制算法性能的方法相比,本发明测试的干扰抑制算法均运行于实际的硬件***中,因此能更真实的反应干扰抑制算法在实际应用中的性能优劣。
3、本发明***可通过选择对干扰抑制处理的各个阶段进行测试,从而分别分析实际干扰抑制***中各阶段的处理对干扰抑制算法性能的影响。
4、本发明***可利用一台GNSS信号模拟器或者廉价的GNSS信号转发器测试GNSS接收***干扰抑制处理后的定位性能,达到在室内测试干扰抑制算法,并实现定位的目的。本发明有效解决了GNSS接收***中干扰抑制技术测试条件苛刻的问题,能有效推进GNSS干扰抑制技术的发展和应用,从而提高我国的国防能力。
附图说明
图1为实施例1的结构框图;
图2为多通道数字干扰信号产生单元的结构框图;
图3为实施例2的结构框图;
图4为实施例3的结构框图;
图5为本振发生模块的结构框图;
图6为多通道上混频的电路原理图;
图7为多通道下变频的电路原理图;
图8为实施例4的结构框图;
图9为实施例1的测试结果;
图10为实施例3的测试结果。
具体实施方式
本发明测试***,可实现四种测试功能:测试干扰抑制算法性能、测试模数转换对干扰抑制算法的影响、测试射频对干扰抑制算法性能的影响和测试干扰抑制算法对定位性能的影响。下面将结合附图和实施例,针对上述四种测试功能分别做详细介绍。
实施例1
图1为本发明的基带算法性能测试***,该***用来测试干扰抑制算法性能,包括依次相连的控制单元、多通道数字干扰信号产生单元、干扰抑制处理单元、干扰抑制性能分析单元。图2为多通道数字干扰信号产生单元的结构框图,多通道数字干扰信号产生单元在控制单元的控制下,产生具有固定相位关系的N路中频数字干扰信号,N为不小于2的整数。多通道数字干扰信号产生单元包括时钟模块、调制信号产生模块、数字频率综合器和数字调制模块。
时钟模块根据需要为调制信号产生模块、数字频率综合器和数字调制模块提供相应的时钟频率,本实施例中时钟模块的输入为一个10MHz的晶振。调制信号产生模块在控制单元和时钟模块的控制下,产生具有固定相位关系的N路基带输出信号,该N路基带输出信号分别与数字调制模块的N路第一输入端相连。调制信号产生模块产生N路基带输出信号的原理为:根据控制单元确定的干扰个数M和阵列天线输出数N,形成一个N*M维的复数导向矢量矩阵,在时钟模块的控制下,将该复数导向矢量矩阵与M路复数干扰信号相乘得到N路合成的复数基带数字干扰信号。数字频率综合器在控制单元和时钟模块控制下产生N路完全一样的中频载波信号,该N路中频载波信号分别与数字调制模块的N路第二输入端相连。调制信号产生模块输出的N路基带信号与数字频率综合器产生的N路中频载波信号在数字调制模块中相乘,得到N路具有固定相位关系的中频数字干扰信号。本实施例的数字频率综合器为常规器件,可根据需要产生固定频率的标准正弦载波。
本实施例测试***的工作流程如下:
根据实际需要通过控制单元设定干扰信号类型,本实施例中对干扰信号的类型并无限制,例如,可设定干扰信号的数量、频率、带宽、调制类型、信噪比、干信比和入射角度等。多通道数字干扰信号产生单元根据控制单元的指令,产生符合设定类型的具有固定相位关系的N路中频数字干扰信号。具体过程为:根据控制单元设定的干扰信号数量、频率、带宽、调制类型、信噪比、干信比和入射角度等,多通道数字干扰信号产生单元中的调制信号产生模块产生M路复数基带信号;根据控制单元设定的干扰信号入射角(包括俯仰角和方位角),调制信号产生模块产生N*M维的复数导向矢量矩阵,即导向矢量矩阵,将导向矢量矩阵与M路复数基带信号信号相乘,即得到N路复基带信号,即N路基带数字干扰信号。该N路基带数字干扰与信号与数字频率综合器产生的N路中频载波信号在数字调制模块中相乘,得到N路具有固定相位关系的中频数字干扰信号。
干扰抑制处理单元内存储有待测试的干扰抑制算法,可以为空域滤波、空时或空频自适应处理等通用的基于阵列的干扰抑制算法,干扰抑制处理单元内的干扰抑制算法对多通道数字干扰信号产生单元输出的N路中频数字干扰信号进行抑制处理,处理后的数字信号进入干扰抑制性能分析单元,通过干扰抑制性能分析单元分析待测试干扰抑制算法的干扰抑制性能。
干扰抑制性能分析单元具体表现形式可以是频谱仪或示波器,也可通过数据采集方式收集数据后进行后续处理,具体可利用空频谱等方式对采集的经干扰抑制的信号进行分析,从而分析各种干扰抑制算法的性能。
实施例2
图3为本发明的模数转换性能影响测试子***,该***用来测试模数转换对干扰抑制算法性能的影响。在实施例1***的基础上,本实施例***增加了多通道数模转换单元和多通道模数转换单元,其他均未做改变,从而可测试数模转换和模数转换对干扰抑制性能的影响。本实施例***主要包括依次相连的控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道模数转换单元、干扰抑制处理单元、干扰抑制处理单元和干扰抑制性能分析单元。多通道数字干扰信号产生单元与实施例1中的相同,见图2。
多通道数模转换单元由受同一时钟模块控制的N个数模转换器(DAC)组成,将多通道数字干扰信号产生单元产生的N路中频数字干扰信号变换为N路中频模拟干扰信号,并保持N路中频信号的相位关系不变。
多通道模数转换单元包括受同一时钟模块控制的N个模数转换器(ADC),对N路中频模拟干扰信号采样,将其转变为N路中频数字干扰信号,变换得到的N路中频数字干扰信号作为输入信号进入干扰抑制处理单元。干扰抑制处理单元和性能分析单元均同实施例1。
实施例3
图4为本发明的射频影响测试子***,该***用来测试射频处理对干扰抑制算法的影响。在实施例2***的基础上,本实施例***增加了多通道上变频单元和多通道下变频单元,其他均未做改变,从而可更加真实地测试射频端处理对干扰抑制性能的影响。本实施例包括依次相连的控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道上变频单元、多通道下变频单元、多通道模数转换单元,干扰抑制处理单元、干扰抑制性能分析单元。
多通道上变频单元将多通道数模转换单元产生的N路中频模拟干扰信号上混频到GNSS对应的射频频段,并保持各路信号的幅度和相位关系不变。对于各路信号,为了保证幅度和相位关系不变,要求采用的器件一致,并采用同一时钟源,并且保证电路设计中布线长短一致。在电路制作完成后也可以通过校准技术对通道一致性进行校准。该单元主要包括相互连接的本振发生模块和多通道上混频电路,见图5。本振发生模块包括依次相连的FPGA控制接口、本振发生器、射频功率放大器、多路功分器,FPGA控制接口与本振发生器的输入端相连,并控制本振发生器产生射频信号;本振发生器的输出射频信号通过射频功率放大器放大后与多路功分器相连,多路功分器输出N路本振信号。见图6,多通道上混频电路利用本振发生模块产生的多路本振信号将多通道数模转换单元输出的多路模拟中频干扰信号上变频到GNSS对应的频段。该电路主要由N个上混频器、N个SAW滤波器以及N个射频功率放大器组成,N个上混频器的输入端与多通道数模转换单元输出的N路中频模拟干扰信号和本振发生模块产生的N路本振信号均相连,N个上混频器的输出端分别与N个SAW滤波器的输入端相连,SAW滤波器的输出端分别与N个射频功率放大器的输入端相连,并由N个射频功率放大器输出混合后的N路射频模拟干扰信号。多通道数模转换单元输出的中频模拟干扰信号和本振发生模块产生的本振信号在上混频器内混合得到射频信号,混合后的射频信号经SAW滤波器滤波、射频功率放大器放大后输入多通道下变频单元。
多通道下变频单元的作用是将混合后的N路射频模拟干扰信号下变频到所需中频段,并保持各路信号的幅度和相位关系不变。该单元主要包括相互连接的本振发生模块和多通道下混频电路,本振发生模块与多通道上变频单元中的本振发生模块相同,在此不再赘述。见图7,多通道下混频电路利用本振发生模块产生的多路本振信号将多通道上混频单元输出的多路射频模拟信号下变频到中频频段。该电路主要由N个下混频器、N个中频滤波器以及N个中频功率放大器组成,N个下混频器的输入端与多通道上变频单元输出的N路射频模拟干扰信号和本振发生模块产生的N路本振信号均相连,N个下混频器的输出端分别与N个中频滤波器的输入端相连,中频滤波器的输出端分别与N个中频功率放大器的输入端相连,并由N个中频功率放大器输出混合后的N路中频模拟干扰信号。多通道上变频单元输出的N路射频模拟干扰信号和本振发生模块产生的N路本振信号在下混频器内混合得到中频信号,混合后的中频信号经中频滤波器滤波、中频功率放大器放大后输入多通道模数转换单元。
工作时,多通道数模转换单元输出的N路中频模拟干扰信号,通过多通道上变频单元转变为GNSS射频段的N路干扰信号,然后,经过多通道下变频单元转变为N路中频模拟信号,送入多通道模数转换单元。通过这种方式,可以测试实际抗干扰GNSS接收***中混频器的一致性及其对干扰抑制性能的影响。
实施例4
图8为本发明的干扰抑制对定位性能影响测试子***,用来测试干扰抑制算法对定位性能的影响。在实施例3***的基础上,本实施例***增加了GNSS射频信号产生单元、多通道射频信号组合单元和基带处理定位解算单元,其他均未做改变。上述GNSS射频信号产生单元为GNSS信号模拟器或廉价的GNSS信号转发器。本实施例***包括控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道上变频单元、GNSS信号接收单元、多通道射频信号组合单元、多通道下变频单元、多通道模数转换单元、干扰抑制处理单元、基带处理定位解算单元及干扰抑制性能分析单元,控制单元、多通道数字干扰信号产生单元、多通道数模转换单元、多通道上变频单元、多通道射频信号组合单元、多通道下变频单元、多通道模数转换单元、干扰抑制处理单元、性能分析单元依次相连,基带处理定位解算单元与干扰抑制处理单元相连,GNSS信号接收单元与多通道射频信号组合单元相连。
GNSS射频信号单元主要包括依次相连的天线、低噪放大器、功分器,其中,天线用来接收GNSS信号,接收到的信号通过低噪放大器后功分器相连,功分器将放大后的GNSS信号功分为N路后,送入多通道射频信号组合单元。
多通道射频信号组合单元主要是多个信号合路器,可采用BP2G1+芯片,其可将多通道上变频单元产生的N路射频模拟干扰信号与N路GNSS信号合成为N路混合信号,并将其送入多通道下变频单元的输入端。
基带处理定位解算单元包括捕获模块、跟踪模块和定位解算模块,其中,捕获模块完成GNSS信号的码相位和载波频率信息的粗搜索,搜索后的结果进入跟踪模块,跟踪模块进一步细化码相位、载波频率和相位信息,并提取出用于定位的观测量信息,最后定位解算模块利用观测量信息解算出GNSS接收机天线所在位置。
由于GNSS信号一般在噪声下20-30dB,因此对常用的干扰抑制算法均不产生影响。通过这种方式,可以在室内进行干扰抑制并实现定位,并测试干扰抑制性能对定位性能的影响。
采用实施例1***,干扰抑制处理单元中的待测试干扰抑制算法为空域滤波算法,干扰抑制单元的信噪比为-25dB,其中,阵列天线模拟为四个均匀直线阵,干扰设置为一个宽带干扰和两个连续波(Continuous Wave Interference,CWI)窄带干扰,宽带干扰占满整个处理带宽并从-20 o入射到阵列,CWI相对于中心频率的偏移分别为:-0.1786MHz和0.7143MHz,入射角度分别为30 o和70 o,所有干扰的干信比(Interfernece to Signal Ratio,ISR)均取为-50dB。图9为SOP(空域滤波)算法下,本发明***利用FPGA定点实现获得权值所形成的波束图(见图9(a))与基于MatLab仿真所生成的波束图(见图9(b))对比,可以看出,实际***中由于FPGA采用定点实现,其数据截取等操作对***性能带来了稍微影响,其零陷深度不如MatLab生成的波束图深。
采用实施例3***,干扰抑制处理单元中的带测试算法为基于空时自适应处理算法。多通道数字干扰信号发生器产生的干扰信号为调频干扰,利用20KHz的正弦波对1.57542GHz的载波进行调制,频偏为左右各1MHz。图10(a)为多通道上变频输出单元的射频功率放大器的输出信号频谱图,可以看出干扰信号在2MHz的频段内峰值为-70dBm左右,而噪声基底在-110dBm左右。图10(b)和图10(c)分别为干扰抑制处理单元输出的估计干扰信号频谱以及剔除干扰后的剩余信号频谱。从图中可以看出,干扰抑制处理单元对调频干扰进行了有效的估计和剔除,估计干扰功率峰值为-30dBm左右,输出的噪声信号频谱在2MHz的带宽内基本平坦,功率约为-60dBm。
Claims (7)
1.GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
包括依次相连的控制单元、多通道数字干扰信号产生单元、干扰抑制处理单元和干扰抑制性能分析单元,控制单元用来控制多通道数字干扰信号产生单元产生的中频数字干扰信号的类型,多通道数字干扰信号产生单元用来产生多路中频数字干扰信号,干扰抑制处理单元为GNSS的基于天线阵列干扰抑制模块,用来对多通道数字干扰信号产生单元产生的多路中频数字干扰信号进行抑制处理,干扰抑制性能分析单元用来分析干扰抑制处理单元的干扰抑制性能;
所述的多通道数字干扰信号产生单元包括时钟模块、调制信号产生模块、数字调制模块和数字频率综合器,时钟模块的输出端分别与调制信号产生模块、数字调制模块和数字频率综合器相连,调制信号产生模块和数字频率综合器的输出端分别与数字调制模块的不同输入端相连,数字调制模块的输出端连接干扰抑制处理单元的输入端。
2.如权利要求1所述的GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
还包括多通道数模转换单元和多通道模数转换单元,所述的多通道数模转换单元的输入端、输出端分别与多通道数字干扰信号产生单元的输出端、多通道模数转换单元的输入端相连,多通道模数转换单元的输出端连接干扰抑制处理单元的输入端。
3.如权利要求2所述的GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
所述的多通道数模转换单元为受同一时钟模块控制的多个数模转换器,且,所述的多通道模数转换单元为受同一时钟模块控制的多个模数转换器。
4.如权利要求2所述的GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
还包括多通道上变频单元和多通道下变频单元,所述的多通道上变频单元的输入端、输出端分别与多通道数模转换单元的输出端、多通道下变频单元的输入端相连,多通道下变频单元的输出端与多通道模数转换单元的输入端相连。
5.如权利要求4所述的GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
所述的多通道上变频单元包括相互连接的本振发生模块和多通道上混频电路,且,所述的多通道下变频单元包括相互连接的本振发生模块和多通道下混频电路,其中,本振发生模块均包括依次相连的FPGA控制接口、本振发生器、射频功率放大器和多路功分器;多通道上混频电路包括多个上混频器、多个SAW滤波器以及多个射频功率放大器,多个上混频器的输出端分别与多个SAW滤波器的输入端相连,SAW滤波器的输出端分别与多个射频功率放大器的输入端相连,所述的上混频器还与多通道数模转换单元的输出端相连;多通道下混频电路包括多个下混频器、多个中频滤波器以及多个中频功率放大器,多个下混频器的输出端分别与多个中频滤波器的输入端相连,中频滤波器的输出端分别与多个中频功率放大器的输入端相连,所述的下混频器还与多通道上变频单元的输出端相连。
6.如权利要求4所述的GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
还包括GNSS信号接收单元、多通道射频信号组合单元和基带处理定位解算单元,多通道射频信号组合单元的输入、输出端分别与多通道上变频单元的输出端、多通道下变频单元的输入端相连,多通道射频信号组合单元还与GNSS信号接收单元的输出端相连,基带处理定位解算单元与干扰抑制处理单元相连。
7.如权利要求1~6中任一项所述的GNSS的基于天线阵列干扰抑制模块的室内测试***,其特征是:
所述的干扰抑制性能分析单元采用空频谱方式分析干扰抑制处理后的信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201310015878 CN103116170B (zh) | 2013-01-16 | 2013-01-16 | Gnss的基于天线阵列干扰抑制模块的室内测试*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201310015878 CN103116170B (zh) | 2013-01-16 | 2013-01-16 | Gnss的基于天线阵列干扰抑制模块的室内测试*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103116170A CN103116170A (zh) | 2013-05-22 |
CN103116170B true CN103116170B (zh) | 2013-12-18 |
Family
ID=48414596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201310015878 Active CN103116170B (zh) | 2013-01-16 | 2013-01-16 | Gnss的基于天线阵列干扰抑制模块的室内测试*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103116170B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109525263B (zh) * | 2018-09-30 | 2021-05-07 | 中国人民解放军海军工程大学 | 双频段多通道射频干扰对消装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105376007A (zh) * | 2015-10-09 | 2016-03-02 | 四川九洲电器集团有限责任公司 | 一种干扰源设备 |
CN107329109B (zh) * | 2017-06-21 | 2020-04-03 | 中国电子科技集团公司第三十六研究所 | 一种阵列信号的接收方法和装置 |
CN107872827B (zh) * | 2017-10-31 | 2019-12-13 | 深圳无线电检测技术研究院 | 一种无线干扰测试方法和*** |
CN109683519A (zh) * | 2018-12-21 | 2019-04-26 | 南京航空航天大学 | 一种自适应算法的fpga实现方法 |
CN111510193B (zh) * | 2020-03-27 | 2022-03-25 | 中国人民解放军海军工程大学 | 卫星地面站的非合作干扰抑制装置及其控制方法 |
CN111751858B (zh) * | 2020-05-21 | 2024-02-09 | 广州雷迅创新科技股份有限公司 | 一种无人机抗干扰高精度导航模块 |
DE102022203260A1 (de) | 2022-03-28 | 2023-09-28 | FH Münster, Körperschaft des öffentlichen Rechts | Empfangssystem für ein globales Satellitennavigationssystem |
CN116224406B (zh) * | 2023-04-23 | 2024-04-26 | 东南大学 | 一种低成本的多天线gnss/ins超紧组合多级抗干扰*** |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8000418B2 (en) * | 2006-08-10 | 2011-08-16 | Cisco Technology, Inc. | Method and system for improving robustness of interference nulling for antenna arrays |
CN101482605B (zh) * | 2009-01-22 | 2011-05-04 | 中国民航大学 | 加宽零陷的高动态卫星导航***干扰抑制方法 |
CN101887129B (zh) * | 2010-04-23 | 2013-11-06 | 西安航空电子科技有限公司 | 北斗卫星用户设备接收抗干扰方法 |
CN102508265B (zh) * | 2011-10-25 | 2013-10-30 | 中国民航大学 | 基于信号分离估计理论的卫星导航信号多径干扰抑制方法 |
-
2013
- 2013-01-16 CN CN 201310015878 patent/CN103116170B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109525263B (zh) * | 2018-09-30 | 2021-05-07 | 中国人民解放军海军工程大学 | 双频段多通道射频干扰对消装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103116170A (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103116170B (zh) | Gnss的基于天线阵列干扰抑制模块的室内测试*** | |
CN108872955B (zh) | 雷达回波信号模拟方法及*** | |
Ryabov et al. | A low-noise, high-dynamic-range, digital receiver for radio astronomy applications: an efficient solution for observing radio-bursts from Jupiter, the Sun, pulsars, and other astrophysical plasmas below 30 MHz | |
CN108414966B (zh) | 一种基于时间调制的宽带线性调频信号测向***及方法 | |
US20180128892A1 (en) | Systems and Methods for Direction Finding Using Compressive Sensing | |
CN107979436B (zh) | 干扰信号生成方法、装置、计算机设备和存储介质 | |
CN107367717B (zh) | 一种雷达多目标中频仿真装置 | |
Ford et al. | RFI mitigation techniques in radio astronomy | |
CN104407357A (zh) | 一种北斗/gps卫星导航设备多阵元抗干扰天线*** | |
Martínez-Quintero et al. | Raspberry PI 3 RF signal generation system | |
Khallaayoun et al. | A blind iterative calibration method for high resolution DOA estimation | |
Holdsworth et al. | Jindalee operational radar network: New growth from old roots | |
KR101030236B1 (ko) | Gps 적응배열안테나 시험용 위상면 모의장치 | |
Garvanov et al. | On the modeling of innovative navigation systems | |
Inggs et al. | High sensitivity fixed tuned direct conversion receiver for FM band commensal radar | |
Nguyen et al. | An adaptive bandwidth notch filter for GNSS narrowband interference mitigation | |
Tong et al. | A minimal architecture for real-time, medium range aircraft detection using FM-band illuminators of opportunity | |
RU190950U1 (ru) | Комплекс полунатурного моделирования помеховой обстановки | |
Kulpa et al. | SIGNAL SIMULATOR FOR RFI MITIGATION ALGORITHMS TESTING | |
CN112311433B (zh) | 一种模数混合多波束形成及其在接收阵列中的接收方法 | |
Dusterwald | Implementation of a low cost demonstrator riometer on a flexible FPGA backend: The first steps in adding a riometer mode to the digital SuperDARN radar at SANAE IV | |
RU2726281C1 (ru) | Активная фазированная антенная решетка | |
Thanh et al. | Jitter mitigation in radio direction finding system | |
CN112311437B (zh) | 一种具有柱形全方位覆盖的模数混合多波束接收阵列的接收方法 | |
Liu et al. | Robust SFAP anti-jamming algorithm based on generalized sidelobe cancellation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |