CN114722767A - 用于安全芯片混合布局的方法及装置 - Google Patents
用于安全芯片混合布局的方法及装置 Download PDFInfo
- Publication number
- CN114722767A CN114722767A CN202210520681.9A CN202210520681A CN114722767A CN 114722767 A CN114722767 A CN 114722767A CN 202210520681 A CN202210520681 A CN 202210520681A CN 114722767 A CN114722767 A CN 114722767A
- Authority
- CN
- China
- Prior art keywords
- standard
- cryptographic algorithm
- area
- algorithm module
- mixing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Architecture (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及集成电路设计技术领域,公开一种用于安全芯片混合布局方法,包括:设置用于布局多个密码算法模块的混合区域;其中,每个密码算法模块包括多个标准单元;依次将各密码算法模块布置于混合区域内;其中,每个密码算法模块内的标准单元均匀分布在混合区域内;取消混合区域边界。该方法使芯片诸如密钥的关键信息不会轻易泄露。本申请还公开一种用于安全芯片混合布局的装置、电子设备、存储介质。
Description
技术领域
本申请涉及集成电路设计技术领域,例如涉及一种用于安全芯片混合布局的方法及装置、电子设备、存储介质。
背景技术
随着互联网和信息技术的高速发展,信息安全话题渗透到经济和社会生活各个领域,与此同时信息安全问题也日益突出,安全事件频频发生,尤其在政府部门、电信、金融、能源等信息化程度高且对信息敏感的行业中,对安全芯片的需求十分旺盛。
芯片内部密码算法在工作时,会产生电磁信号,当前各芯片设计厂商所提供的自动布局布线设计软件,在对功能相近的模块布局时,默认会聚集摆放。密码算法模块如果聚集摆放可能会遭受到电磁辐射分析,导致诸如密钥等关键信息泄露。
发明内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供了一种安全芯片混合布局的方法及装置、电子设备、存储设备,能够提高电磁辐射分析难度,使芯片诸如密钥等关键信息不会轻易泄露。
在一些实施例中,所述方法包括:设置用于布局多个密码算法模块的混合区域;其中,每个密码算法模块包括多个标准单元;依次将各密码算法模块布置于混合区域内;其中,每个密码算法模块内的标准单元均匀分布在混合区域内;取消混合区域边界。
当多个密码算法模块中的一个密码算法模块独立工作时,所产生的噪声相对分散,可以避免电磁信息泄露。当多个密码算法模块同时工作时,各密码算法模块间噪声相互干扰,动态抵消,同样达到避免电磁信息泄露的目的,从而提高电磁辐射分析难度,使芯片关键信息不会轻易泄露。
可选地,设置用于布局多个密码算法模块的混合区域,包括:混合区域的中心为多个密码算法模块所构图形的重心。
混合区域的中心为多个密码算法模块所构图形的重心,使得混合区域具有足够的区域范围,可以容纳所有的密码算法模块。
可选地,按下述方式将各密码算法模块中的标准单元均匀布置于混合区域内:为密码算法模块中每个标准单元分别设置对应的标准单元虚拟尺寸;将标准单元虚拟尺寸均匀布置于混合区域内的空白区域;在混合区域内删除全部标准单元虚拟尺寸,并保留全部标准单元。
对密码算法模块中每个标准单元分别设置标准单元虚拟尺寸,把标准单元虚拟尺寸均匀***混合区域内的空白区域。可以使各个密码算法模块中的各个标准单元均匀分布在混合区域的空白区域,同时,减少各个标准单元之间的间隙。达到各个不同密码算法模块的标准单元在混合区域中充分混合,并有效利用混合区域的所有空间,避免空间的浪费。
可选地,每个标准单元虚拟尺寸内具有一个标准单元。
每个虚拟尺寸内只有一个标准单元,保证每个标准单元在混合区域中充分混合。
可选地,按如下方式动态设置各个密码算法模块中标准单元虚拟尺寸:获取混合区域的空白区域;获取密码算法模块中标准单元个数和每个标准单元的尺寸;计算每个标准单元的标准单元虚拟尺寸。
根据混合区域的空白区域计算密码算法模块中标准单元的虚拟尺寸,使得虚拟尺寸可以有效匹配混合区域的空白区域,从而避免浪费混合区域的空间。
可选地,取消混合区域边界前,还包括:使用芯片布局软件对标准单元进行优化排列。
在混合区域中布置好标准单元之后,再通过芯片布局软件对各个标准单元进行优化排列,可以更加合理安排空间,以便后续其他标准单元可以充分利用混合区域的空间。
可选地,取消混合区域边界后,还包括:在标准单元之间的空间中摆放其他功能模块的标准单元。
在取消混合区域边界后,在混合区域的标准单元之间摆放其他功能模块的标准单元,便于充分利用混合区域的空间。
在一些实施例中,所述装置包括:处理器和存储有程序指令的存储器,上述处理器被配置为在运行所述程序指令时,执行上述的用于安全芯片混合布局的方法。
在一些实施例中,所述电子设备包括:上述用于安全芯片混合布局的装置。
在一些实施例中,所述存储介质包括:所述程序指令在运行时,执行上述用于安全芯片混合布局的方法。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1是密码算法模块内部标准单元默认布局示意图;
图2是各个密码算法模块标准单元在混合区域的布局示意图;
图3是本公开实施例提供的一个用于安全芯片混合布局的方法主流程图;
图4是本公开实施例提供的一个用于安全芯片混合布局的方法处理步骤流程图;
图5是本公开实施例提供的一个用于安全芯片混合布局的方法的标准单元布局状态的示意图;
图6是本公开实施例提供的一个用于安全芯片混合布局的装置的示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本公开实施例的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
除非另有说明,术语“多个”表示两个或两个以上。
本公开实施例中,字符“/”表示前后对象是一种“或”的关系。例如,A/B表示:A或B。
术语“和/或”是一种描述对象的关联关系,表示可以存在三种关系。例如,A和/或B,表示:A或B,或,A和B这三种关系。
术语“对应”可以指的是一种关联关系或绑定关系,A与B相对应指的是A与B之间是一种关联关系或绑定关系。
结合图1,密码算法模块内部标准单元默认布局示意图,包括:在表示芯片设计边界的矩形框内,芯片除了输入输出单元环、IP(intellectual property)位置外,剩余空白区域为逻辑区域。设计软件把标准单元默认地布局在椭圆形区域内,同一密码算法的标准单元在同一个椭圆区域内。标记为STD-a、STD-b、STD-c的标准单元分别聚集在不同的椭圆内。这样的布局有可能会遭受到电磁辐射分析,导致诸如密钥等关键信息泄露。
结合图2,各个密码算法模块标准单元在混合区域的布局示意图,包括:在芯片的逻辑区域内具有标准单元的混合区域,混合区域内具有标记为STD-a、STD-b、STD-c的不同的密码算法标准单元。使得STD-a、STD-b、STD-c标准单元彼此之间交叉混合,均匀分布在同一个区域内。这样的布局使得一个密码算法模块独立工作时,所产生的噪声相对分散。多个密码算法模块同时工作时,各密码算法模块间噪声相互干扰,动态抵消。从而使芯片关键信息不会轻易泄露。
结合图3所示,本公开实施例提供的一个用于安全芯片混合布局的方法主流程图,包括:
S01,密码算法布置软件设置用于布局多个密码算法模块的混合区域,其中,每个密码算法模块包括多个标准单元。
S02,密码算法布置软件依次将各密码算法模块布置于混合区域内,其中,每个密码算法模块内的标准单元均匀分布在混合区域内。
S03,密码算法布置软件取消混合区域边界。
当多个密码算法模块混合在一个区域中,均匀分布时,如果是其中一个密码算法模块独立工作,则所产生的噪声相对分散,可以避免电磁信息泄露。如果多个密码算法模块同时工作,则各密码算法模块间噪声相互干扰,动态抵消,同样达到避免电磁信息泄露的目的。
可选地,步骤S01中,设置用于布局多个密码算法模块的混合区域,包括:混合区域的中心为多个密码算法模块所构图形的重心。
这样,混合区域的中心为多个密码算法模块所构图形的重心,可以使混合区域具有足够的区域范围,从而容纳所有的密码算法模块。
可选地,步骤S02中,按下述方式将各密码算法模块中的标准单元均匀布置于混合区域内:为密码算法模块中每个标准单元分别设置对应的标准单元虚拟尺寸;将标准单元虚拟尺寸均匀布置于混合区域内的空白区域;在混合区域内删除全部标准单元虚拟尺寸,并保留全部标准单元。
这样,对每个密码算法模块中每个标准单元分别设置标准单元虚拟尺寸,把标准单元虚拟尺寸均匀***混合区域内的空白区域。可以使各个密码算法模块中的各个标准单元均匀布置在混合区域的空白区域,同时,减少各个标准单元之间的间隙。达到各个不同密码算法模块的标准单元在混合区域中充分混合,避免空间的浪费。
可选地,上述每个标准单元虚拟尺寸内具有一个标准单元。
这样,每个标准单元虚拟尺寸内只有一个标准单元,保证每个标准单元在混合区域中充分混合。
可选地,按如下方式动态设置上述各个密码算法模块中标准单元虚拟尺寸:获取混合区域的空白区域;获取密码算法模块中标准单元个数和每个标准单元的尺寸;计算每个标准单元的标准单元虚拟尺寸。
这样,根据混合区域的空白区域计算密码算法模块中标准单元的虚拟尺寸,使得虚拟尺寸可以有效匹配混合区域的空白区域,从而避免浪费混合区域的空间。
可选地,步骤S03中,取消混合区域边界前,还包括:使用芯片布局软件对标准单元进行优化排列。
这样,在混合区域中布置好标准单元之后,再通过芯片布局软件对各个标准单元进行优化排列,可以更加合理安排空间。
可选地,步骤S03中,取消混合区域边界后,还包括:在标准单元之间的空间中摆放其他功能模块的标准单元。
这样,在取消混合区域边界后,在混合区域的标准单元之间布置其他功能模块的标准单元,便于充分利用混合区域的空间。
结合图4所示,本公开实施例提供的一个用于安全芯片混合布局的方法处理步骤流程图,包括:
S001,使用芯片布局软件计算n个密码算法模块默认的摆放位置。
S002,密码算法布置软件根据n个密码算法模块默认的摆放位置计算混合区域的中心位置以及边界。
S003,判断是否i<n,如果满足条件则执行步骤S004,否则执行步骤S009。
S004,密码算法布置软件计算混合区域的空白区域。
S005,密码算法布置软件计算第i个密码算法模块中的标准单元个数和每个标准单元的尺寸,计算每个标准单元的标准单元虚拟尺寸。
S006,密码算法布置软件将标准单元虚拟尺寸均匀布置于混合区域内的空白处。
S007,密码算法布置软件在混合区域内删除全部标准单元虚拟尺寸,并保留全部标准单元。
S008,i++,并重新执行步骤S003。
S009,使用芯片布局软件对标准单元进行优化排列。
S010,密码算法布置软件取消混合区域边界。
通过上述步骤实现各个密码算法模块的标准单元混合布局。
结合图5所示,本公开实施例提供的一个用于安全芯片混合布局的方法的标准单元布局状态的示意图,包括:
S10,对密码算法b内的所有标准单元的实际尺寸设置一个比实际尺寸大的虚拟尺寸。
这样,可以保证在混合区域内所布置的标准单元虚拟尺寸能够均匀充满整个混合区域。
S11,在混合区域内布置密码算法b中的标准单元虚拟尺寸。
这样,由于密码算法a的标准单元的位置被固定,因此不会被移动。密码算法模块b内的标准单元虚拟尺寸可以均匀***到密码算法模块a的标准单元之间。
S12,去掉密码算法b内的标准单元虚拟尺寸的设置,将标准单元固定。
这样,在混合区域内所剩余的空白区域可以布置后续标准单元。
结合图6所示,本公开实施例提供一种用于安全芯片混合布局的装置,包括处理器(processor)100和存储器(memory)101。可选地,该装置还可以包括通信接口(Communication Interface)102和总线103。其中,处理器100、通信接口102、存储器101可以通过总线103完成相互间的通信。通信接口102可以用于信息传输。处理器100可以调用存储器101中的逻辑指令,以执行上述实施例的用于安全芯片混合布局的方法。
此外,上述的存储器101中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。
存储器101作为一种存储介质,可用于存储软件程序、计算机可执行程序,如本公开实施例中的方法对应的程序指令/模块。处理器100通过运行存储在存储器101中的程序指令/模块,从而执行功能应用以及数据处理,即实现上述实施例中用于安全芯片混合布局的方法。
存储器101可包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储器101可以包括高速随机存取存储器,还可以包括非易失性存储器。
本公开实施例提供了一种电子设备,包含上述的用于安全芯片混合布局的装置。
本公开实施例提供了一种存储介质,存储有计算机可执行指令,所述计算机可执行指令设置为执行上述用于安全芯片混合布局的方法。
上述的存储介质可以是暂态计算机可读存储介质,也可以是非暂态计算机可读存储介质。
本公开实施例的技术方案可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括一个或多个指令用以使得一台计算机设备(可以是个人计算机等)执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质,也可以是暂态存储介质。
以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且,本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的,除非上下文清楚地表明,否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地,如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外,当用于本申请中时,术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素,和/或组件的存在,但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中,每个实施例重点说明的可以是与其他实施例的不同之处,各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言,如果其与实施例公开的方法部分相对应,那么相关之处可以参见方法部分的描述。
本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能,但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的***、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
本文所披露的实施例中,所揭露的方法、产品(包括但不限于装置、设备等),可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的。
附图中的流程图和框图显示了根据本公开实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中,不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生,有时不同的操作或步骤之间不存在特定的顺序。例如,两个连续的操作或步骤实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的***来实现,或者可以用专用硬件与计算机指令的组合来实现。
Claims (10)
1.一种用于安全芯片混合布局的方法,其特征在于,包括:
设置用于布局多个密码算法模块的混合区域;其中,每个密码算法模块包括多个标准单元;
依次将各密码算法模块布置于混合区域内;其中,每个密码算法模块内的标准单元均匀分布在混合区域内;
取消混合区域边界。
2.根据权利要求1所述的方法,其特征在于,设置用于布局多个密码算法模块的混合区域,包括:
混合区域的中心为多个密码算法模块所构图形的重心。
3.根据权利要求1所述的方法,其特征在于,按下述方式将各密码算法模块中的标准单元均匀布置于混合区域内:
为密码算法模块中每个标准单元分别设置对应的标准单元虚拟尺寸;
将标准单元虚拟尺寸均匀布置于混合区域内的空白区域;
在混合区域内删除全部标准单元虚拟尺寸,并保留全部标准单元。
4.根据权利要求3所述的方法,其特征在于,每个标准单元虚拟尺寸内具有一个标准单元。
5.根据权利要求3所述的方法,其特征在于,按如下方式动态设置各个密码算法模块中标准单元虚拟尺寸:
获取混合区域的空白区域;
获取密码算法模块中标准单元个数和每个标准单元的尺寸;
计算每个标准单元的标准单元虚拟尺寸。
6.根据权利要求1至5任一项所述的方法,其特征在于,取消混合区域边界前,还包括:使用芯片布局软件对标准单元进行优化排列。
7.根据权利要求1至5任一项所述的方法,其特征在于,取消混合区域边界后,还包括:在标准单元之间的空间中摆放其他功能模块的标准单元。
8.一种用于安全芯片混合布局的装置,包括处理器和存储有程序指令的存储器,其特征在于,所述处理器被配置为在运行所述程序指令时,执行如权利要求1至7任一项所述的用于安全芯片混合布局的方法。
9.一种电子设备,其特征在于,包括如权利要求8所述的用于安全芯片混合布局的装置。
10.一种存储介质,存储有程序指令,其特征在于,所述程序指令在运行时,执行如权利要求1至7任一项所述的用于安全芯片混合布局的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210520681.9A CN114722767B (zh) | 2022-05-13 | 2022-05-13 | 用于安全芯片混合布局的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210520681.9A CN114722767B (zh) | 2022-05-13 | 2022-05-13 | 用于安全芯片混合布局的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114722767A true CN114722767A (zh) | 2022-07-08 |
CN114722767B CN114722767B (zh) | 2022-09-16 |
Family
ID=82231759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210520681.9A Active CN114722767B (zh) | 2022-05-13 | 2022-05-13 | 用于安全芯片混合布局的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114722767B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114925650A (zh) * | 2022-07-22 | 2022-08-19 | 北京智芯微电子科技有限公司 | Soc芯片单元混合布局方法和*** |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1545049A (zh) * | 2003-11-14 | 2004-11-10 | 清华大学 | 基于虚拟模块的大规模混合模式布图方法 |
CN101122931A (zh) * | 2007-09-28 | 2008-02-13 | 中国电子科技集团公司第五十四研究所 | 对芯片中的海量模块进行阵列布局的方法 |
CN101145169A (zh) * | 2007-06-14 | 2008-03-19 | 上海芯域微电子有限公司 | SoC 集成电路自动布局设计中的模组、宏单元、标准单元同步布局的收敛方法和*** |
CN101382978A (zh) * | 2008-10-30 | 2009-03-11 | 中国人民解放军国防科学技术大学 | 安全芯片中对旁路攻击进行早期预警的方法 |
CN108052838A (zh) * | 2017-11-23 | 2018-05-18 | 北京智芯微电子科技有限公司 | 芯片加密设计的泄漏定位***及方法 |
WO2018090596A1 (zh) * | 2016-11-15 | 2018-05-24 | 华为技术有限公司 | 一种检测安全芯片工作状态的方法及检测电路 |
CN108365003A (zh) * | 2018-01-04 | 2018-08-03 | 北京智芯微电子科技有限公司 | 一种高速spi接口安全芯片的版图结构 |
CN109585419A (zh) * | 2018-09-30 | 2019-04-05 | 天津大学 | 对重要区域加强防护的芯片顶层金属防护层布线方法 |
-
2022
- 2022-05-13 CN CN202210520681.9A patent/CN114722767B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1545049A (zh) * | 2003-11-14 | 2004-11-10 | 清华大学 | 基于虚拟模块的大规模混合模式布图方法 |
CN101145169A (zh) * | 2007-06-14 | 2008-03-19 | 上海芯域微电子有限公司 | SoC 集成电路自动布局设计中的模组、宏单元、标准单元同步布局的收敛方法和*** |
CN101122931A (zh) * | 2007-09-28 | 2008-02-13 | 中国电子科技集团公司第五十四研究所 | 对芯片中的海量模块进行阵列布局的方法 |
CN101382978A (zh) * | 2008-10-30 | 2009-03-11 | 中国人民解放军国防科学技术大学 | 安全芯片中对旁路攻击进行早期预警的方法 |
WO2018090596A1 (zh) * | 2016-11-15 | 2018-05-24 | 华为技术有限公司 | 一种检测安全芯片工作状态的方法及检测电路 |
CN108052838A (zh) * | 2017-11-23 | 2018-05-18 | 北京智芯微电子科技有限公司 | 芯片加密设计的泄漏定位***及方法 |
CN108365003A (zh) * | 2018-01-04 | 2018-08-03 | 北京智芯微电子科技有限公司 | 一种高速spi接口安全芯片的版图结构 |
CN109585419A (zh) * | 2018-09-30 | 2019-04-05 | 天津大学 | 对重要区域加强防护的芯片顶层金属防护层布线方法 |
Non-Patent Citations (1)
Title |
---|
刘海江等: "AES密码算法的VLSI实现", 《信息安全与通信保密》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114925650A (zh) * | 2022-07-22 | 2022-08-19 | 北京智芯微电子科技有限公司 | Soc芯片单元混合布局方法和*** |
Also Published As
Publication number | Publication date |
---|---|
CN114722767B (zh) | 2022-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2972078C (en) | Multi-level security domain separation using soft-core processor embedded in an fpga | |
CN114722767B (zh) | 用于安全芯片混合布局的方法及装置 | |
CN105187599A (zh) | 一种联系人信息管理方法及终端 | |
CN109190411A (zh) | 一种操作***的主动安全防护方法、***及终端设备 | |
CN107480554A (zh) | 一种权限管理方法、权限管理装置及智能终端 | |
US5615262A (en) | Device for securing an information system used in microcomputers | |
CN113312675A (zh) | 属性校验方法、装置、电子设备及存储介质 | |
CN109491716A (zh) | 启动方法及装置、程序存储方法及装置 | |
CN105653911A (zh) | 基于二维码的解锁方法及解锁*** | |
CN109977692B (zh) | 数据处理方法和装置、存储介质及电子设备 | |
CN111767553A (zh) | 数据加密解密方法、mcu及电子设备、可读存储介质 | |
CN107223322A (zh) | 签名验证的方法、设备和*** | |
CN116522355A (zh) | 一种电力数据边界保护方法、设备、介质及装置 | |
CN105933499A (zh) | 验证方法和验证*** | |
CN106203578A (zh) | 一种智能卡、智能卡应用的安全服务调用方法及装置 | |
CN109067551A (zh) | 一种实名认证方法、计算机可读存储介质和终端设备 | |
CN115481434A (zh) | 云平台的隐私数据保护方法、装置、设备及存储介质 | |
CN114386087A (zh) | 数据查询处理方法、装置、电子设备和存储介质 | |
CN115687223A (zh) | 用于嵌入式设备串口通信的方法及装置、嵌入式设备、存储介质 | |
CN211956204U (zh) | 一种基于双体系架构的可信plc | |
CN112329046B (zh) | 安全通信方法、装置、电子设备及计算机可读存储介质 | |
WO2024156205A1 (zh) | 一种隐私计算方法、装置、设备及介质 | |
CN115982074B (zh) | 扩展坞数据处理方法 | |
CN112468299B (zh) | 金钥存储***及金钥存储方法 | |
US10459848B2 (en) | Method for optimising memory writing in a device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |