CN101122931A - 对芯片中的海量模块进行阵列布局的方法 - Google Patents

对芯片中的海量模块进行阵列布局的方法 Download PDF

Info

Publication number
CN101122931A
CN101122931A CNA2007101395107A CN200710139510A CN101122931A CN 101122931 A CN101122931 A CN 101122931A CN A2007101395107 A CNA2007101395107 A CN A2007101395107A CN 200710139510 A CN200710139510 A CN 200710139510A CN 101122931 A CN101122931 A CN 101122931A
Authority
CN
China
Prior art keywords
chip
module
layout
array
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101395107A
Other languages
English (en)
Other versions
CN100478966C (zh
Inventor
张卫华
曹纯
廖春连
李斌
田素雷
周永川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CNB2007101395107A priority Critical patent/CN100478966C/zh
Publication of CN101122931A publication Critical patent/CN101122931A/zh
Application granted granted Critical
Publication of CN100478966C publication Critical patent/CN100478966C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种对芯片中的海量模块进行阵列布局的方法，它涉及集成电路领域中对数字信号处理芯片版图进行合理布局的技术。本发明基于传统的模块布局原则，根据模块在逻辑上的相关性，参考标准单元的阵列方式来排布模块。应用本方法，优点是改善了由传统的模块靠边布局造成的引线过长、个别延时难以满足的问题，同时减轻了模块过多给芯片面积带来的压力。从而本发明能够实现对芯片海量模块设计的版图优化。

Description

对芯片中的海量模块进行阵列布局的方法
技术领域
本发明涉及集成电路领域中一种对芯片中的海量模块进行阵列布局的方法，它特别适用于对具有大量模块，模块面积占芯片面积一半以上的数字信号处理芯片电路设计布局，能够实现芯片布局的优化。
背景技术
集成电路布局布线是当前数字电路设计流程里最重要的环节之一，对芯片的时序能否满足设计要求，芯片最终的成品率等都有着很大的影响。当芯片达到一定规模以后，尤其是采用大量宏模块与标准单元进行混合设计的情况下，对宏模块进行合理处理以满足时序与供电要求成为芯片设计过程中的一个重要问题。
数字信号处理芯片的电路设计中调用了很多RAM，ROM和其它逻辑模块，这些模块的摆放将极大程度影响到最终的布局布线情况，对于传统的集成电路布局原则，通常期望能够将宏模块布置在芯片内壁的四周，以便于构建供电网络，使得芯片的电源布线更为容易。
但是如果在设计中用到的宏模块数目较大，则必须在宏模块间留出必需的布局布线空间以摆放宏模块周边电路，以更为有效的利用布线资源，提高布通率，因而对海量模块布局要通过合理的方法来实现芯片版图的布局优化，同时也要兼顾电源供电的需求。
发明内容
本发明所要解决的技术问题就是提供一种能够实现芯片版图的布局优化，也能兼顾电源供电需求的对芯片中的海量模块进行阵列布局的方法，本发明使芯片设计中涉及的大量IP模块和宏模块阵列摆放，能更有效的利用布线资源，提高布通率。同时也缓解了芯片规模给面积带来的压力，使整体性能得到了提高。
本发明的目的是这样实现的，它包括步骤：
①根据电原理图逻辑设计提交的网表，分析芯片模块之间的布局关系；
②根据版图布局用到的单元库，分析芯片调用模块的特性参数；
③根据第①、②步骤分析的结果，将模块按标准单元的摆放方式，进行集中阵列式摆放，实现优化时序的设计；
④基于传统的靠边缘摆放原则，阵列式摆放也先从芯片边缘开始，并根据模块面积进行调整，实现芯片布局面积最小化，完成对芯片中的海量模块进行阵列布局。
本发明第①步中所述的模块之间的布局关系，其包括不同模块间耦合松紧度、模块间连接关系、数据在不同模块间流动方向的布局关系。
本发明第②步中所述的模块的特性参数，其包括走线复杂性、端口负载电容、天线效应系数、输出负载系数的特性参数。
本发明与背景技术相比，具有如下优点：
(1)本发明将海量模块以标准单元的阵列方式摆放，在模块间留出了必须的布局布线空间以便模块周边电路走线，这样能更有效利用布线资源，提高布通率。
(2)本发明采用阵列式摆放，模块布局紧凑。相对于传统的摆放方式，这样能够减小芯片面积，随着芯片设计规模的增加，优势更为明显。
附图说明
图1是本发明对芯片中的海量模块进行阵列布局后的版图示意图。图1中正方形四边的黑色区域是输入输出单元(即I/O单元)，正方形内的大量黑色空心矩形为设计中使用的RAM和ROM模块，由这些模块组成的“冂”开口空隙形区域即为宏模块布局区域，在宏模块间留出必需的布局布线空间以摆放宏模块周边电路。
具体实施方式
本发明方法包括步骤：
①根据电原理图逻辑设计提交的网表，分析芯片模块之间的布局关系。本发明模块之间的布局关系，其包括不同模块间耦合松紧度、模块间连接关系、数据在不同模块间流动方向的布局关系。
②根据版图布局用到的单元库，分析芯片调用模块的特性参数。
本发明模块的特性参数，其包括走线复杂性、端口负载电容、天线效应系数、输出负载系数的特性参数。
③根据第①、②步骤分析的结果，将模块按标准单元的摆放方式，进行集中阵列式摆放，实现优化时序的设计。
④基于传统的靠边缘摆放原则，阵列式摆放也先从芯片边缘开始，并根据模块面积进行调整，实现芯片布局面积最小化，完成对芯片中的海量模块进行阵列布局。
实施例中本发明第①、②步所述的模块相互关系和模块特性参数都要综合考虑，充分考虑不同模块间耦合松紧度、模块间连接关系、数据在不同模块间流动方向的布局关系、走线复杂性、端口负载电容、天线效应系数、输出负载系数等因素的影响，对模块在芯片上的位置及相互之间的位置进行合理布局，使得阵列摆放可以更好的满足模块的特性参数所造成的影响。
实施例中本发明第③步将芯片调用的海量模块以标准单元常用的阵列方式进行集中摆放，通过这种摆放方式，能够有效的降低模块连接所需的走线长度，提高芯片所能达到的时序性能，利用功能模块的方式进行布局优化，也能够降低局部布线拥塞，增加布通率，降低布线时间。
实施例中本发明第④步根据模块面积进行布局调整，布局以功能驱动而非传统优先边角排布，使得芯片宏模块整体布局于功能逻辑区域中，降低了局部走线拥塞度，因为不拘于按边缘摆放，使布局调整的灵活性增加，更利于减小芯片面积，如图1所示。
图1是本发明对芯片中的海量模块进行阵列布局后的版图的示意图。图1中正方形四边的黑色区域是输入输出单元(即I/O单元)，正方形内的大量黑色空心矩形为设计中使用的RAM和ROM模块，由这些模块组成的“冂”开口空隙形区域即为宏模块布局区域，由于数目众多，总共二百多个，面积和达到芯片面积的70％以上，如果用传统布局原则，将模块沿边缘放置，难度很大，采用独特的模块阵列方式进行布局，在宏模块间留出必须的布局布线空间以摆放宏模块周边电路，以更为有效的利用布线资源，提高布通率。

Claims (3)

1.一种对芯片中的海量模块进行阵列布局的方法，其特征在于包括步骤：
①根据电原理图逻辑设计提交的网表，分析芯片模块之间的布局关系；
②根据版图布局用到的单元库，分析芯片调用模块的特性参数；
③根据第①、②步骤分析的结果，将模块按标准单元的摆放方式，进行集中阵列式摆放，实现优化时序的设计；
④基于传统的靠边缘摆放原则，阵列式摆放也先从芯片边缘开始，并根据模块面积进行调整，实现芯片布局面积最小化，完成对芯片中的海量模块进行阵列布局。
2.根据权利要求1所述的对芯片中的海量模块进行阵列布局的方法，其特征在于：第①步中所述的模块之间的布局关系，其包括不同模块间耦合松紧度、模块间连接关系、数据在不同模块间流动方向的布局关系。
3.根据权利要求1所述的对芯片中的海量模块进行阵列布局的方法，其特征在于：第②步中所述的模块的特性参数，其包括走线复杂性、端口负载电容、天线效应系数、输出负载系数的特性参数。
CNB2007101395107A 2007-09-28 2007-09-28 对芯片中的海量模块进行阵列布局的方法 Active CN100478966C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101395107A CN100478966C (zh) 2007-09-28 2007-09-28 对芯片中的海量模块进行阵列布局的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101395107A CN100478966C (zh) 2007-09-28 2007-09-28 对芯片中的海量模块进行阵列布局的方法

Publications (2)

Publication Number Publication Date
CN101122931A true CN101122931A (zh) 2008-02-13
CN100478966C CN100478966C (zh) 2009-04-15

Family

ID=39085265

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101395107A Active CN100478966C (zh) 2007-09-28 2007-09-28 对芯片中的海量模块进行阵列布局的方法

Country Status (1)

Country Link
CN (1) CN100478966C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532554A (zh) * 2013-10-23 2014-01-22 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法
CN108140067A (zh) * 2015-10-01 2018-06-08 赛灵思公司 交互式多步骤物理合成
CN112214957A (zh) * 2020-09-14 2021-01-12 广芯微电子（广州）股份有限公司 一种用于芯片的蛋糕式集成电路布局方法及***
CN114023720A (zh) * 2021-10-12 2022-02-08 广芯微电子（广州）股份有限公司 一种链式网状电容结构及其构建方法、布局方法
CN114722767A (zh) * 2022-05-13 2022-07-08 紫光同芯微电子有限公司 用于安全芯片混合布局的方法及装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532554A (zh) * 2013-10-23 2014-01-22 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法
CN103532554B (zh) * 2013-10-23 2016-04-27 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法
CN108140067A (zh) * 2015-10-01 2018-06-08 赛灵思公司 交互式多步骤物理合成
CN112214957A (zh) * 2020-09-14 2021-01-12 广芯微电子（广州）股份有限公司 一种用于芯片的蛋糕式集成电路布局方法及***
CN112214957B (zh) * 2020-09-14 2021-07-06 广芯微电子（广州）股份有限公司 一种用于芯片的蛋糕式集成电路布局方法及***
CN114023720A (zh) * 2021-10-12 2022-02-08 广芯微电子（广州）股份有限公司 一种链式网状电容结构及其构建方法、布局方法
CN114722767A (zh) * 2022-05-13 2022-07-08 紫光同芯微电子有限公司 用于安全芯片混合布局的方法及装置

Also Published As

Publication number Publication date
CN100478966C (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
CN100478966C (zh) 对芯片中的海量模块进行阵列布局的方法
CN206117648U (zh) 一种新型高集成度t/r组件
CN106249834A (zh) 供电电路、虚拟数字币挖矿机和计算机服务器
CN113420884A (zh) 一种量子芯片、量子计算机及量子芯片制备方法
CN102184974A (zh) 太阳能电池片的正电极
CN102148219B (zh) 一种绝缘栅双极型晶体管的功率模块
CN1780348B (zh) 一种通信***电源控制方法和***
CN110112905A (zh) 主板上芯片供电***
CN215729852U (zh) 一种量子芯片及量子计算机
CN209897359U (zh) 可编程逻辑控制器的pcb线路板布局结构
CN111246667B (zh) 模组化生产线
CN211018625U (zh) 分体式三并联igbt功率组件、变流器以及风力发电机组
CN102831093A (zh) 一种芯片管脚复用电路及其复用方法
CN108111016A (zh) 功率模块
CN206515778U (zh) 供电电路
CN106685412B (zh) 分频器、分频器***及分频处理方法
CN209000682U (zh) 一种多用途大电流电感器
CN220710325U (zh) 太阳能电池及其电极印刷结构
CN217507359U (zh) 一种可取消电池片ab串的光伏汇流条
CN217769911U (zh) 一种中压大功率模块并联的三电平逆变电路的结构
CN201967242U (zh) 高功率不断电***的电路基板结构及机器装置
CN213990595U (zh) 高效双面组件及使用高效双面组件组建的接网树
CN214279990U (zh) 窄状大电流光伏模块
CN217769918U (zh) 一种集成式旁路软起动装置
CN210535648U (zh) I型电路的封装结构及适用于散热器的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant