CN114706446A - 一种高电源抑制ldo电路 - Google Patents

Abstract

本发明提供一种高电源抑制LDO电路，包括误差放大器、次级放大器、电压减法器、缓冲器、功率管、反馈电路、负载电路、第一补偿电路、第二补偿电路。本发明采用折叠共源共栅架构的误差放大器，解决了该架构LDO的闪烁噪声性能和相位裕度相互制约的问题，可以减小锁相环的相位噪声；合理分布***零极点分布，并添加米勒补偿电容，使***在满载到空载范围内稳定；通过次级放大器、电压减法器和缓冲器电路的增益，用较小的功耗代价，将LDO中低频段的PSR提高30dB，可以减小射频芯片的输出杂散。

Description

一种高电源抑制LDO电路

技术领域

本发明涉及集成电路技术领域，尤其涉及一种高电源抑制LDO电路。

背景技术

在射频芯片中，射频前端和锁相环等电路对噪声十分敏感，减小数字电路或DCDC纹波通过电源串扰到这些敏感电路，通常需要使用高电源抑制(PSR)的低压差调节器(LDO)。传统单级LDO环路增益较低，PSR较差。而多级LDO由于需要满足负载电流的大范围变化，稳定性很难补偿。因此，急需一种高电源抑制(PSR)的低压差调节器(LDO)，能够给芯片的噪声敏感电路提供稳定的电源。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种高电源抑制LDO电路，给芯片的噪声敏感电路提供稳定的电源。

本发明提供一种高电源抑制LDO电路，包括误差放大器、次级放大器、电压减法器、缓冲器、功率管、反馈电路、负载电路、第一补偿电路、第二补偿电路，器件内部的工作电压与所述误差放大器的电源引脚、所述次级放大器的电压引脚、所述电压减法器、所述缓冲器、所述功率管的源极连接，第一参考电压与所述误差放大器的反相输入端连接，所述误差放大器的同相输入端与所述反馈电路连接，所述误差放大器的输出端与所述次级放大器的反相输入端、所述电压减法器连接，第二参考电压与所述次级放大器的同相输入端连接，所述次级放大器的输出端与所述电压减法器连接，所述次级放大器的输出端经所述第一补偿电路与所述电压减法器、所述缓冲器连接，第三参考电压与所述缓冲器连接，所述缓冲器的输出端与所述功率管的栅极、所述第二补偿电路连接，所述功率管的漏极、所述第二补偿电路与所述反馈电路、所述负载电路、电压输出端连接。

进一步地，所述电压减法器包括第一MOS管和第二MOS管，所述第一MOS管的漏极与所述器件内部的工作电压连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，所述第二MOS管的源极接地，所述第一MOS管的栅极与所述误差放大器的输出端连接，所述次级放大器的输出端与所述第二MOS管的栅极连接，所述第二补偿电路接在所述第一MOS管的源极与所述第二MOS管的漏极连接处和所述次级放大器的输出端之间。

进一步地，所述反馈电路包括第一反馈电阻和第二反馈电阻，所述第一反馈电阻和所述第二反馈电阻串联，所述误差放大器的同相输入端接在所述第一反馈电阻和所述第二反馈电阻的连接处，所述第一反馈电阻与所述功率管的漏极、所述第二补偿电路连接，所述第二反馈电阻接地。

进一步地，所述负载电路包括负载电阻和负载电容，所述负载电阻的一端、所述负载电容的一端与所述功率管的漏极、所述第二补偿电路连接，所述负载电阻的另一端、所述负载电容的另一端均接地。

进一步地，所述第一补偿电路包括第一补偿电容，所述第一补偿电容接在所述第一MOS管的源极与所述第二MOS管的漏极连接处和所述次级放大器的输出端之间。

进一步地，所述第二补偿电路包括第二补偿电容和补偿电阻，所述第二补偿电容和所述补偿电阻串联，所述补偿电阻与所述缓冲器的输出端连接，所述第二补偿电容与所述功率管M_P的漏极、所述第一反馈电阻连接。

进一步地，所述误差放大器为折叠共源共栅放大器。

进一步地，所述次级放大器为五管放大器。

进一步地，所述缓冲器包括输入对和电流镜，所述输入对与所述电流镜连接，器件内部的工作电压与所述输入对中MOS管的源极连接，所述输入对中一个MOS管的栅极接在所述第一MOS管的源极与所述第二MOS管的漏极连接处，所述输入对中另一个MOS管的栅极与第三参考电压连接，所述输入对中另一个MOS管的栅极与所述电流镜中MOS管的漏极的连接处与所述功率管的栅极、所述第二补偿电路连接，所述电流镜中MOS管的源极接地。

进一步地，所述第一补偿电容采用密勒电容。

相比现有技术，本发明的有益效果在于：

本发明提供一种高电源抑制(PSR)的低压差调节器(LDO)，能够给芯片的噪声敏感电路提供稳定的电源，具有额外功耗小、电源抑制高、噪声小等优点。本电路给射频前端和锁相环供电时，由于高电源抑制和低噪声，可以减小射频芯片的输出杂散和锁相环的相位噪声。

本发明采用折叠共源共栅架构的误差放大器，解决了该架构LDO的闪烁噪声性能和相位裕度相互制约的问题，可以减小锁相环的相位噪声；合理分布***零极点分布，并添加米勒补偿电容，使***在满载到空载范围内稳定；通过次级放大器、电压减法器和缓冲器电路的增益，用较小的功耗代价，将LDO中低频段的PSR提高30dB，可以减小射频芯片的输出杂散。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明的高电源抑制LDO电路图；

图2为本发明实施例的误差放大器电路图；

图3为本发明实施例的次级放大器电路图；

图4为本发明实施例的缓冲器电路图；

图5为本发明实施例的LDO小信号等效模型示意图；

图6为本发明实施例的零极点分布图；

图7为本发明实施例的LDO环路增益相位曲线图；

图8为本发明实施例的无C_C1补偿时环路增益相位曲线；

图9为本发明实施例的其他零极点分布时环路增益相位曲线图；

图10为本发明实施例的电源抑制PSR优化图。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

一种高电源抑制LDO电路，如图1所示，包括误差放大器EA、次级放大器SA、电压减法器、缓冲器Buffer、功率管M_P、反馈电路、负载电路、第一补偿电路、第二补偿电路，器件内部的工作电压与误差放大器的电源引脚、次级放大器的电压引脚、电压减法器、缓冲器、功率管的源极连接，第一参考电压与误差放大器的反相输入端连接，误差放大器的同相输入端与反馈电路连接，误差放大器的输出端与次级放大器的反相输入端、电压减法器连接，第二参考电压与次级放大器的同相输入端连接，次级放大器的输出端与电压减法器连接，次级放大器的输出端经第一补偿电路与电压减法器、缓冲器连接，第三参考电压与缓冲器连接，缓冲器的输出端与功率管的栅极、第二补偿电路连接，功率管的漏极、第二补偿电路与反馈电路、负载电路、电压输出端连接。

如图1所示，电压减法器包括第一MOS管M1和第二MOS管M2，第一MOS管的漏极与器件内部的工作电压连接，第一MOS管的源极与第二MOS管的漏极连接，第二MOS管的源极接地，第一MOS管的栅极与误差放大器的输出端连接，次级放大器的输出端与第二MOS管的栅极连接，第二补偿电路接在第一MOS管的源极与第二MOS管的漏极连接处和次级放大器的输出端之间。

如图1所示，反馈电路包括第一反馈电阻R₁和第二反馈电阻R₂，第一反馈电阻和第二反馈电阻串联，误差放大器的同相输入端接在第一反馈电阻和第二反馈电阻的连接处，第一反馈电阻与功率管的漏极、第二补偿电路连接，第二反馈电阻接地。

如图1所示，负载电路包括负载电阻R_L和负载电容C_L，负载电阻的一端、负载电容的一端与功率管的漏极、第二补偿电路连接，负载电阻的另一端、负载电容的另一端均接地。

如图1所示，第一补偿电路包括第一补偿电容C_C1，第一补偿电容接在第一MOS管的源极与第二MOS管的漏极连接处和次级放大器的输出端之间。优选的，第一补偿电容采用密勒电容。

如图1所示，第二补偿电路包括第二补偿电容C_C2和补偿电阻R_C，第二补偿电容和补偿电阻串联，补偿电阻与缓冲器的输出端连接，第二补偿电容与功率管M_P的漏极、第一反馈电阻连接。

如图2所示，误差放大器为折叠共源共栅放大器。其中，I为电流源，可由芯片带隙基准源提供；M₁、M₂、M₃为电流镜；M₄为二极管连接，为M₁₆和M₁₇提供偏置电压；M₅、M₆、M₇为电流镜；M₈、M₉为差分输入对；R、M₁₀、M₁₁为偏置产生电路，为M₁₂-M₁₅提供偏置电压；M₁₂-M₁₉为共源共栅级。V_REF1、V_FB、V_E端口分别接图1中的同名线。

如图3所示，次级放大器为五管放大器。其中，I为电流源，可由芯片带隙基准源提供；M₁、M₂为电流镜；M₂-M₆为5管放大器。V_REF2、V_E、V_S端口分别接图1中的同名线。

如图4所示，缓冲器包括输入对和电流镜，图4中，M₁、M₂为输入对，M₃、M₄为电流镜。输入对与电流镜连接，器件内部的工作电压与输入对中MOS管的源极连接，输入对中一个MOS管的栅极接在第一MOS管的源极与第二MOS管的漏极连接处，输入对中另一个MOS管的栅极与第三参考电压连接，输入对中另一个MOS管的栅极与电流镜中MOS管的漏极的连接处与功率管的栅极、第二补偿电路连接，电流镜中MOS管的源极接地。V_REF3、V_P、V_G端口分别接图1中的同名线。

如图1所示，误差放大器将V_REF1、V_FB的误差放大，提供较大增益，输出V_E；次级放大器将V_REF2、V_E的误差放大，输出V_S；V_E通过共源级M₁管输出到V_P，V_S通过共栅级M₂管输出到V_P，两个路径信号在V_P处合并；从V_E到V_P点具有一定增益，以减小V_E点电压的变化范围，使误差放大器的直流工作点保持稳定；缓冲器增益较小，输出V_G，具有较低的输出阻抗；M_P为功率管，将V_G放大输出到V_OUT；V_OUT经过反馈电阻R₁和R₂分压得到V_FB，反馈输入到误差放大器。

其小信号等效模型如图5所示，其中包括多个极点和零点。误差放大器的等效跨导为g_mE，输出节点的等效负载为R_E和C_E，输出节点的极点为ω_E，其表达式为：

次级放大器的等效跨导为g_mS，输出节点的等效负载为R_S和C_S，输出节点的极点为ω_S，由于添加了米勒补偿电容C_C1，若图1中M₁和M₂的跨导分别为g_mP1和g_mP2，ω_S表达式为：

电压减法器的等效跨导为g_mP，输出节点的等效负载为R_P和C_P，输出节点的极点为ω_P，其表达式为：

电压减法器两个输入的并联路径产生一个左平面零点ω_Z1，ω_Z1表达式为：

电压减法器的等效跨导为g_mB，输出节点的等效负载为R_G和C_G，输出节点的极点为ω_G，其表达式为：

R_C和C_C2的米勒补偿产生的极点为ω_C，其表达式为：

米勒补偿R_C、C_C2和功率管的并联路径产生一个左平面零点ω_Z2，其表达式为：

LDO输出V_OUT处的极点为ω_O，其表达式为：

为了减少芯片管脚数量，本电路采用无片外电容结构，主极点需要在功率管的栅极。本电路的零点和极点的分布如图6中(a)所示，从频率低到高分别为ω_G、ω_S、ω_Z2、ω_Z1、ω_E、ω_C、ω_P，而ω_O则根据负载电流变化。根据式(8)可知，负载电流最大时，为满载(图中Full Load)情况，此时由于功率管跨导g_mO跟随功率管电流增大而增大，因此ω_O最大；负载电流最小时，为空载(图中Zero Load)情况，此时由于功率管跨导g_mO跟随功率管电流减小而减小，因此ω_O最小。将该零极点***代入软件计算出波特(Bode)图如图7所示，图中上侧为幅度曲线，下侧为相位曲线。其中,实线为满载情况，虚线为空载情况。可见从满载到空载范围内环路均保持稳定，相位裕度大于40°。

环路增益传递函数LoopGain(s)表达式如下：

电源噪声的耦合路径有多处，包括误差放大器、次级放大器、电压减法器、缓冲器和功率管。若误差放大器、次级放大器、电压减法器、缓冲器电路自身的增益分别为A_E、A_S、A_P、A_B，电源抑制分别为PSR_E、PSR_S、PSR_P、PSR_B，LDO输出的总电源抑制为PSR_LDO，表达式为：

其中，

P_O＝g_mO(R_L//r_O)+R_L/(R_L+r_O) (12)

P_B＝-g_mO(R_L//r_O)·PSR_B (13)

根据仿真可知，P_O约12dB，P_B约-8dB，P_P约-3dB。因此，P_O远大于P_B、P_P。式(11)可简化为：

而传统LDO的环路增益和电源抑制分别为：

其中，A_DC为直流增益，可表示为：

将式(16)(17)(18)和式(9)(10)(15)对比可知，由于本电路的环路增益大，PSR更小。而直流附近的PSR差值可表示为：

因此，电源抑制的优化情况如图10所示。可以优化低频部分的电源抑制从-42dB到-75dB左右，优化中频3MHz的电源抑制从-20dB到-50dB左右。主要取决于次级放大器和缓冲器的直流增益。本电路中次级放大器、电压减法器和缓冲器的工作电流分别为3uA、20uA、26uA，共49uA，占用额外功耗很小。若使用到射频前端，则可减小电源串扰的中低频杂散30dB以上。

在一实施例中，若不添加米勒补偿电容C_C1，则ω_S、ω_P没有产生极点***效果，因此，ω_S向高频移动，ω_P向低频移动，同时ω_Z1也向高频移动，如图6中(b)所示。表达式变为：

此时，环路3dB带宽随ω_S向高频移动，单位增益带宽GBW增大，而非主极点ω_P向低频移动，向GBW靠近，必然导致环路相位裕度降低。将该零极点***代入软件计算出波特(Bode)图如图8所示，可见空载时相位裕度过低小于0°，***不稳定。

在一实施例中，若为了得到更宽的BW来优化中频处PSR，将主极点ω_G向高频移动，同时将ω_E向高频移动，如图6中(c)所示。首先，ω_E向高频移动，则在相同负载电容C_E的情况下，R_E需要更小，此时会降低误差放大器的增益，导致直流处PSR下降。另外，由于ω_C、ω_E、ω_O三个极点在频率上距离减小，导致GBW距离该三个极点近，相位裕度难以满足。若满足空载裕度时，满载裕度会因为ω_O向高频移动而变差；若满足满载裕度时，空载裕度会因为ω_O向低频移动而变差。将该零极点***代入软件计算出波特(Bode)图如图9所示，满载相位裕度小于0°，***不稳定。最终导致满载和空载时需要使用不同的负载电容来保证稳定性，牺牲了LDO负载电路选择的灵活性。

功率管栅极为环路主极点，由于负载电流较大，功率管面积较大，C_G正比于功率管面积。根据式(5)可知，为了增大LDO环路带宽，需要将ω_G向高频移动，因此需要减小R_G。即缓冲器输出级阻抗不能太大，增益也不会太大，本电路中缓冲器增益约12dB。

由于ω_E和ω_P是环路的非主极点，在增益不变的情况下，负载阻抗R_E和R_P保持不变，若负载电容C_E和C_P增大，根据式(1)(3)可知，ω_E和ω_P向低频移动，相位裕度会减小，导致***不稳定。因此，节点负载电容C_E和C_P必须足够小。

误差放大器必须选择折叠共源共栅架构。考虑到锁相环电路对于闪烁噪声敏感，为了减小闪烁噪声，误差放大器的主要噪声贡献MOS管需要较大的W和L，包括M₈、M₉、M₁₂、M₁₃、M₁₈、M₁₉。增大W和L时，MOS管漏极电容会随之增大。而M₁₄～M₁₇管的噪声贡献很小，可以使用很小的W和L。因此V_E节点的负载电容C_E保持不变。若没有使用折叠共源共栅架构时，缺少M₁₄-M₁₇，无法增大M₁₂、M₁₃、M₁₈、M₁₉的W和L，即LDO的噪声性能和相位裕度相互制约。

以上，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制；凡本行业的普通技术人员均可按说明书附图所示和以上而顺畅地实施本发明；但是,凡熟悉本专业的技术人员在不脱离本发明技术方案范围内，利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时,凡依据本发明的实质技术对以上实施例所作的任何等同变化的更动、修饰与演变等，均仍属于本发明的技术方案的保护范围之内。

Claims (10)

1.一种高电源抑制LDO电路，其特征在于：包括误差放大器、次级放大器、电压减法器、缓冲器、功率管、反馈电路、负载电路、第一补偿电路、第二补偿电路，器件内部的工作电压与所述误差放大器的电源引脚、所述次级放大器的电压引脚、所述电压减法器、所述缓冲器、所述功率管的源极连接，第一参考电压与所述误差放大器的反相输入端连接，所述误差放大器的同相输入端与所述反馈电路连接，所述误差放大器的输出端与所述次级放大器的反相输入端、所述电压减法器连接，第二参考电压与所述次级放大器的同相输入端连接，所述次级放大器的输出端与所述电压减法器连接，所述次级放大器的输出端经所述第一补偿电路与所述电压减法器、所述缓冲器连接，第三参考电压与所述缓冲器连接，所述缓冲器的输出端与所述功率管的栅极、所述第二补偿电路连接，所述功率管的漏极、所述第二补偿电路与所述反馈电路、所述负载电路、电压输出端连接。

2.如权利要求1所述的一种高电源抑制LDO电路，其特征在于：所述电压减法器包括第一MOS管和第二MOS管，所述第一MOS管的漏极与所述器件内部的工作电压连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，所述第二MOS管的源极接地，所述第一MOS管的栅极与所述误差放大器的输出端连接，所述次级放大器的输出端与所述第二MOS管的栅极连接，所述第二补偿电路接在所述第一MOS管的源极与所述第二MOS管的漏极连接处和所述次级放大器的输出端之间。

3.如权利要求2所述的一种高电源抑制LDO电路，其特征在于：所述反馈电路包括第一反馈电阻和第二反馈电阻，所述第一反馈电阻和所述第二反馈电阻串联，所述误差放大器的同相输入端接在所述第一反馈电阻和所述第二反馈电阻的连接处，所述第一反馈电阻与所述功率管的漏极、所述第二补偿电路连接，所述第二反馈电阻接地。

4.如权利要求1所述的一种高电源抑制LDO电路，其特征在于：所述负载电路包括负载电阻和负载电容，所述负载电阻的一端、所述负载电容的一端与所述功率管的漏极、所述第二补偿电路连接，所述负载电阻的另一端、所述负载电容的另一端均接地。

5.如权利要求3所述的一种高电源抑制LDO电路，其特征在于：所述第一补偿电路包括第一补偿电容，所述第一补偿电容接在所述第一MOS管的源极与所述第二MOS管的漏极连接处和所述次级放大器的输出端之间。

6.如权利要求5所述的一种高电源抑制LDO电路，其特征在于：所述第二补偿电路包括第二补偿电容和补偿电阻，所述第二补偿电容和所述补偿电阻串联，所述补偿电阻与所述缓冲器的输出端连接，所述第二补偿电容与所述功率管M_P的漏极、所述第一反馈电阻连接。

7.如权利要求1所述的一种高电源抑制LDO电路，其特征在于：所述误差放大器为折叠共源共栅放大器。

8.如权利要求1所述的一种高电源抑制LDO电路，其特征在于：所述次级放大器为五管放大器。

9.如权利要求2所述的一种高电源抑制LDO电路，其特征在于：所述缓冲器包括输入对和电流镜，所述输入对与所述电流镜连接，器件内部的工作电压与所述输入对中MOS管的源极连接，所述输入对中一个MOS管的栅极接在所述第一MOS管的源极与所述第二MOS管的漏极连接处，所述输入对中另一个MOS管的栅极与第三参考电压连接，所述输入对中另一个MOS管的栅极与所述电流镜中MOS管的漏极的连接处与所述功率管的栅极、所述第二补偿电路连接，所述电流镜中MOS管的源极接地。

10.如权利要求5所述的一种高电源抑制LDO电路，其特征在于：所述第一补偿电容采用密勒电容。

Images