CN114695146A - 一种板级***级封装方法、结构、电路板及形成方法 - Google Patents

一种板级***级封装方法、结构、电路板及形成方法 Download PDF

Info

Publication number
CN114695146A
CN114695146A CN202110130745.XA CN202110130745A CN114695146A CN 114695146 A CN114695146 A CN 114695146A CN 202110130745 A CN202110130745 A CN 202110130745A CN 114695146 A CN114695146 A CN 114695146A
Authority
CN
China
Prior art keywords
chip
pad
circuit board
board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110130745.XA
Other languages
English (en)
Inventor
黄河
向阳辉
刘孟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to PCT/CN2021/143214 priority Critical patent/WO2022143930A1/zh
Publication of CN114695146A publication Critical patent/CN114695146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种板级***级封装方法、结构及电路板形成方法、结构，封装方法包括：提供电路板，电路板具有正面和背面，正面形成有多个第一焊垫，第一焊垫凹陷于正面；提供多个第一芯片，第一芯片其中一表面形成有第二焊垫，第二焊垫凹陷于表面；将第一芯片与电路板键合，第一焊垫与第二焊垫相对围成第一空隙；通过电镀工艺在第一空隙形成第一导电凸块以电连接第一焊垫、第二焊垫。相对于传统的封装工艺，工艺流程简单，封装效率高；通过电镀工艺形成每一芯片与电路板的电连接，相较于传统的每个芯片单独焊接与电路板实现电连接，极大的提高了封装效率。电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现板级的***级封装工艺。

Description

一种板级***级封装方法、结构、电路板及形成方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及板级的***级封装方法、结构、电路板及形成方法。
背景技术
***级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个***或者子***。
倒装芯片(FC，Flip-Chip)焊接为目前比较常用的一种***级封装方法。该***级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。
但是，现有的***级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与PCB板的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时容易造成电路板压裂。
发明内容
本发明要解决的问题是现有的板级***级封装封装效率低、无法与前段的芯片形成工艺兼容等。
为了实现上述目的，本发明提供一种板级***级封装方法，包括：提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；
提供多个第一芯片，所述第一芯片其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述表面；
将所述第一芯片与所述电路板键合，所述第一焊垫与所述第二焊垫相对围成第一空隙；
通过电镀工艺在所述第一空隙形成第一导电凸块以电连接所述第一焊垫、第二焊垫。
本发明还提供一种板级***级封装结构，包括：
电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述正面；
多个第一芯片，所述第一芯片其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述表面；
所述第一芯片与所述电路板键合在一起，所述第一焊垫与所述第二焊垫通过电镀的第一导电凸块电连接。
本发明还提供一种电路板，包括：
至少一层板，每层板至少包括基板、位于所述基板表面互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接；
所述电路板的正面形成有具有光刻键合特性的第一有机介质层或第一无机介质层，第一焊垫埋设于所述第一有机介质层或第一无机介质层；
和/或，
还包括第四焊垫，所述第四焊垫位于所述电路板底层的所述互连结构上与相应所述互连结构电连接，所述背面形成有光刻键合特性的第二有机介质层或第二无机介质层，第四焊垫埋设于所述第二有机介质层或所述第二无机介质层。
本发明还提供一种电路板的形成方法，包括：
至少形成一层板，每层板至少包括基板、位于所述基板表面的互连结构；
形成位于顶层的板后，在顶层板上形成第一焊垫、第一焊垫与位于顶层板的所述互连结构电连接；
在所述顶层板上形成具有光刻键合特性的第一有机介质层或第一无机介质层，覆盖所述电路板表面、暴露出所述第一焊垫；
和/或，
在底层板上形成第四焊垫、第四焊垫与位于底层板的互连结构电连接，在所述底层板上形成具有光刻键合特性的第二有机介质层或第一无机介质层，覆盖所述电路板表面、暴露出所述第四焊垫。
本发明的有益效果在于：
本发明完全避开了传统的PCB板上的利用焊接实现芯片与电路板电连接的封装工艺，通过电镀工艺形成第一导电凸块，以实现第一芯片与电路板电连接。第一、相对于传统的封装工艺，工艺流程简单，封装效率高；第二、可以将所有的芯片均键合在电路板上之后，通过电镀工艺形成每一芯片与所述电路板的电连接，相较于传统的每个芯片单独焊接与电路板实现电连接，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现板级的***级封装工艺。
进一步地，第一芯片与电路板之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述第一导电凸块***的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一芯片与电路板之间的间隙，从而节省了塑封工艺的时间。另外，干膜材料的可光刻键合材料，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与电路板的结合应力。进一步的，可光刻键合材料可以定义第一导电凸块的位置，防止电镀工艺中第一导电凸块横向外溢。
进一步地，当所述第一焊垫和所述第二焊垫的正对部分、错开部分的面积大于第一焊垫或第二焊垫面积的二分之一时，可以更好的实现电镀工艺，使形成的第一导电凸块尽可能完整的填充第一空隙内，避免形成的第一导电凸块与焊垫接触面积过小而导致电阻增大；另一方面，错开的部分可以更容易与电镀液接触，这样可以避免由于第一空隙小而导致电镀液不容易流入第一空隙而导致无法形成比较完好的第一导电凸块的问题。
进一步地，当第一空隙的高度为5-200微米时，既满足了电镀液容易进入第一空隙进行电镀，也避免了第一空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
进一步的，由于无需利用焊接工艺，电路板上的无需再形成阻焊剂和助焊剂，可以是具有光刻键合特性的有机介质层或者也可以是无机介质层，从而提升电路板的形成效率，节省工艺。当顶层是具有光刻键合特性的有机介质层时，可以根据需要选择一定厚度的有机介质层，方便后续将第一芯片键合至电路板上，无需额外形成键合层。当顶层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入第一空隙中，提高第一导电凸块的形成良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5示出了根据本发明实施例一中板级***级封装方法中不同步骤中对应的结构示意图；
图6-图8为本发明实施例二中板级***级封装结构示意图；
图9为本发明实施例三中板级***级封装结构示意图；
图10为本发明实施例四中板级***级封装结构示意图；
图11为本发明实施例五中板级***级封装结构示意图；
图12为本发明实施例六中板级***级封装结构示意图；
图13为本发明实施例七中板级***级封装结构示意图；
图14为本发明实施例八中板级***级封装结构示意图；图15为本发明实施例九中板级***级封装结构示意图；
图16至图19示出了根据本发明实施例的电路板形成过程中不同步骤中对应的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种板级***级封装方法，包括：
提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；
提供多个第一芯片，所述第一芯片其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述表面；
将所述第一芯片与所述电路板键合，所述第一焊垫与所述第二焊垫相对围成第一空隙；
通过电镀工艺在所述第一空隙形成第一导电凸块以电连接所述第一焊垫、第二焊垫。
本发明完全避开了传统的PCB板上的利用焊接实现芯片与电路板电连接的封装工艺，通过电镀工艺形成导电凸块，以实现第一芯片与电路板电连接。第一、相对于传统的封装工艺，工艺流程简单，封装效率高；第二、可以将所有的芯片均键合在电路板上之后，通过电镀工艺形成每一芯片与所述电路板的电连接，相较于传统的每个芯片单独焊接与电路板实现电连接，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺或晶圆级封装工艺实现板级的***级封装工艺。
下面将结合附图对本发明的具体实施例进行详细的说明。
实施例一
本发明实施例1提供一种板级***级封装的方法，参考图1-图5，对该封装方法进行说明。
参考图1，提供电路板10，所述电路板10具有正面和背面，所述正面形成有多个第一焊垫11，所述第一焊垫11凹陷于所述正面。该第一焊垫11可以是焊盘(PAD)，但不限于焊盘，也可以是其他具有电连接功能的导电块。
所述电路板10包括：至少一层板12，每层板12至少包括基板、位于所述基板表面的互连结构，所述第一焊垫11位于顶层板上与所述互连结构电连接。电路板10为印刷线路板即PCB板，电路板10可以是单层板，双层板，三层板，四层板等，具体的，电路板10的层数可以根据实际需求确定。本实施例中，电路板10为三层板，每层板12包括位于基板表面的互连结构14、与互连结构14电连接的互连插塞15，互连插塞15包括通孔及通孔表面镀有的导电层，且通孔内填充绝缘树脂。或者，也可以在通孔内填充导电树脂，节省形成导电层的工艺。本发明中，也可以根据实际需求，确定每层板是否包含互连插塞、互连结构，可以只有互连结构，没有互连插塞。本发明中，电路板不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。
现有技术中，电路板顶层为阻焊层、助焊层，阻焊剂覆盖电路板顶面且暴露出焊垫。本发明中，电路板的顶层可以同现有技术相同，在顶面设置阻焊层、阻焊；由于本发明中，第一芯片与电路板的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。顶层可以是具有光刻键合特性的第一有机介质层13，第一焊垫11埋设于所述第一有机介质层13且部分暴露在外。当顶层是具有光刻键合特性的第一有机介质层时，可以根据需要选择一定厚度的第一有机介质层，方便后续将第一芯片键合至电路板上，无需额外形成键合层，这样可以节省工艺，从而提升电路板的形成效率。顶层也可以是第一无机介质层，当顶层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入第一空隙中，提高第一导电凸块的形成良率；而且，由于无需形成助焊层、阻焊层，这样可以节省工艺，从而提升电路板的形成效率。
参考图2和图3，提供多个第一芯片30，所述第一芯片30其中一表面形成有第二焊垫31，所述第二焊垫31凹陷于所述表面；通常，含有第二焊垫31的面为芯片的正面，但可以是芯片的背面，第一芯片30中可以含有穿硅通孔(Through Silicon Via，简称TSV)，第二焊垫31与该穿硅通孔电连接。
将所述第一芯片30与所述电路板10键合，所述第一焊垫11与所述第二焊垫31相对围成第一空隙32。该第一空隙32为后续的电镀工作做准备，后续会在该第一空隙中形成第一导电凸块，以实现第一焊垫11和第二焊垫31的电连接。
继续参考图2和图3，本实施例中，通过可光刻键合材料20将所述第一芯片30键合于所述电路板10，所述可光刻键合材料20避开第一焊垫11设置。其中，可光刻键合材料20可以形成在电路板10上，也可以形成在第一芯片30上，还可以是在第一芯片30以及电路板10上均形成可光刻键合材料。
本实施例中，在电路板10上形成可光刻键合材料20。具体方法包括：在所述电路板表面上形成可光刻的键合材料；对所述可光刻键合材料进行图形化形成开口以露出所述第一焊垫11；通过所述可光刻键合材料将所述第一芯片30与所述电路板10键合在一起。其中，可光刻键合材料可以是液体干膜，也可以是膜状干膜。液态干膜可以旋涂在电路板10的表面上，然后进行图形化工艺。膜状干膜可以贴覆在电路板10的表面上，然后进行图形化工艺。
其中，所述可光刻键合材料20覆盖后续形成的所述第一导电凸块***的区域，即定义第一导电凸块的形成位置，也就是说可光刻键合材料围成了第一空隙40的边界，后续导电凸块不能超越该边界，方便进行电镀工艺的控制。由于，第一芯片30与电路板10之间通过可光刻键合材料20实现物理连接，而且可光刻键合材料覆盖所述第一导电凸块***的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一芯片与电路板之间的间隙，从而节省了塑封工艺的时间。另外，干膜材料的可光刻键合材料，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与电路板的结合应力。
本发明实施例中，所述可光刻的键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖所述芯片面积的10％，可以保证第一芯片与电路板之间的粘结强度。
本发明实施例中，第一有机介质层13可以是可光刻键合材料，在此情形下无需单独形成可光刻键合材料20，节省工艺。
其中，电路板10上的多个第一芯片可以为具有同功能的芯片；也可以是所述多个第一芯片至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块，比如形成有互连结构的互连芯片，互连结构可以包括插塞或者TSV结构)，有源器件可以包括传感器模组芯片、CIS芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。或者，所述第一芯片为裸芯片，或者所述第一芯片顶面具有塑封层，或者所述第一芯片顶面具有屏蔽层，或者所述第一芯片为具有与外界连通的开口的芯片，或者所述第一芯片为顶面接收红外辐射的芯片，或者所述第一芯片顶面为接收可见光的芯片，或者所述第一芯片顶面为接收射频信号的芯片，或者，所述第一芯片也可以是柔性电路板FPC
所述传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
其中，所述MEMS芯片包括热堆传感器芯片，热堆传感器芯片与逻辑芯片集成在一起可以实现红外传感功能，比如实现测温。
所述MEMS芯片也可以是麦克风传感器，麦克风传感器与逻辑芯片集成在一起可以实现声波传感功能。
所述滤波器芯片包括：表面声波谐振器、体声波谐振器至少其中之一。
参考图4，通过电镀工艺在所述第一空隙形成第一导电凸块40以电连接所述第一焊垫11、第二焊垫31。
本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块的材料以及第一焊垫、第二焊垫的材料确定。第一焊垫11、第二焊垫31的材料选自铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。第一导电凸块的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。可选实施例中，第一导电凸块的高度为5-200μm，如10μm、50μm、100μm。当第一导电凸块即第一空隙的高度为5-200μm时，既满足了电镀液容易进入第一空隙进行电镀，也避免了第一空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
可以选择，化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照下表1。
表1
Figure BDA0002925140110000091
Figure BDA0002925140110000101
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
为了更好的实现电镀，形成比较完善的第一导电凸块40，第一焊垫、第二焊垫的设置也需要满足一定的要求，比如：所述第一焊垫或所述第二焊垫的暴露出面积为5-200平方微米，在该范围内，焊垫可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良；而且，也可以保证接触面积不会过大而降低电镀效率及不会占用过多的面。
形成的第一导电凸块的横截面积大于10平方微米，既可以保证第一导电凸块占用的面积不会太大，也可以保证第一导电凸块与焊垫之间的结合强度。
为了可以更好进行电镀工艺，可以设计所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积为大于pad的二分之一。当所述第一焊垫和所述第二焊垫的正对部分、错开部分的面积大于pad的二分之一时，可以更好的实现电镀工艺，使形成的导电凸块尽可能完整的填充第一空隙内，避免形成的导电凸块与焊垫接触面积过小而导致电阻增大；另一方面，错开的部分可以更容易与电镀液接触，这样可以避免由于第一空隙小而导致电镀液不容易流入第一空隙而导致无法形成比较完好的导电凸块的问题。
可选方案中，导电凸块的材料与第二焊垫、第一焊垫的材料相同，这样更容易在第一空隙中形成导电凸块。当然，第一焊垫、第二焊垫的材料可以与导电凸块的材料不同，为了后续更容易形成导电凸块，可以在第一焊垫或第二焊垫上先形成材料层，该材料层的材料与导电凸块的材料相同，形成材料层的方法可以为沉积工艺。
参考图5，形成塑封层50，该塑封层50覆盖电路板10及其上键合的第一芯片30。当然，本发明中也可以无需形成塑封层50。比如，键合的芯片为图像传感器芯片模组，可以不形成塑封层50，如果形成塑封层50，则需要在图像传感器芯片模组上进行开口，以暴露出滤光片。本实施例中，进行了塑封工艺，但本发明中是否需要进行塑封工艺需要根据实际情况确定，比如第一芯片为进行了塑封的芯片，则无需再进行本步骤的塑封工艺。
具体地，可以通过注塑工艺形成所述塑封层50。注塑工艺的填充性能较好，可以使注塑剂较好地填充在多个第二芯片20之间，从而使第二芯片200具有良好的封装效果。在其他实施例中，还可以采用其他工艺形成所述封装层。
其中，在本实施例中，第一芯片与电路板之间的间隙被可光刻键合材料层完全填充，因此塑封层50无需填充在第一芯片和电路板之间，从而可以节省塑封工艺的时间。当然，本发明中，如果第一芯片和电路板之间如果并没有完全被可光刻键合材料占据、存在间隙，则塑封层会进入该间隙，对第一芯片进行更好的绝缘、密封以及保护作用。
参考图6，键合在电路板上的第一芯片包括连接芯片30b，该连接芯片30b的顶面可以通过电镀工艺形成导电凸块30b1，该电镀工艺可以与形成凸块40的电镀工艺同时进行。导电凸块30b1也可以通过植球工艺形成。该连接芯片30b可以作为其他芯片与电路板连接的桥梁，在该连接芯片上堆叠其他芯片或者通过打线的方式将连接芯片与其他芯片电连接。
参考图7，与图6显示的实施例不同，该例子中，在进行了塑封工艺后，可以在塑封层上形成互连结构以电连接芯片30b与其他第一芯片30，之后利用电镀工艺或者植球工艺形成导电凸块30b1。
实施例二
参考图8-图11，在实施例二中，部分第一芯片30a需要有工作腔，可以在可光刻键合材料中形成第一空腔21，作为第一芯片30a的工作腔；之后第一芯片30a键合在第一空腔21上，第一空腔21可以为封闭的空腔，可以为非封闭空腔。其中，本实施例中，部分第一芯片30a的下方需要具有空腔，部分第一芯片30的下方不需要空腔。在其他实施例中，也可以是整个电路板上的第一芯片30下方均具有第一空腔，此种情况，需要对每一个第一芯片30对应的可光刻键合材料部分均形成第一空腔。
实施例二的板级***级封装的方法与实施例一的差异在于：形成在电路板上形成可光刻键合材料后，图形化可光刻键合材料时，不仅暴露出第一焊垫，也形成第一空腔，所述第一芯片键合于所述第一空腔上。其他与实施例相同，在此不做赘述。
当可光刻键合材料形成在第一芯片30上时，可以对第一芯片30上的可光刻键合材料20进行图形化形成第一空腔21。
第一芯片可以是上下均需要空腔的芯片，比如体声波薄膜谐振器；第一芯片也可以是仅需要具有上空腔或下空腔的芯片，比如表面声波谐振器。
参考图8，所述第一芯片30a可以含有第二空腔3011，该第一芯片30a可以为体声波滤波器的FBAR滤波器，其包括谐振结构3013(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构两侧的第一空腔21以及第二空腔3011。第一芯片也可以是其他含有空腔的芯片，比如红外热堆传感器。
参考图9、图10，第一芯片30a可以未含第二空腔，比如参考图7可以为表声波滤波器其包括谐振结构3013(包括叉指电极以及压电膜)，比如参考图8，可以为SMR体声波滤波器其包括谐振结构3013(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构一侧的第一空腔21以及另一侧的布拉格反射层3014。
参考图11，含有空腔21的第一芯片30c，也可以是该空腔21需要与外界环境连通的空腔，比如麦克风传感器，其上空腔需要与外界连通。该实施例中，可以在键合第一芯片之前，在电路板10中的预设位置利用激光切割或机械切割的方式形成通孔211，该通孔211与空腔21连通。该实施例中，也可以在键合第一芯片之后，在电路板10中的预设位置利用激光切割或机械切割的方式形成通孔211，该通孔211与空腔21连通。
该实施例中，由于通过在干膜中形成第一空腔21，则在制造第一芯片30时，则可以无需在第一芯片30a中形成第一空腔，可以节省工艺流程，从而节约成本，提升工艺效率。相对于现有技术而言，通常是盖板侧，盖板形成该空腔21，在有些情形盖板上需要形成电路结构以实现芯片的互连。在该实施例的各种情形中，电路板可以作为盖板，而且，也可以利用电路板中的电连接结构实现第一芯片在盖板一侧的互连，当然，也可以根据实际情况，将第一芯片的互连均在芯片内完成，无需借助电路板，由电路板完成第一芯片与其他芯片之间的互连。
实施例三
参考图12，与实施例一不同的是：电路板10的反面还包括第四焊垫16，所述第四焊垫16位于底层板的所述互连结构上与相应所述互连结构电连接，进行所述电镀工艺时，在所述第四焊垫16上形成第二导电凸块80。
所述第四焊垫的暴露出面积为5-200平方微米，在该范围内，焊垫可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良。
另外，如果电路板的背面也粘贴第一芯片，则第二有机介质层17可以是可光刻键合材料，在此情形下无需单独在粘贴的芯片和电路板之间再形成可光刻键合材料，以节省工艺。
当电路板底层即背面形成第二导电凸块时，通常需要在背面形成阻焊层，阻焊层覆盖电路板底面即背面且暴露出第二导电凸块，确保焊接过程中，在第二导电凸块外周的阻焊层区域不会出现焊接的现象。
实施例四
参考图13，与实施例二不同的是：
实施例四中，所述电路板10包括凹槽(图中未标号)，所述凹槽内嵌设有第二芯片70，所述第二芯片70表面具有第三焊垫71，所述第三焊垫71与相应第一芯片30的第二焊垫31相对形成所述第一空隙。在该第一空隙内形成导电凸块的形成工艺与第一焊垫和第二焊垫之间的导电凸块工艺相同，而且二者同时形成，在此不做赘述。
实施例五
参考图14，在本发明的以上各个实施例中，仅在电路板的其中一面即顶面上键合了第一芯片，在本发明的第五实施例中，可以是在电路板的正面键合第一芯片、背面也键合第一芯片，第一芯片上的第二焊垫与电路板正面的第一焊垫之间形成第一空隙，背面第一芯片上的第一焊垫与电路板背面的第四焊垫之间形成第一空隙，进行电镀工艺时，同时在正面的第一芯片与电路板之间、背面的第一芯片与电路板之间形成导电凸块40。正面和背面的导电凸块40形成的电镀工艺可以同时进行，也可以分别进行；也可以先进行电路板正面的第一芯片键合工艺，之后进行电镀工艺，接着进行电路板背面的第一芯片键合工艺，之后进行电镀工艺。
实施例一中，相关的内容可以援引于此，在此不做赘述。
该实施例中，电路板的底层可以同现有技术相同，在底面设置阻焊层、阻焊；由于本发明中，第一芯片与电路板的电连接无需通过焊接实现，因此底面可以不设置阻焊层(绿油)，也可以不设置助焊层。底层可以是具有光刻键合特性的第二有机介质层17(参考图15)，第四焊垫16埋设于所述第二有机介质层17且部分暴露在外。当底层是具有光刻键合特性的第二有机介质层时，可以根据需要选择一定厚度的第二有机介质层，方便后续将第一芯片键合至电路板上，无需额外形成键合层，这样可以节省工艺，从而提升电路板的形成效率。底层也可以是第二无机介质层，当底层是无机介质层时，相比有机介质层而言，电镀液在无机介质层上的表面张力小，电镀液更容易进入第一空隙中，提高导电凸块的形成良率；而且，由于无需形成助焊层、阻焊层，这样可以节省工艺，从而提升电路板的形成效率。
实施例六
参考图15，实施例六中，所述第一芯片30的另一面形成有第五焊垫32，在将第一芯片30键合在电路板上之后，可以在第二芯片30上键合第三芯片33，键合可以采用可光刻键合材料20，比如干膜；所述第三芯片33含有第六焊垫34，所述第五焊垫与所述第六焊垫之间形成第二空隙；通过电镀工艺在所述第二空隙形成第三导电凸块35。
形成第三导电凸块35的工艺可以同形成第一导电凸块40的形成工艺。
本实施例中，先将第一芯片键合于电路板，之后将第三芯片键合于第一芯片，之后进行电镀工艺形成第一导电凸块40和第三导电凸块34；在其他实施例中，可以先将第一芯片与第三芯片键合在一起之后，再将键合再一起的第一芯片与第三芯片一起键合在电路板上；然后进行电镀工艺。第三芯片与第一芯片之间的键合方式以及工艺可以参考第一芯片与电路板之间的键合方式以及工艺，在此不做赘述。
关于第二空隙的大小、高度等的设置可以参考第一实施例；关于第五焊垫与第六焊垫的大小、面积、相互位置关系等可以参考第一焊垫与第二焊垫的设置。
其中，图12中示意第二焊垫31与第五焊垫32之间通过TSV互连，但本实施例中，不限于此种情形，第二焊垫31与第五焊垫32之间可以通过其他的互连方式实现电连接，比如第二焊垫31与相应的第五焊垫32之间通过互连线和插塞实现电连接。
本发明的实施例一至实施例六阐述了各种具体的情形，其中实施例一至实施例六阐述的各种情形可以根据需要进行相应的组合形成新的实施例。在本发明中不做一一阐述，本领域技术人员根据本发明的教导可以得出不同于实施例一至实施例六所列情形的具体实施例。
实施例七
参考图5、图6、图7、图8、图9、图10、图11及图12，实施例七提供一种板级***级封装结构，包括：
电路板10，所述电路板10具有表面，所述表面形成有多个第一焊垫11，所述第一焊垫11凹陷于所述电路板表面；该表面可以是正面或背面、也可以是包括了背面和正面；
多个第一芯片30，所述第一芯片30其中一表面形成有第二焊垫31，所述第二焊垫31凹陷于所述第一芯片表面；
所述第一芯片30与所述电路板10键合在一起，所述第一焊垫与所述第二焊垫相对围成第一空隙，所述第一空隙内形成有电镀的第一导电凸块40以电连接所述第一焊垫11、第二焊垫31。
所述第一芯片30与所述电路板10通过可光刻键合材料20键合在一起，所述可光刻键合材料20避开焊垫(第一焊垫、第二焊垫)设置、覆盖所述第一导电凸块40***的区域。所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积为第一焊垫或第二焊垫面积的至少二分之一，第一空隙的高度为5-200微米。
所述电路板10包括：至少一层板，每层板至少包括基板、位于所述基板表面互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接。该实施例中，电路板10为三层板。
参考图6-图8，封装结构的可光刻键合材料层还可以形成有第一空腔上，至少部分第一芯片30键合在第一空腔21上。本实施例中，部分第一芯片30的下方需要具有空腔，部分第一芯片30的下方不需要空腔。在其他实施例中，也可以时整个PCB板上的第一芯片30下方均具有第一空腔，此种情况，需要对第一芯片30对应的可光刻键合材料部分均形成第一空腔。所述第一芯片可以含有第二空腔或未含第二空腔，也就是说，第一芯片可以是上下均需要空腔的芯片，比如体声波薄膜谐振器；第一芯片也可以是仅需要具有上空腔或下空腔的芯片，比如表面声波谐振器。
参考图9，封装结构还可以包括第四焊垫16，所述第四焊垫16位于底层的所述互连结构上与相应所述互连结构电连接，进行所述电镀工艺时，在所述第四焊垫上形成第二导电凸块80。背面的芯片可以通过焊接工艺焊接在第二导电凸块80上。
参考图10，电路板10还可以形成有凹槽(图中未标号)，所述凹槽内嵌设有第二芯片70，所述第二芯片70表面具有第三焊垫71，所述第三焊垫与相应第一芯片30的第二焊垫31之间形成有导电凸块80。
参考图11，在电路板的背面和正面均具有第一芯片30，第一芯片30与电路板之间也具有电镀工艺形成的导电凸块40。
参考图12，在第一芯片30上堆叠有第三芯片32，可以是全部第一芯片30上堆叠有第三芯片32，也可以是部分第一芯片30上堆叠第三芯片32。第三芯片和第一芯片之间通过键合的方式连接，比如可以是可光刻键合材料，干膜。堆叠的第一芯片30第三芯片32之间通过第三导电凸块35电连接。
参考图5，电路板10的正面形成有具有光刻键合特性的第一有机介质层13，第一焊垫11埋设于所述第一有机介质层13；和/或，所述背面形成有具有光刻键合特性的第二有机介质层17(参考图15)，替代阻焊剂，第四焊垫16埋设于所述第二有机介质层17。其他实施例中，第一有机介质层13可以用第一无机介质层代替；第二有机介质层17可以用第二无机介质层代替。
本发明实施例1-6中相关的结构、材料、效果等相关的内容可以援引于此，在此不做赘述。
实施例八
参考图12，实施例七提供一种电路板10，包括：至少一层板12，每层板12至少包括基板、位于所述基板表面的互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接；所述电路板的正面形成有具有光刻键合特性的第一有机介质层，第一焊垫11埋设于所述第一有机介质层13。第一有机介质层可以是第一无机介质层，具体优点可以参照实施例一中的相关描述。
电路板10为印刷线路板即PCB板，电路板10可以是单层板，双层板，三层板，四层板等，具体的，电路板10的层数可以根据实际需求确定。本实施例中，电路板10为三层板，每层板包括：位于基板表面的互连结构、与互连结构电连接的互连插塞；互连插塞包括通孔及通孔表面镀有导电层，且填充绝缘树脂；互连结构可以包括互连线及互连垫。或者，也可以在互连插塞内填充导电树脂，节省形成导电层的工艺。本发明中，也可以根据实际需求，确定每层板是否包含互连插塞、互连结构，可以只有互连结构，没有互连插塞。
如果PCB板的背面形成第四焊垫16(结合参考图7和图8以及实施例5)，所述第四焊垫位于所述电路板底层的所述互连结构上与相应所述互连结构电连接，所述背面形成有具有光刻键合特性的第二有机介质层17，第四焊垫埋设于所述第二有机介质层。第二有机介质层17可以用第二无机介质层替换。优点可以参考实施例5中相关的描述。
参考图9-图12，本实施例还提供一种电路板的形成方法，包括：
参考图9-图10，至少形成一层板12，每层板12至少包括基板、位于所述基板表面互连结构14；本实施例中，形成了三层板，每层板的形成方法包括提供基板、在基板中形成互连插塞15，在基板的上下两面形成互连结构14，该互连结构可以包括互连线、及位于互连插塞上的互连垫。其中，互连插塞包括通孔及位于通孔内的导电结构，该导电结构可以是位于通孔表面的导电层，通孔内可以填充有树脂材料；在其他实施例中，互连插塞可以包括通孔及位于通孔内的导电树脂，导电树脂同时起到导电及填充通孔的作用，节省工艺。
参考图10，形成位于顶层的板后，在顶层板12上形成第一焊垫11、第一焊垫与位于顶层板的所述互连结构电连接；在形成底层板后，在底层板上形成第四焊垫16；如果电路板背面无需进行电连接，则无需形成第四焊垫。
参考图11，在顶层板上形成具有光刻键合特性的第一有机介质层13，在底层板上形成具有光刻键合特性的第二有机介质层17。有机介质层可以选择干膜，其形成方法可以参考实施例一中的相关描述。形成第一有机介质层、第二有机介质层的优点可以参考以上实施例中的相关描述。其中，第一有机介质层可以用第一无机介质层替换，第二有机介质层需要用第二无机介质层替换，第一无机介质层、第二无机介质层的材料可以选择氧化硅、氮化硅、氮氧化硅等无机介质材料。利用沉积的方式形成无机介质层。
参考图12，在第一有机介质层13、第二有机介质层17中形成开口暴露出第一焊垫11、第四焊垫16。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (26)

1.一种板级***级封装方法，其特征在于，包括：
提供电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；
提供多个第一芯片，所述第一芯片其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述表面；
将所述第一芯片与所述电路板键合，所述第一焊垫与所述第二焊垫相对围成第一空隙；
通过电镀工艺在所述第一空隙形成第一导电凸块以电连接所述第一焊垫、第二焊垫。
2.根据权利要求1所述的板级***级封装方法，其特征在于，通过可光刻键合材料将所述第一芯片键合于所述电路板，所述可光刻键合材料避开焊垫设置。
3.根据权利要求2所述的板级***级封装方法，其特征在于，所述可光刻键合材料覆盖所述第一导电凸块***的区域。
4.根据权利要求2所述的板级***级封装方法，其特征在于，所述可光刻键合材料的厚度为5-200μm，所述可光刻键合材料至少覆盖所述芯片面积的10％。
5.根据权利要求2所述的板级***级封装方法，其特征在于，在所述第一芯片或所述电路板上形成所述可光刻键合材料，之后将所述第一芯片与所述电路板键合。
6.根据权利要求2所述的板级***级封装方法，其特征在于，还包括：对所述可光刻键合材料进行图形化，形成第一空腔，至少部分所述第一芯片键合于所述第一空腔上，所述第一空腔作为所述第一芯片的工作腔；
所述第一芯片含有第二空腔或未含第二空腔。
7.根据权利要求1所述的板级***级封装方法，其特征在于，所述电路板包括凹槽，所述凹槽内嵌设有第二芯片，所述第二芯片表面具有第三焊垫，所述第三焊垫与相应第一芯片的第二焊垫相对形成所述第一空隙。
8.根据权利要求1所述的板级***级封装方法，其特征在于，所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积为面积大小大于所述第一焊垫或所述第二焊垫面积的二分之一。
9.根据权利要求8述的板级***级封装方法，其特征在于，所述第一空隙的高度为5um-200um。
10.根据权利要求1所述的板级***级封装方法，其特征在于，所述第一焊垫或所述第二焊垫的暴露出面积为5-200平方微米；和/或，所述第一导电凸块的横截面积大于10平方微米。
11.根据权利要求1所述的板级***级封装方法，其特征在于，所述电镀工艺包括化学镀。
12.根据权利要求11所述的板级***级封装方法，其特征在于，所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；
或，
化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟；
或，化学镍，其中化学镍的时间为30-50分钟。
13.根据权利要求1所述的板级***级封装方法，其特征在于，所述电路板的表面包括所述电路板的正面和/或背面。
14.根据权利要求1所述的板级***级封装方法，其特征在于，所述第一芯片的另一面形成有第五焊垫，所述方法还包括：
在所述第一芯片上键合第三芯片，所述第三芯片含有第六焊垫，所述第五焊垫与所述第六焊垫之间形成第二空隙；
通过电镀工艺在所述第二空隙形成第三导电凸块。
15.根据权利要求1所述的板级***级封装方法，其特征在于，所述多个第一芯片为同功能芯片；或者，所述多个第一芯片至少包括两种不同功能的芯片；或者，所述第一芯片为无源器件或者有源器件；或者，所述第一芯片包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、CIS芯片、存储芯片、电容、电感、连接芯片中的至少一种；或者，所述第一芯片为裸芯片，或者所述第一芯片顶面具有塑封层，或者所述第一芯片顶面具有屏蔽层，或者所述第一芯片为具有与外界连通的开口的芯片，或者所述第一芯片为顶面接收红外辐射的芯片，或者所述第一芯片顶面为接收可见光的芯片，或者所述第一芯片顶面为接收射频信号的芯片，或者，包括柔性电路板。
16.根据权利要求1所述的板级***级封装方法，其特征在于，所述电路板包括：
至少一层板，每层板至少包括基板、位于所述基板表面的互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接；
和/或，
还包括第四焊垫，所述第四焊垫位于底层的所述互连结构上与相应所述互连结构电连接，进行所述电镀工艺时，在所述第四焊垫上形成第二导电凸块。
17.一种板级***级封装结构，其特征在于，包括：
电路板，所述电路板表面形成有多个第一焊垫，所述第一焊垫凹陷于所述表面；
多个第一芯片，所述第一芯片其中一表面形成有第二焊垫，所述第二焊垫凹陷于所述表面；
所述第一芯片与所述电路板键合在一起，所述第一焊垫与所述第二焊垫通过电镀的第一导电凸块电连接。
18.根据权利要求17所述的板级***级封装结构，其特征在于，所述第一芯片与所述电路板通过可光刻键合材料键合在一起，所述可光刻键合材料避开焊垫设置、覆盖所述第一导电凸块***的区域。
19.如权利要求17所述的板级***级封装结构，其特征在于，所述第一焊垫和所述第二焊垫包括正对部分、错开部分，所述正对部分的面积为大于所述第一或第二焊垫面积的二分之一。
20.根据权利要求17所述的板级***级封装结构，其特征在于，所述电路板包括凹槽，所述凹槽内嵌设有第二芯片，所述第二芯片表面具有第三焊垫，所述第三焊垫与相应第一芯片的第二焊垫之间形成有所述的第一导电凸块。
21.根据权利要求18所述的板级***级封装结构，其特征在于，所述可光刻键合材料具有第一空腔，至少部分所述第一芯片键合于所述第一空腔上，所述第一空腔作为所述第一芯片的工作腔。
22.根据权利要求1所述的板级***级封装方法，其特征在于，所述电路板的表面包括所述电路板的正面和/或背面。
23.根据权利要求1所述的板级***级封装方法，其特征在于，所述第一芯片的另一面形成有第五焊垫，在所述第一芯片上键合有第三芯片，所述第三芯片含有第六焊垫，所述第五焊垫与所述第六焊垫之间通过电镀的第三导电凸块电连接。
24.一种电路板，其特征在于，包括：
至少一层板，每层板至少包括基板、位于所述基板表面互连结构，所述第一焊垫位于顶层的所述互连结构上与所述互连结构电连接；
所述电路板的正面形成有具有光刻键合特性的第一有机介质层或第一无机介质层，第一焊垫埋设于所述第一有机介质层或第一无机介质层；
和/或，
还包括第四焊垫，所述第四焊垫位于所述电路板底层的所述互连结构上与相应所述互连结构电连接，所述背面形成有光刻键合特性的第二有机介质层或第二无机介质层，第四焊垫埋设于所述第二有机介质层或所述第二无机介质层。
25.如权利要求31所述的电路板，其特征在于，所述第一有机介质层为干膜；和/或，所述第二有机介质层为干膜。
26.一种电路板的形成方法，其特征在于，包括：
至少形成一层板，每层板至少包括基板、位于所述基板表面的互连结构；
形成位于顶层的板后，在顶层板上形成第一焊垫、第一焊垫与位于顶层板的所述互连结构电连接；
在所述顶层板上形成具有光刻键合特性的第一有机介质层或第一无机介质层，覆盖所述电路板表面、暴露出所述第一焊垫；
和/或，
在底层板上形成第四焊垫、第四焊垫与位于底层板的互连结构电连接，在所述底层板上形成具有光刻键合特性的第二有机介质层或第一无机介质层，覆盖所述电路板表面、暴露出所述第四焊垫。
CN202110130745.XA 2020-12-30 2021-01-29 一种板级***级封装方法、结构、电路板及形成方法 Pending CN114695146A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/143214 WO2022143930A1 (zh) 2020-12-30 2021-12-30 一种板级***级封装方法、结构、电路板及形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011624142 2020-12-30
CN2020116241427 2020-12-30

Publications (1)

Publication Number Publication Date
CN114695146A true CN114695146A (zh) 2022-07-01

Family

ID=82135727

Family Applications (7)

Application Number Title Priority Date Filing Date
CN202110129836.1A Pending CN114684780A (zh) 2020-12-30 2021-01-29 超声波传感模组板级***封装结构及其封装方法
CN202110129090.4A Withdrawn CN114695142A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构、电路板
CN202110129097.6A Withdrawn CN114695144A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构
CN202110129096.1A Withdrawn CN114695143A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构、电路板
CN202110127276.6A Pending CN114695400A (zh) 2020-12-30 2021-01-29 摄像头板级***封装结构及其封装方法
CN202110130745.XA Pending CN114695146A (zh) 2020-12-30 2021-01-29 一种板级***级封装方法、结构、电路板及形成方法
CN202110130719.7A Withdrawn CN114695145A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN202110129836.1A Pending CN114684780A (zh) 2020-12-30 2021-01-29 超声波传感模组板级***封装结构及其封装方法
CN202110129090.4A Withdrawn CN114695142A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构、电路板
CN202110129097.6A Withdrawn CN114695144A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构
CN202110129096.1A Withdrawn CN114695143A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构、电路板
CN202110127276.6A Pending CN114695400A (zh) 2020-12-30 2021-01-29 摄像头板级***封装结构及其封装方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110130719.7A Withdrawn CN114695145A (zh) 2020-12-30 2021-01-29 板级***级封装方法及封装结构

Country Status (1)

Country Link
CN (7) CN114684780A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937633B (zh) * 2022-07-25 2022-10-18 成都万应微电子有限公司 一种射频芯片***级封装方法及射频芯片***级封装结构
CN115285934A (zh) * 2022-08-10 2022-11-04 河北美泰电子科技有限公司 一种解决mems惯性芯片焊接应力的装配方法及装配外壳

Also Published As

Publication number Publication date
CN114695145A (zh) 2022-07-01
CN114695142A (zh) 2022-07-01
CN114684780A (zh) 2022-07-01
CN114695143A (zh) 2022-07-01
CN114695400A (zh) 2022-07-01
CN114695144A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
CN114695146A (zh) 一种板级***级封装方法、结构、电路板及形成方法
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
CN113539851A (zh) 一种***级封装方法及其封装结构
CN113555291A (zh) 一种***级封装方法及封装结构
CN113539852A (zh) 一种***级封装方法及封装结构
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
CN113539849A (zh) 一种***级封装方法及其封装结构
CN113539855A (zh) 一种***级封装方法及封装结构
CN113539859A (zh) 一种***级封装方法及封装结构
JP2018137474A (ja) 電子装置
CN114823372A (zh) 板级***级封装方法及封装结构
WO2022143930A1 (zh) 一种板级***级封装方法、结构、电路板及形成方法
CN114698259B (zh) 射频前端模组板级***封装结构及其封装方法
CN113539857A (zh) 一种***级封装方法及封装结构
CN114823390A (zh) 晶圆级***封装方法及封装结构
CN114823356A (zh) 晶圆级***封装方法及晶圆级***封装结构
CN114823373A (zh) 板级***级封装方法及封装结构
CN114823375A (zh) 板级***级封装方法及封装结构
CN114823374A (zh) 板级***级封装方法及封装结构
CN114823385A (zh) 板级***级封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination