CN113555291A - 一种***级封装方法及封装结构 - Google Patents

一种***级封装方法及封装结构 Download PDF

Info

Publication number
CN113555291A
CN113555291A CN202110807668.7A CN202110807668A CN113555291A CN 113555291 A CN113555291 A CN 113555291A CN 202110807668 A CN202110807668 A CN 202110807668A CN 113555291 A CN113555291 A CN 113555291A
Authority
CN
China
Prior art keywords
chip
pcb
layer
front surface
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110807668.7A
Other languages
English (en)
Inventor
蔺光磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei Shanghai Electronic Technology Co ltd
Original Assignee
Xinzhiwei Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhiwei Shanghai Electronic Technology Co ltd filed Critical Xinzhiwei Shanghai Electronic Technology Co ltd
Priority to CN202110807668.7A priority Critical patent/CN113555291A/zh
Publication of CN113555291A publication Critical patent/CN113555291A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种***级封装方法及封装结构，封装方法包括：提供PCB板包括相对的正面和背面，PCB板的正面具有多个裸露的第一焊垫和第一凹槽；提供第一芯片，第一芯片的下表面具有裸露的第二焊垫；在第一芯片的下表面或PCB板的正面形成连接层，连接层避开第一凹槽所在的区域；通过连接层键合第一芯片和PCB板，且第一芯片遮盖第一凹槽，第一焊垫和第二焊垫相对围成空隙；通过连接层键合至PCB板正面，第一焊垫与第二焊垫相对以围成空隙；通过电镀工艺在空隙中形成导电凸块，第一焊垫与第二焊垫通过导电凸块电连接。通过在PCB板的正面和背面均键合有芯片，并省去传统的将芯片键合在晶圆上的步骤，简化工艺，降低工艺难度，提高集成度。

Description

一种***级封装方法及封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种***级封装方法及封装结构。
背景技术
***级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个***或者子***。
倒装芯片(FC，Flip-Chip)焊接为目前比较常用的一种***级封装方法。该***级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度；但是，现有的***级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、封装高度较高、集成度低。
因此，期待一种新的***级封装方法及封装结构，可以解决工艺控制的难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
发明内容
本发明的目的在于提供一种***级封装方法及封装结构，能够解决工艺控制的难度大、封装尺寸大、集成度低以及封装效果差等技术问题。
为了实现上述目的，本发明提供一种***级封装方法，包括：
提供PCB板，所述PCB板包括相对的正面和背面，所述PCB板的正面具有多个裸露的第一焊垫，所述PCB板的正面避开所述第一焊垫的区域形成若干个第一凹槽；
提供第一芯片，所述第一芯片的下表面具有裸露的第二焊垫；
在所述第一芯片的下表面或所述PCB板的正面形成连接层，所述连接层避开所述第一凹槽所在的区域；
通过所述连接层键合所述第一芯片和所述PCB板，且所述第一芯片遮盖所述第一凹槽，所述第一焊垫和所述第二焊垫相对围成空隙；
在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
本发明还提供一种***级封装结构，包括：
PCB板，所述PCB板包括相对的正面和背面，所述PCB板的正面具有多个裸露的第一焊垫，所述PCB板的正面避开所述第一焊垫的区域形成若干个第一凹槽；
第一芯片，所述第一芯片的下表面具有裸露的第二焊垫，所述第一芯片通过连接层键合至所述PCB板的正面，所述第一焊垫与所述第二焊垫相对设置，且所述第一芯片遮盖所述第一凹槽；
导电凸块，设置于所述第一焊垫和所述第二焊垫之间，以电连接所述第一焊垫和所述第二焊垫。
本发明的有益效果在于：
本发明通过在PCB板正面上形成第一凹槽，通过键合工艺将第一芯片通过连接层键合在PCB板，第一芯片遮盖第一凹槽并围成密闭的空腔结构，实现第一芯片与PCB板正面的连接，降低了器件集成的高度，提高了空间利用率和器件的集成度，且空腔结构作为第一芯片的工作腔，不需再另外做封盖，简化了工艺，同时还扩展了第一芯片的功能类型；另外，本发明完全避开了传统的利用焊接实现芯片与PCB板电连接的封装工艺，本发明通过电镀工艺形成导电凸块，以实现第一芯片与PCB板的电连接，提高封装结构的导电性能，同时简化了工艺流程，提高了封装效率。
进一步的，将所有的芯片均键合在PCB板上之后，通过电镀工艺形成每一芯片与PCB板的电连接，相较于传统的每个芯片单独焊接与PCB板实现电连接，极大的提高了封装效率。
进一步的，第一芯片与PCB板之间通过可光刻键合材料实现物理连接且覆盖导电凸块***的区域，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一芯片与PCB板之间的间隙，从而节省了塑封工艺的时间；另外，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片与PCB板的结合应力。
进一步的，可光刻键合材料可以定义导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
进一步的，形成有贯穿塑封层表面并延伸至第一芯片上的连通孔，通过该连通孔与外部大气相通，提供与外部连接的工作腔体，扩展了第一芯片为MEMS芯片的应用类型，提高了封装结构的功能集成度。
进一步的，通过在第一芯片上键合第二芯片或者在PCB板背面键合第三芯片，提高了空间利用率并提高器件的多功能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1的***级封装方法的流程示意图；
图2至图8为本发明实施例1的***级封装方法各步骤对应的结构示意图；
图9为本发明实施例3的***级封装结构的结构示意图；
图10为本发明实施例4的***级封装结构的结构示意图；
图11为本发明实施例5的***级封装结构的结构示意图。
附图标记：100、PCB板；100a、基板；101a、子导电互连结构；101b、导电插塞；101c、第一连接块；102、第一凹槽；103、第一焊垫；104、第五焊垫；200、连接层；300、第一芯片；301、第二焊垫；302、第三焊垫；空隙、400a；导电凸块、400b；500、塑封层；501、连通孔；600、第二芯片；601、第四焊垫；700、第三芯片；701、第六焊垫。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
参考图1，本实施例1提供了一种***级封装方法，包括以下步骤：
S01：提供PCB板，PCB板包括相对的正面和背面，PCB板的正面具有多个裸露的第一焊垫，PCB板的正面避开第一焊垫的区域形成有若干个第一凹槽；
S02：提供第一芯片，第一芯片的下表面具有裸露的第二焊垫；
S03：在第一芯片的下表面或PCB板的正面形成连接层，连接层避开第一凹槽所在的区域；
S04：通过连接层键合第一芯片和PCB板，且第一芯片遮盖第一凹槽，第一焊垫和第二焊垫相对围成空隙；
S05：在空隙中形成导电凸块，第一焊垫与第二焊垫通过导电凸块电连接。
需要说明的是，步骤S0N不代表先后顺序。
参考图2至图8，根据本发明实施例1的一种***级封装方法各步骤对应的结构示意图详细阐述。
参考图2，执行步骤S01：提供PCB板100，PCB板100包括相对的正面110和背面120，PCB板100的正面110具有多个裸露的第一焊垫103，PCB板100的正面110避开第一焊垫103的区域形成有若干个第一凹槽102。
PCB板100包括：
至少一层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，相邻的电路板通过子导电互连结构101a电连接。
PCB板的形成方法有很多，下面以一种实施例作为说明。
提供基板100a，基板100a的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
本实施例中，PCB板100为两层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，子导电互连结构101a包括导电插塞101b以及与第一焊垫103相对一面上形成的第一连接块101c，第一连接块101c与导电插塞101b电连接，第一焊垫103位于顶层的基板100a上且与导电插塞101b电连接。
其他实施例中PCB板100可以是单层板，双层板，三层板，四层板等，具体的，PCB板100的层数可以根据实际需求确定。具体的，基板100a可以为陶瓷基板。
现有技术中，PCB板100的顶层为阻焊层、助焊层，阻焊剂覆盖PCB板100顶面且暴露出第一焊垫103。本发明中，PCB板100的顶层可以与现有技术相同，在顶面设置阻焊层阻焊，但由于本发明中，第一芯片与PCB板100的电连接无需通过焊接实现，因此顶面可以不设置阻焊层(绿油)，也可以不设置助焊层。
第一凹槽102的形成方法包括：直接在PCB板100的正面110上直接刻蚀形成第一凹槽102。
第一焊垫103可以是焊盘(Pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块，用于后续与第一芯片电连接。本实施例中，为方便清楚地示意和说明，第一焊垫103的表面齐平于PCB板100的正面110。在其他实施例中，第一焊垫103的表面可以突出于PCB板100的正面110，还可以凹陷在PCB板100的正面110。
第一焊垫103的材料为导电材料，具体可以为铜、钛、铝、金、锌或铬中的任意一种或它们的任意组合。
参考图3，执行步骤S02：提供第一芯片300，第一芯片300的下表面具有裸露的第二焊垫301。
具体的，第二焊垫301用于后续与第一焊垫103电连接，第二焊垫301的材料可以与第一焊垫103相同，也可以不同。本实施例中，采用与第一焊垫103相同材料的第二焊垫301。而且，每个第一芯片300均设有两个第二焊垫301，与PCB板100的正面110形成的第一焊垫103相对应。在其他实施例中，PCB板100的正面110形成的第一焊垫103和第一芯片300的第二焊垫301可以视实际情况设为一个或多个。
第一芯片300为多个，多个第一芯片300可以为具有相同功能的芯片；也可以是多个第一芯片300至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。第一芯片300可以是无源器件或者有源器件，无源器件包括电容、电感、连接芯片(起电连接作用的电连接块)，有源器件可以包括传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片。
传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
执行步骤S03：在第一芯片300的下表面或PCB板100的正面110形成连接层200，连接层200避开第一凹槽102所在的区域。
形成连接层200的方法包括：在第一芯片300的下表面或PCB板100的正面110形成可光刻键合材料后，去除第一凹槽102所对区域的可光刻键合材料。
参考图4，形成连接层200的方法为，在第一芯片300的下表面形成连接层200，连接层200避开第一凹槽102所在的区域，也就是说第一芯片300在与PCB板100键合后，第一凹槽102上方没有被连接层200遮盖。
参考图5，另一种形成连接层200的方法为，在PCB板100的正面100形成可光刻键合材料，先在第一凹槽102中形成牺牲层(图中为示出)，并进行平坦化处理使得牺牲层与在PCB板100的正面100齐平，然后在牺牲层上形成可光刻键合材料后，通过光刻工艺去除第一凹槽102所对区域的可光刻键合材料，再去除牺牲层以还原出第一凹槽102。第一凹槽102中也可以不形成牺牲层，直接在PCB板100的正面110形成连接层，之后通过曝光-显影，保留需要的连接层图案。
连接层200包括可光刻键合材料、芯片粘结膜、金属、介质层、或聚合物材料之一或组合。
实施例中，连接层200为可光刻键合材料，可光刻键合材料的厚度为60-160μm，可光刻键合材料至少覆盖后续第一芯片300面积的10％。在后续键合第一芯片300和PCB板100时，形成较大面积的可光刻键合材料，尤其将光刻键合材料形成在后期塑封工艺时塑封材料不容易填充的位置，这样在后续形成塑封层时，可以保证后续塑封层和可光刻键合材料共同密封第一芯片300，第一芯片300外周不存在空隙，能够提高器件的结构强度，提高成品率。
可光刻键合材料可以为液体干膜，也可以是膜状干膜，液态干膜可以旋涂在PCB板100的表面或者第一芯片300的下表面，膜状干膜可以贴覆在PCB板100的表面或者第一芯片300的下表面。由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小后续第一芯片与PCB板的结合应力。可光刻键合材料覆盖后续形成的导电凸块***的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。
参考图6，执行步骤S04：通过连接层200键合第一芯片300和PCB板100，且第一芯片300遮盖第一凹槽102，第一焊垫103和第二焊垫301相对围成空隙400a。
具体的，空隙400a为后续导电凸块提供形成空间，也就是说定义了导电凸块的形成位置，围成了空隙400a的边界，使得后续形成的导电凸块不能超越该边界，方便进行电镀工艺的控制，防止电镀工艺中导电凸块的横向外溢。本实施例中，空隙400a的高度为5μm至200μm(例如：10μm、50μm、100μm)，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入空隙400a内，还有利于避免由于空隙400a的高度太大而导致电镀时间过长的问题，从而兼顾了电镀工艺的效率与良率。
第一芯片300键合在PCB板100的正面110，且第一芯片300遮盖第一凹槽102，也就是说，第一凹槽102被第一芯片300和PCB板100围成空腔结构，该空腔结构为第一芯片300提供器件工作的空腔环境，因此不需再另外做封盖，简化了工艺。
优选的，采用空腔结构为第一芯片300的密闭工作空腔的可以是MEMS芯片，第一芯片300可以选自具有相同或不同的功能、用途及结构的MEMS芯片，包括陀螺仪、加速度计、惯性传感器、压力传感器、流量传感器、位移传感器、电场传感器、电场强度传感器、电流传感器、磁通传感器和磁场强度传感器。
参考图7，执行步骤S05：在空隙400a中形成导电凸块400b，第一焊垫103与第二焊垫301通过导电凸块400b电连接。
具体的，在实现第一芯片300和PCB板100相互键合以后，在空隙400a内通过电镀工艺形成导电凸块400b，与通过现有技术焊接的方式实现电连接的方案相比，首先，相较于对每个第一芯片300采用单独焊接与PCB板100之间形成电连接，本实施例极大地提高了封装结构的形成效率；其次，导电凸块400b通过电镀工艺形成，导电凸块400b与第一焊垫103和第二焊垫301之间均具有较好的连接性能，有利于提高封装结构的可靠性和导电性；此外，与焊接的焊球的高度相比，导电凸块400b的高度分别由空隙400a的高度定义，导电凸块400b易于实现更小的高度，从而减小封装结构的整体厚度，进而满足封装结构的薄型化和小型化的需求。
导电凸块400b的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，导电凸块400b的材料与第一焊垫103和第二焊垫301的材料相同，这样更容易在空隙400a中形成导电凸块400b。为了更容易形成导电凸块400b，可以在第一焊垫103和第二焊垫301上先形成材料层，材料层的材质与导电凸块400b的材质相同。
本实施例中，电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块400b的材料以及第一焊垫103、第二焊垫301的材料确定。
本实施例中，化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。
表1
Figure BDA0003166960990000091
本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫103和第二焊垫301的表面进行清洁，去除表面的自然氧化层以提高第一焊垫103和第二焊垫301的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
参考图8，形成所述导电凸块400b之后，还包括：形成塑封层500，覆盖PCB板100及第一芯片300。
可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺形成塑封层500。塑封层500的材料包括：聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料。
在本实施例中，第一芯片300与PCB板100之间的间隙已被可光刻键合材料完全填充，因此塑封层500无需填充在第一芯片300和PCB板100之间，从而可以节省塑封工艺的时间。当然，本发明中，如果第一芯片300和PCB板100之间如果并没有完全被可光刻键合材料50占据、存在间隙，则塑封层400会进入该间隙，对第一芯片300起到更好地绝缘、密封以及保护作用。
实施例2
参考图7和图8，本实施例提供了一种***级封装结构，图7示出了实施例2的一种***级封装结构示意图，该***级封装结构包括：
PCB板100，PCB板100包括相对的正面110和背面120，PCB板100的正面110具有多个裸露的第一焊垫103，PCB板100的正面110避开第一焊垫103的区域形成若干个第一凹槽102；
第一芯片300，第一芯片300的下表面具有裸露的第二焊垫301，第一芯片300通过连接层200键合至PCB板100的正面110，第一焊垫103与第二焊垫301相对设置，且第一芯片300遮盖第一凹槽102；
导电凸块400b，设置于第一焊垫103和第二焊垫301之间，以电连接第一焊垫103和第二焊垫301。
本实施例中，为方便清楚地示意和说明，第一焊垫103的表面齐平于PCB板100的正面110作为示例。在PCB板100的正面110避开第一焊垫103的区域形成若干个第一凹槽102，通过连接层200将第一芯片300键合在PCB板100的正面110，使第一芯片300遮盖住第一凹槽102，提高了封装结构的空间利用率和器件的集成度；且第一凹槽102被第一芯片300和PCB板100围成空腔结构，作为第一芯片300的工作腔，不需再另外做封盖，简化了工艺，同时还扩展了第一芯片300的功能类型。
PCB板100还包括：至少一层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，相邻的电路板通过子导电互连结构101a电连接。
本实施例中，PCB板100为两层电路板，每层电路板包括基板100a以及贯穿基板100a的子导电互连结构101a，子导电互连结构101a包括导电插塞101b以及与第一焊垫103相对一面上形成的第一连接块101c，第一连接块101c与导电插塞101b电连接，第一焊垫103位于顶层的基板100a上且与导电插塞101b电连接。本发明中，基板100a可以为陶瓷基板。
PCB板100的形成方法有很多，具体描述请参考实施例1，此处不再赘述。
第一芯片300为多个，多个第一芯片300可以为具有同功能的芯片，也可以是多个第一芯片300至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起实现一定的功能。具体的，第一芯片300的相关描述参考实施例1中相关说明。
连接层200包括可光刻键合材料、芯片粘结膜、金属、介质层、或聚合物材料之一或组合。
本实施例中，连接层200为可光刻键合材料，可光刻键合材料的厚度为60-160μm，可光刻键合材料至少覆盖后续第一芯片300面积的10％。第一芯片300与PCB板100之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块400b***的区域。一方面，直接增强了整个封装结构的机械强度，可以省去现有技术的充填灌胶工艺；另一方面，可光刻键合材料由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一芯片300与PCB板100的结合应力。
参考图8，封装结构还包括：塑封层500，覆盖PCB板100及第一芯片300。
具体的，塑封层500的材料和作用参考实施例1的相关说明。
实施例3
参考图9，本实施例3提供一种***级封装结构，与实施例2不同的是，塑封层500上设有连通孔501，连通孔501贯穿塑封层500并延伸至第一芯片300。
本实施例中，采用密闭空腔结构的第一芯片300为MEMS芯片，还可以采用连通孔501与外界连通的MEMS芯片可以为传感器模组芯片，比如温度传感器、热流传感器、热导率传感器、光调制器、声音传感器、气体传感器、湿度传感器、离子传感器、生物传感器等中的至少一种。本实施例为麦克风模组芯片，通过连通孔501接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本技术领域可以实现一定功能的各种类型的传感器模组芯片。
通过形成有贯穿塑封层500表面并延伸至第一芯片上的连通孔501与外部大气相通，提供与外部连接的工作腔体，扩展了第一芯片300为MEMS芯片的应用类型，提高了封装结构的功能集成度。
实施例4
参考图10，本实施例4提供一种***级封装结构，与实施例2不同的是，在第一芯片300上键合第二芯片600。
在第一芯片300上键合第二芯片600，第二芯片600与第一芯片300通过电镀工艺形成的焊球或连接块电连接。
本实施例中，在第一芯片300与第二焊垫301相对的一面形成有多个裸露的第三焊垫302，第二芯片600与第一芯片300键合的一面形成有第四焊垫601，第二芯片600通过可光刻键合材料与第一芯片300连接，并通过电镀工艺形成的焊球或连接块将第三焊垫302和第四焊垫601电连接。
通过将第二芯片600键合在第一芯片300上，提高封装结构的空间利用率和器件的多功能性。
实施例5
参考图11，本实施例5提供一种***级封装结构，与实施例2不同的是，在PCB板100的背面120键合有第三芯片700。
本实施例中，在PCB板100的背面120上形成暴露出背面120的第五焊垫104，第三芯片700与第一芯片300键合的一面形成有第六焊垫701，第三芯片700通过可光刻键合材料与PCB板100连接，并通过电镀工艺形成的焊球或连接块将第五焊垫104和第六焊垫701电连接。
通过将第三芯片700键合在PCB板100的背面120上，提高封装结构的空间利用率和器件的多功能性。
综上所述，在PCB板100的正面110避开第一焊垫103的区域形成若干个第一凹槽102，通过连接层200将第一芯片300键合在PCB板100的正面110，使第一芯片300遮盖住第一凹槽102，提高了封装结构的空间利用率和器件的集成度；且第一凹槽102被第一芯片300和PCB板100围成空腔结构，作为第一芯片300的工作腔，不需再另外做封盖，简化了工艺，同时还扩展了第一芯片300的功能类型。另外，通过电镀工艺形成导电凸块400b，与通过现有技术焊接的方式实现电连接的方案相比，首先，相较于对每个第一芯片300采用单独焊接与PCB板100之间形成电连接，本发明极大地提高了封装结构的形成效率；其次，导电凸块400b通过电镀工艺形成，导电凸块400b与第一焊垫103和第二焊垫301之间均具有较好的连接性能，有利于提高封装结构的可靠性和导电性；此外，与焊接的焊球的高度相比，导电凸块400b的高度分别由空隙400a的高度定义，导电凸块400b易于实现更小的高度，从而减小封装结构的整体厚度，进而满足封装结构的薄型化和小型化的需求。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种***级封装方法，其特征在于，包括：
提供PCB板，所述PCB板包括相对的正面和背面，所述PCB板的正面具有多个裸露的第一焊垫，所述PCB板的正面避开所述第一焊垫的区域形成若干个第一凹槽；
提供第一芯片，所述第一芯片的下表面具有裸露的第二焊垫；
在所述第一芯片的下表面或所述PCB板的正面形成连接层，所述连接层避开所述第一凹槽所在的区域；
通过所述连接层键合所述第一芯片和所述PCB板，且所述第一芯片遮盖所述第一凹槽，所述第一焊垫和所述第二焊垫相对围成空隙；
在所述空隙中形成导电凸块，所述第一焊垫与所述第二焊垫通过所述导电凸块电连接。
2.根据权利要求1所述的***级封装方法，其特征在于，通过电镀工艺形成所述导电凸块。
3.根据权利要求1所述的***级封装方法，其特征在于，所述连接层包括可光刻键合材料、芯片粘结膜、金属、介质层、或聚合物材料之一或组合。
4.根据权利要求1所述的***级封装方法，其特征在于，形成所述连接层的方法包括：在所述第一芯片的下表面或所述PCB板的正面形成可光刻键合材料后，去除所述第一凹槽所对区域的所述可光刻键合材料。
5.根据权利要求4所述的***级封装方法，其特征在于，所述可光刻键合材料至少覆盖所述第一芯片面积的10％。
6.根据权利要求4所述的***级封装方法，其特征在于，所述可光刻键合材料覆盖所述导电凸块的***区域。
7.根据权利要求4所述的***级封装方法，其特征在于，所述可光刻键合材料的厚度为60-160μm。
8.根据权利要求4所述的***级封装方法，其特征在于，所述可光刻键合材料包括膜状干膜或液态干膜。
9.根据权利要求1所述的***级封装方法，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的子导电互连结构，相邻的所述电路板通过所述子导电互连结构电连接。
10.根据权利要求1所述的***级封装方法，其特征在于，形成所述导电凸块之后，还包括形成塑封层，所述塑封层覆盖所述第一芯片和所述PCB板。
11.一种***级封装结构，其特征在于，包括：
PCB板，所述PCB板包括相对的正面和背面，所述PCB板的正面具有多个裸露的第一焊垫，所述PCB板的正面避开所述第一焊垫的区域形成若干个第一凹槽；
第一芯片，所述第一芯片的下表面具有裸露的第二焊垫，所述第一芯片通过连接层键合至所述PCB板的正面，所述第一焊垫与所述第二焊垫相对设置，且所述第一芯片遮盖所述第一凹槽；
导电凸块，设置于所述第一焊垫和所述第二焊垫之间，以电连接所述第一焊垫和所述第二焊垫。
12.根据权利要求11所述的***级封装结构，其特征在于，所述PCB板包括：
至少一层电路板，每层所述电路板包括基板以及贯穿所述基板的子导电互连结构，相邻的所述电路板通过所述子导电互连结构电连接。
13.根据权利要求11所述的***级封装结构，其特征在于，还包括：塑封层，所述塑封层覆盖所述PCB板及所述第一芯片。
14.根据权利要求13所述的***级封装结构，其特征在于，所述塑封层上设有连通孔，所述连通孔贯穿所述塑封层并延伸至所述第一芯片。
15.根据权利要求11所述的***级封装结构，其特征在于，所述连接层包括可光刻键合材料。
16.根据权利要求15所述的***级封装结构，其特征在于，所述可光刻键合材料覆盖所述导电凸块的***区域。
17.根据权利要求15所述的***级封装结构，其特征在于，所述可光刻键合材料的厚度为60-160μm。
18.根据权利要求15所述的***级封装结构，其特征在于，所述可光刻键合材料包括膜状干膜或液态干膜。
19.根据权利要求11所述的***级封装结构，其特征在于，在所述第一芯片上键合第二芯片，所述第二芯片与所述第一芯片通过电镀工艺形成的焊球或连接块电连接。
20.根据权利要求11至19任意一项所述的***级封装结构，其特征在于，在所述PCB板的背面键合有第三芯片。
CN202110807668.7A 2021-07-16 2021-07-16 一种***级封装方法及封装结构 Withdrawn CN113555291A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110807668.7A CN113555291A (zh) 2021-07-16 2021-07-16 一种***级封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110807668.7A CN113555291A (zh) 2021-07-16 2021-07-16 一种***级封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN113555291A true CN113555291A (zh) 2021-10-26

Family

ID=78131955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110807668.7A Withdrawn CN113555291A (zh) 2021-07-16 2021-07-16 一种***级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN113555291A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级***级封装方法、结构、电路板及形成方法
WO2024082644A1 (zh) * 2022-10-17 2024-04-25 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246133A1 (en) * 2007-04-05 2008-10-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路***芯片封装的制造方法与测试方法
CN205187841U (zh) * 2015-11-13 2016-04-27 华天科技（昆山）电子有限公司 可缓解盖板应力的mems封装结构
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN110875198A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN112117373A (zh) * 2020-06-30 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器的制作方法
US20210098517A1 (en) * 2019-09-27 2021-04-01 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246133A1 (en) * 2007-04-05 2008-10-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路***芯片封装的制造方法与测试方法
CN205187841U (zh) * 2015-11-13 2016-04-27 华天科技（昆山）电子有限公司 可缓解盖板应力的mems封装结构
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN110875198A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
US20210098517A1 (en) * 2019-09-27 2021-04-01 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof
CN112117373A (zh) * 2020-06-30 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 热电堆传感器的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级***级封装方法、结构、电路板及形成方法
WO2024082644A1 (zh) * 2022-10-17 2024-04-25 盛合晶微半导体(江阴)有限公司 半导体互连结构的制备方法

Similar Documents

Publication Publication Date Title
US10014286B2 (en) Stackable electronics package and method of fabricating same
CN107424973B (zh) 封装基板及其制法
CN113540003A (zh) 一种***级封装结构及封装方法
CN113539851A (zh) 一种***级封装方法及其封装结构
CN113555291A (zh) 一种***级封装方法及封装结构
CN111029262A (zh) 一种芯片封装结构的制作方法
CN113539852A (zh) 一种***级封装方法及封装结构
CN113539849A (zh) 一种***级封装方法及其封装结构
CN113539855A (zh) 一种***级封装方法及封装结构
CN113539859A (zh) 一种***级封装方法及封装结构
CN113540066A (zh) 一种***级封装结构及封装方法
CN114695145A (zh) 板级***级封装方法及封装结构
CN114823357A (zh) 晶圆级封装方法以及封装结构
CN113539857A (zh) 一种***级封装方法及封装结构
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN114823372A (zh) 板级***级封装方法及封装结构
CN212303700U (zh) Led芯片***级封装结构
CN113539850A (zh) 一种***级封装方法及封装结构
CN113555333A (zh) 一种***级封装结构及封装方法
CN113539856A (zh) 一种***级封装方法及封装结构
CN114698259A (zh) 射频前端模组板级***封装结构及其封装方法
CN113540065A (zh) 一种***级封装结构及封装方法
CN114823390A (zh) 晶圆级***封装方法及封装结构
CN114823373A (zh) 板级***级封装方法及封装结构
CN114823374A (zh) 板级***级封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211026