CN114694589A - 像素驱动电路及方法、显示面板 - Google Patents

像素驱动电路及方法、显示面板 Download PDF

Info

Publication number
CN114694589A
CN114694589A CN202210489836.7A CN202210489836A CN114694589A CN 114694589 A CN114694589 A CN 114694589A CN 202210489836 A CN202210489836 A CN 202210489836A CN 114694589 A CN114694589 A CN 114694589A
Authority
CN
China
Prior art keywords
transistor
circuit
gate
sub
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210489836.7A
Other languages
English (en)
Inventor
羊振中
詹裕程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210489836.7A priority Critical patent/CN114694589A/zh
Publication of CN114694589A publication Critical patent/CN114694589A/zh
Priority to PCT/CN2023/090670 priority patent/WO2023213214A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开提供了一种像素驱动电路及方法、显示面板，涉及显示技术领域。该像素驱动电路包括双栅驱动晶体管、补偿子电路、数据写入子电路和发光控制子电路。双栅驱动晶体管包括第一栅极、第二栅极、第一极和第二极，双栅驱动晶体管的第一极耦接至第一电压端。补偿子电路被配置为将补偿信号端的补偿信号写入双栅驱动晶体管的第一栅极。数据写入子电路被配置为将数据信号端的数据信号写入双栅驱动晶体管的第二栅极。发光控制子电路被配置为实现双栅驱动晶体管的第二极和发光元件的第一极之间的连接的导通或断开。该像素驱动电路，能够减少像素驱动电路需要的GOA驱动信号组数、减少版图布局占用的空间，可以用于高PPI产品。

Description

像素驱动电路及方法、显示面板
技术领域
本公开涉及显示技术领域，尤其涉及一种像素驱动电路及方法、显示面板。
背景技术
在显示技术领域，显示面板可以包括多个子像素，每个子像素包括像素驱动电路和发光元件。其中，像素驱动电路可以在阵列基板栅极驱动(Gate Driver On Array，GOA)驱动信号的控制下，驱动与其对应的发光元件发光。
近年来，随着用户对显示面板要求的提高，高像素密度单位(pixels per inch，PPI)的产品越来越多。高PPI产品的显示面板上单位面积内子像素的数量较多，因此显示面板能够以较高的密度显示图像，使得图像的细节较为丰富。
发明内容
本公开的实施例的目的在于提供一种像素驱动电路及方法、显示面板，能够减少像素驱动电路需要的GOA驱动信号组数、减少版图布局占用的空间，可以用于高PPI产品。
为达到上述目的，本公开的实施例提供了如下技术方案：
一方面，提供一种像素驱动电路，包括双栅驱动晶体管、补偿子电路、数据写入子电路和发光控制子电路。双栅驱动晶体管包括第一栅极、第二栅极、第一极和第二极，双栅驱动晶体管的第一极耦接至第一电压端。补偿子电路耦接至补偿信号端和双栅驱动晶体管的第一栅极，且被配置为响应于第一控制信号端的信号，将补偿信号端的补偿信号写入双栅驱动晶体管的第一栅极。数据写入子电路耦接至数据信号端和双栅驱动晶体管的第二栅极，且被配置为响应于第二控制信号端的信号，将数据信号端的数据信号写入双栅驱动晶体管的第二栅极。发光控制子电路耦接至双栅驱动晶体管的第二极和发光元件的第一极，且被配置为响应于发光控制信号端的信号，实现双栅驱动晶体管的第二极和发光元件的第一极之间的连接的导通或断开。
本公开实施例提供的像素驱动电路中，驱动晶体管为双栅驱动晶体管。该双栅驱动晶体管的第一栅极与补偿子电路耦接，通过该补偿子电路将补偿信号写入双栅驱动晶体管的第一栅极。双栅驱动晶体管的第二栅极与数据写入子电路耦接，通过该数据写入子电路将数据信号端的数据信号写入双栅驱动晶体管的第二栅极。不需要对双栅驱动晶体管的栅极进行复位，即可实现补偿信号与数据性的写入，因此能够省去一组GOA驱动信号，从而实现减少该像素驱动电路所需要的GOA驱动信号组数，简化版图布局。此外，本公开实施例提供的像素驱动电路包括双栅驱动晶体管、补偿子电路、数据写入子电路和发光控制子电路这四个部分，电路结构相对简单，可以进一步简化版图布局。因此，本公开实施例提供能的像素驱动电路能够实现减少该像素驱动电路所需要的GOA驱动信号组数，简化版图布局，可以用于高PPI产品。
在一些实施例中，像素驱动电路还包括第一存储子电路，第一存储子电路耦接至第一电压端与双栅驱动晶体管的第一栅极之间，且被配置为存储补偿信号。
在一些实施例中，补偿子电路包括第一晶体管，第一存储子电路包括第一电容；第一晶体管的栅极被配置为与第一控制信号端耦接，第一晶体管的第一极耦接至双栅驱动晶体管的第一栅极和第一电容的第一端，第一晶体管的第二极耦接至补偿信号端；第一电容的第二端与第一电压端耦接。
在一些实施例中，补偿信号与双栅驱动晶体管的阈值电压相同。
在一些实施例中，像素驱动电路还包括第二存储子电路，第二存储子电路耦接至第一电压端与双栅驱动晶体管的第二栅极，且被配置为存储数据信号。
在一些实施例中，数据写入子电路包括第二晶体管，第二存储子电路包括第二电容；第二晶体管的栅极被配置为与第二控制信号端耦接，第二晶体管的第一极与数据信号端耦接，第二晶体管的第二极耦接至第二电容的第一端与双栅驱动晶体管的第二栅极；第二电容的第二端与第一电压端耦接。
在一些实施例中，发光控制子电路包括第三晶体管，第三晶体管的栅极被配置为与发光控制信号端耦接，第三晶体管的第一极与双栅驱动晶体管的第二极耦接；第三晶体管的第二极与发光元件的第一极耦接。
在一些实施例中，像素驱动电路还包括复位控制子电路，复位控制子电路耦接至发光元件的第一极和第二电压端，且被配置为响应于第三控制信号端的信号，将第二电压端的信号写入发光元件的第一极，以对发光元件的第一极进行复位。
在一些实施例中，复位控制子电路包括第四晶体管，第四晶体管的栅极被配置为与第三控制信号端耦接，第四晶体管的第一极与发光元件的第一极耦接，第四晶体管的第二极与第二电压端耦接。
在一些实施例中，第二晶体管为P型晶体管时，第二控制信号端和第三控制信号端连接至同一条信号线。
在一些实施例中，第二晶体管为N型晶体管时，第一控制信号端和第三控制信号端连接至同一条信号线。
在一些实施例中，像素驱动电路还包括第一选择器和第二选择器，第一选择器的第一端和第二选择器的第一端耦接至信号输入端，第一选择器的第二端耦接至补偿信号端，第二选择器的第二端耦接至数据信号端，第一选择器和第二选择器不同时导通。
再一方面，本公开实施例提供一种显示面板，包括阵列排布的多个子像素，其中，每个子像素包括发光元件和如上述实施例中任一项的像素驱动电路。
在一些实施例中，位于第i行的多个子像素的像素驱动电路的第一控制信号端与位于第i-1行的多个子像素的像素驱动电路的第二控制信号端和第三控制信号端连接至同一条信号线，其中，i为大于1的正整数，且i小于等于多个子像素的总行数。
另一方面，本公开实施例提供一种像素驱动电路的驱动方法，用于如上述实施例中任一项的像素驱动电路。其中，像素驱动电路在一个显示帧中的工作流程包括补偿控制阶段、数据写入阶段和发光阶段。驱动方法包括：
首先，在补偿控制阶段，控制数据写入子电路和发光控制子电路断开，控制补偿子电路导通，以将补偿信号写入双栅驱动晶体管的第一栅极。
然后，在数据写入阶段，控制补偿子电路和发光控制子电路断开，控制数据写入子电路导通，以将数据信号写入双栅驱动晶体管的第二栅极。
最后，在发光阶段，控制补偿子电路和数据写入子电路断开，控制述发光控制子电路导通，以驱动发光元件发光。
在一些实施例中，补偿信号与双栅驱动晶体管的阈值电压相同。
在一些实施例中，在像素驱动电路包括复位控制子电路时，复位控制子电路被配置为响应于第三控制信号端的信号，将第二电压端的信号写入发光元件的第一极，以对发光元件的第一极进行复位；且第二晶体管为P型晶体管时，驱动方法还包括：控制第二控制信号端的信号与第三控制信号端的信号相同。
在一些实施例中，在像素驱动电路包括复位控制子电路时，复位控制子电路被配置为响应于第三控制信号端的信号，将第二电压端的信号写入发光元件的第一极，以对发光元件的第一极进行复位；且第二晶体管为N型晶体管时，驱动方法还包括：控制第一控制信号端的信号与第三控制信号端的信号相同。
在一些实施例中，驱动方法还包括：首先，在补偿控制阶段，控制第一选择器导通，控制第二选择器关断。然后，在数据写入阶段，控制第二选择器导通，控制第一选择器关断。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为现有技术中的一种像素驱动电路的电路图；
图2为根据一些实施例的一种显示装置的结构图；
图3为根据一些实施例的一种像素驱动电路的电路图；
图4为根据一些实施例的一种双栅驱动晶体管的剖面图；
图5为根据一些实施例的另一种像素驱动电路的电路图；
图6为根据一些实施例的又一种像素驱动电路的结构图；
图7为根据一些实施例的又一种像素驱动电路的结构图；
图8为根据一些实施例的一种像素驱动电路的信号时序图；
图9为根据一些实施例的另一种像素驱动电路的信号时序图；
图10为根据一些实施例的一种像素驱动电路的驱动方法的流程图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量***的局限性)所确定。
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量***的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
通常，显示面板中的像素驱动电路为7T1C架构的像素驱动电路。如图1所示，常用的7T1C架构的像素驱动电路包括7个晶体管和1个电容器，7个晶体管分别为晶体管T1至晶体管T7。其中，晶体管T4为驱动晶体管，用于产生驱动电流驱动发光元件(例如，图1所示的有机发光二极管(Organic Light-emitting diode，OLED))发光。
如图1所示，常用的7T1C架构的像素驱动电路的GOA驱动信号包括晶体管T1的栅极驱动信号Rst1、晶体管T2的栅极驱动信号Ga2、晶体管T3的栅极驱动信号Ga1、晶体管T5与晶体管T6的栅极驱动信号EM1、以及晶体管T7的栅极驱动信号Rst2。可见，7T1C架构的像素驱动电路需要的GOA驱动信号组数较多。
也就是说，7T1C架构的像素驱动电路包括的器件数量较多，而且需要的GOA驱动信号组数较多，需要的布线空间较大，因此无法满足高PPI产品的布局要求，难以在高PPI产品中应用。
此外，如图1所示的7T1C架构的像素驱动电路中，驱动晶体管T4的栅极耦接至晶体管T1、晶体管T2与电容C1，其中晶体管T1用于将复位信号端Vinit1的复位信号vinit1写入驱动晶体管T4的栅极。当晶体管T1导通，由于电容C1的电位为高电位，而复位信号端的复位信号vinit1的电位为低电位，电位的高低差异会产生电容C1向复位信号端Vinit1的电流。此外，晶体管T1与晶体管T2由于结构特性也存在漏电流。即P1节点存在晶体管T1和晶体管T2两条漏电路径，这两条漏电路径的漏电流将导致发光元件的电流变小产生闪烁，进而导致显示面板出现亮度不均匀(mura)的问题。
为解决上述问题，本公开一些实施例提供一种像素驱动电路和显示装置，通过减少像素驱动电路中的器件数量以及需要的GOA驱动信号组数量，从而能够减少版图布局占用的空间，更适用于高PPI产品。而且由于驱动晶体管的第二栅极仅连接一个晶体管，因此能够减小漏电流，进一步改善低频闪烁的情况。
本公开一些实施例提供一种显示装置，该显示装置20可以为平板电脑，显示器，手机，广告牌，数码相框或个人数字助理(Personal Digital Assistant，PDA)等任何具有显示功能的装置。
示例性地，显示装置20可以为有机电致发光二极管(Organic Light-EmittingDiode，OLED)显示装置、量子点电致发光二极管(Quantum Dot Light Emitting Diodes，QLED)显示装置或有源矩阵有机发光二极管(Active-matrix organic light emittingdiode，AMOLED)显示装置。本申请实施例对显示装置200的具体类型不做特殊限制。以下实施例以OLED显示装置为例进行详细说明。
如图2所示，显示装置20包括显示区A，以及设置在显示区A至少一侧的周边区B。显示区A为显示图像的区域，显示区A被配置为设置子像素P。周边区B为不显示图像的区域，周边区B被配置为设置显示驱动电路，例如，栅极驱动电路和源极驱动电路。
该多个子像素P排列为多行和多列，每行包括沿第一方向X排列的多个子像素P，每列包括沿第二方向Y排列的多个子像素P。其中，每行子像素P可以包括多个子像素P，每列子像素P可以包括多个子像素P。
此处，第一方向X和第二方向Y相互交叉。第一方向X和第二方向Y之间的夹角可以根据实际需要选择设置。示例性地，第一方向X和第二方向Y之间的夹角可以为85°、89°或90°等。
在一些实施例中，如图2所示，上述显示装置200还可以包括位于显示区A的多条栅线GL以及多条数据线DL。其中，该多条栅线GL沿第一方向X延伸，该多条数据线DL沿第二方向Y延伸。
示例性地，可以将沿第一方向X排列成一行的子像素P称为同一行子像素P，将沿第二方向Y排列成一列的子像素P称为同一列子像素P。同一行子像素P可以与同一条栅线GL耦接，同一列子像素P可以与同一条数据线DL耦接。
每个子像素P均可以包括像素驱动电路21及与像素驱动电路21耦接的发光元件。其中，一条栅线GL可以与同一行子像素P中的多个像素驱动电路21耦接，一条数据线DL可以与同一列子像素P中的多个像素驱动电路21耦接。
对于每一个子像素P，其像素驱动电路21可以通过栅线GL接收GOA驱动信号(例如，第一控制信号端S1的信号、第二控制信号端S2的信号、第三控制信号端S3的信号和发光控制信号端EM的信号)，并通过数据线DL接收数据电压端的电压信号，以使得该像素驱动电路21在GOA驱动信号的控制下，驱动对应的发光元件根据数据电压端的电压信号进行发光。
本公开的一些实施例提供一种像素驱动电路21，如图3所示，该像素驱动电路21包括双栅驱动晶体管210、补偿子电路211、数据写入子电路212和发光控制子电路213。
双栅驱动晶体管210包括第一栅极、第二栅极、第一极和第二极，双栅驱动晶体管210的第一栅极耦合至第一节点N1，双栅驱动晶体管210的第二栅极耦合至第二节点N2，双栅驱动晶体管210的第一极耦接至第一电压端VDD。
在一些实施例中，双栅驱动晶体管210可以为包括两个栅极的驱动薄膜晶体管(Driving thin film transistor，DTFT)。如图3所示的一种双栅驱动晶体管210的剖面图，该双栅驱动晶体管210包括两个栅极，分别为设置于基板Sub与多晶硅层Poly之间的底栅G01，以及设置于多晶硅层Poly与源漏电极SD1之间的顶栅G02。
结合图3，如图4所示，双栅驱动晶体管210的第一栅极可以是设置于基板Sub与多晶硅层Poly之间的底栅G01，双栅驱动晶体管210的第二栅极可以是设置于多晶硅层Poly与源漏电极SD1之间的顶栅G02。当然，双栅驱动晶体管210的第一栅极也可以是设置于多晶硅层Poly与源漏电极SD1之间的顶栅G02，而此时双栅驱动晶体管210的第二栅极则为设置于基板Sub与多晶硅层Poly之间的底栅G01，本公开实施例对此不作具体限定。
例如，结合图3，如图4所示，双栅驱动晶体管210的第一极可以为两个源漏电极SD1其中的一个，此时双栅驱动晶体管210的第二极可以为两个源漏电极SD1其中的另一个，本公开实施例对此不作具体限定。
在一些实施例中，双栅驱动晶体管210的第一极可以为源极，双栅驱动晶体管210的第二极可以为漏极。
如图3所示，补偿子电路211耦接至补偿信号端Vcomp和双栅驱动晶体管210的第一栅极，且被配置为响应于第一控制信号端S1的信号，将补偿信号端Vcomp的补偿信号vcomp写入双栅驱动晶体管的第一栅极。
在一些实施例中，如图3所示，像素驱动电路21还包括第一存储子电路214，第一存储子电路214耦接至第一电压端VDD与双栅驱动晶体管的第一栅极之间，且被配置为存储补偿信号vcomp。
在一些实施例中，如图5所示，补偿子电路211包括第一晶体管M1，第一存储子电路214包括第一电容Ca。第一晶体管M1的栅极被配置为与第一控制信号端S1耦接，第一晶体管M1的第一极耦接至双栅驱动晶体管的第一栅极和第一电容Ca的第一端，第一晶体管M1的第二极耦接至补偿信号端Vcomp。第一电容Ca的第二端与第一电压端VDD耦接。
示例性地，第一晶体管M1响应于第一控制信号端S1的信号，可以导通或截止。当第一晶体管M1截止，补偿信号端Vcomp与双栅驱动晶体管210的第一栅极之间的连接断开，则补偿信号vcomp无法写入双栅驱动晶体管210的第一栅极。当第一晶体管M1导通，补偿信号端Vcomp与双栅驱动晶体管210的第一栅极的连接导通，即可将补偿信号vcomp写入双栅驱动晶体管210的第一栅极，同时补偿信号vcomp存储于第一电容Ca中，此时第一节点N1的电压为vcomp。
在一些实施例中，补偿信号vcomp与双栅驱动晶体管210的阈值电压Vth相同。显示面板在工作时，在长时间加压和高温下，双栅驱动晶体管210的阈值电压Vth会出现漂移，由于显示的画面不同，显示面板的各个子像素的像素驱动电路中，双栅驱动晶体管210的阈值电压Vth的漂移量不同，会造成各个子像素显示亮度的差异，常呈现为残影现象，也就是通常所说的残像。为了解决双栅驱动晶体管210的阈值电压Vth不同造成残像的问题，可以通过补偿信号端Vcomp的补偿信号vcomp对阈值电压Vth进行补偿。
例如，首先获取每个子像素的像素驱动电路中双栅驱动晶体管210的阈值电压Vth，然后将补偿信号vcomp的电压设置为双栅驱动晶体管DTFT的阈值电压Vth。当将补偿信号vcomp写入双栅驱动晶体管DTFT的第一栅极，第一节点N1此时的电压为vcomp，从而可以对双栅驱动晶体管DTFT的阈值电压Vth进行补偿，以避免出现残像。
如图3所示，数据写入子电路212耦接至数据信号端Vdata和双栅驱动晶体管210的第二栅极，且被配置为响应于第二控制信号端S2的信号，将数据信号端Vdata的数据信号vdata写入双栅驱动晶体管210的第二栅极。
在一些实施例中，如图3所示，像素驱动电路21还包括第二存储子电路215，第二存储子电路215耦接至第一电压端VDD与双栅驱动晶体管210的第二栅极，且被配置为存储数据信号vdata。
在一些实施例中，如图5所示，数据写入子电路212包括第二晶体管M2，第二存储子电路215包括第二电容Cst。第二晶体管M2的栅极被配置为与第二控制信号端S2耦接，第二晶体管M2的第一极与数据信号端Vdata耦接，第二晶体管M2的第二极耦接至第二电容Cst的第一端与双栅驱动晶体管210的第二栅极。第二电容Cst的第二端与第一电压端VDD耦接。
示例性地，第二晶体管M2响应于第二控制信号端S2的信号，可以导通或截止。当第二晶体管M2截止，数据信号端Vdata与双栅驱动晶体管210的第二栅极的连接断开，则数据信号vdata无法写入双栅驱动晶体管210的第二栅极。当第二晶体管M2导通，数据信号端Vdata与双栅驱动晶体管210的第二栅极的连接导通，即可将数据信号vdata写入双栅驱动晶体管210的第二栅极，同时数据信号vdata存储于第二电容Cst中，此时第二节点N2的电压为vdata。
如图3所示，发光控制子电路213耦接至双栅驱动晶体管210的第二极和发光元件的D1的第一极，且被配置为响应于发光控制信号端EM的信号，实现双栅驱动晶体管210的第二极和发光元件D1的第一极之间的连接的导通或断开。在一些实施例中，如图5所示，发光控制子电路213包括第三晶体管M3，第三晶体管M3的栅极被配置为与发光控制信号端EM耦接，第三晶体管M3的第一极与双栅驱动晶体管210的第二极耦接；第三晶体管M3的第二极与发光元件D1的第一极耦接。发光元件的第二极与第三电压端VSS耦接。
示例性地，第三晶体管M3响应于第三控制信号端S3的信号，可以导通或截止。当第三晶体管M3截止，双栅驱动晶体管210的第二极和发光元件D1的第一极之间的连接断开，则双栅驱动晶体管210的输出电流无法由双栅驱动晶体管210的第二极流入发光元件D1，发光元件D1将保持当前的显示状态。当第三晶体管M3导通，双栅驱动晶体管210的第二极和发光元件D1的第一极之间的连接导通，则双栅驱动晶体管210的输出电流可以由双栅驱动晶体管210的第二极流入发光元件D1，进而可以驱动发光元件D1发光。
在一些实施例中，如图3所示，像素驱动电路21还包括复位控制子电路216，复位控制子电路216耦接至发光元D1的第一极和第二电压端，且被配置为响应于第三控制信号端S3的信号，将第二电压端Vin的电压信号vin写入发光元件D1的第一极，以对发光元件D1的第一极进行复位。
在一些实施例中，如图5所示，复位控制子电路216包括第四晶体管M4，第四晶体管M4的栅极被配置为与第三控制信号端S3耦接，第四晶体管M的第一极与发光元件D1的第一极耦接，第四晶体管M4的第二极与第二电压端Vin耦接。
可以理解的是，在对双栅驱动晶体管DTFT的第二极和发光元件D1的第一极之间的连接导通之前，可以对发光元件D1的第一极进行复位。另外，可以在将补偿数据Vcomp写入双栅驱动晶体管DTFT的第一栅极的同时，对发光元件D1的阳极进行复位。也可以在将数据信号vdata写入双栅驱动晶体管DTFT的第二栅极的同时，对发光元件D1的阳极进行复位。也就是说，可以在控制第一晶体管M1导通的同时控制第四晶体管M4导通，或者，也可以在控制第二晶体管M2导通的同时控制第四晶体管M4导通。因此，第三控制信号端S3可以与第一控制信号端S1连接同一条信号线，也可以与第二控制信号端S2连接同一条信号线。
在一些实施例中，如图5所示，第二晶体管M2为P型晶体管时，第二控制信号端S2和第三控制信号端S3连接至同一条信号线Ga(n)。在一些实施例中如图6所示，第二晶体管M2为N型晶体管时，第一控制信号端S1和第三控制信号端S3连接至同一条信号线GaP(n-1)。
本公开提供的实施例中，像素驱动电路21包括三组GOA驱动信号，三组GOA驱动信号分别为Ga(n)、Ga(n-1)和EM，或者，三组GOA驱动信号分别为GaN(n)、GaP(n-1)和EM。这三组GOA驱动信号不仅能够将补偿信号vcomp写入双栅驱动晶体管210的第一栅极、将数据信号vdata写入双栅驱动晶体管210的第二栅极，控制双栅驱动晶体管210与发光元件D1的第一极之间连接的导通与断开，还能够对发光元件D1的第一极进行复位。很显然，本公开实施例提供的像素驱动电路21需要的GOA驱动信号组数较少，相较于7T1C架构的像素驱动电路，能够减少GOA驱动信号组数，简化版图布局。而且本公开实施例提供的像素驱动电路21包括的器件数量较少，因此更适用于高PPI产品。
另外，双栅驱动晶体管210的第二栅极的电压为数据信号vdata，由于数据信号vdata的电位为高电位，耦接至双栅驱动晶体管210的第二栅极的第二电容Cst的电位也为高电位。相较于如图1所示的像素驱动电路中，电容C1的电位为高电位，而复位信号vinit1的电位为低电位而言，本公开实施例中第二电容Cst与数据信号端Vdata之间的电流要小于电容C1与复位信号端Vinit1之间的电流，因此可以减小因电位高低存在的漏电流，能够降低漏电流对双栅驱动晶体管210的第二栅极电位的影响。
此外，双栅驱动晶体管210的第二栅极仅连接有一个晶体管，即第二晶体管M2，相较于图1所示的像素驱动电路中驱动晶体管T4的栅极连接有晶体管T1和晶体管T2两个晶体管而言，本公开提供的实施例减少了双栅驱动晶体管210的第二栅极所连接的晶体管的数量，即减少了漏电路径，可以进一步减少漏电流，能够降低漏电流对双栅驱动晶体管210的第二栅极电位的影响。在一些实施例中，第二晶体管M2可以是氧化物电晶体，氧化物电晶体可进一步减小漏电流，也就能够进一步降低漏电流对双栅驱动晶体管210的第二栅极电位的影响。因此，本公开实施例提供的像素驱动电路21能够改善发光元件D1产生闪烁的现象，解决显示面板出现的亮度不均匀(mura)的问题。
在一些实施例中，如图7所示，像素驱动电路21还可以包括第一选择器SW1和第二选择器SW2，第一选择器SW1的第一端和第二选择器SW2的第一端耦接至信号输入端IS。第一选择器SW1的第二端耦接至补偿信号端Vcomp，第二选择器SW2的第二端耦接至数据信号端Vdata，第一选择器SW1和第二选择器SW2不同时导通。
由于信号输入端IS的信号可以为补偿信号vcomp，也可以为数据信号vdata，通过控制第一选择器SW1与第二选择器SW2的通断即可选择进入像素驱动电路21的信号，由于第一选择器SW1和第二选择器SW2不同时导通，因此不会出现一种信号同时流入双栅驱动晶体管210的两个栅极的情况，能够保证像素驱动电路的正常工作。下述实施例将对如何选择进入像素驱动电路21的信号进行说明。
当信号输入端IS的信号为补偿信号vcomp时，控制第一选择器SW1导通，且第二选择器SW2断开。如图4所示，第一选择器SW1的第二端耦接至第一晶体管M1的第二极，则补偿信号vcomp可以从信号输入端IS经过第一选择器SW1到达第一晶体管M1的第二极。此时控制第一晶体管M1导通，由于第一晶体管M1的第一极耦接至双栅驱动晶体管210的第一栅极，则补偿信号vcomp可以写入双栅驱动晶体管210的第一栅极。由于此时第二选择器SW2断开，因此补偿信号vcomp不会经过第二选择器SW2到达数据信号端Vdata，因此能够保证进入像素驱动电路21的补偿信号vcomp不会同时进入双栅驱动晶体管210的第一栅极和第二栅极。
当信号输入端IS的信号为数据信号vdata时，控制第二选择器SW2导通，且第一选择器SW1断开。如图4所示，第二选择器SW2的第二端耦接至第二晶体管M2的第一极，则数据信号vdata可以从信号输入端IS经过第二选择器SW2到达第二晶体管M2的第一极。此时控制第二晶体管M2导通，由于第二晶体管M2的第二极耦接至双栅驱动晶体管210的第二栅极，则数据信号vdata可以写入双栅驱动晶体管210的第二栅极。由于此时第一选择器SW1断开，因数据信号vdata不会经过第二选择器SW2到达补偿信号端Vcomp，因此能够保证进入像素驱动电路21的数据信号vdata不会同时进入双栅驱动晶体管210的第一栅极和第二栅极。
第一选择器SW1与第二选择器SW2可以为具备开关功能的任意元件，比如，第一选择器SW1与第二选择器SW2可以为晶体管。对第一选择器SW1与第二选择器SW2的类型，本公开实施例不作具体限定。
在一些实施例中，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。本公开实施例对于第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4是N型还是P型不作限定。
示例性的，在一些实施例中，以第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为P型晶体管为例，对上述像素驱动电路21在一个显示帧中的工作流程进行举例说明。
如图8所示，像素驱动电路21在一个显示帧中的工作流程包括补偿控制阶段T1、数据写入阶段T2和发光阶段T3。
结合图5与图7，如图8所示，在补偿控制阶段T1，信号输入端IS的信号为补偿信号vcomp，控制第一选择器SW1导通，控制第二选择器SW2断开。控制第一控制信号端S1的信号线Ga(n-1)的信号处于低电平，则第一晶体管M1导通。控制第二控制信号端S2和第三控制信号端S3的信号线Ga(n)的信号处于高电平，则第二晶体管M2和第四晶体管M4均截止。控制发光控制信号端EM的信号处于高电平，则第三晶体管M3截止。
由于第一选择器SW1和第一晶体管M1导通，则补偿信号vcomp可以从信号输入端IS经第一选择器SW1和第一晶体管M1到达双栅驱动晶体管210的第一栅极，进而将补偿信号vcomp写入至双栅驱动晶体管210的第一栅极。此时补偿信号vcomp可存储于第一电容Ca中，第一节点N1的电压值为vcomp。
结合图5与图7，如图8所示，在数据写入阶段T2，信号输入端IC的信号为数据信号vdata，控制第二选择器SW2导通，控制第一选择器SW1断开。控制第一控制信号端S1的信号线Ga(n-1)的信号处于高电平，则第一晶体管M1截止，发光控制信号端EM的信号处于高电平，则第三晶体管M3截止。控制第二控制信号端S2和第三控制信号端S3的信号线Ga(n)的信号处于低电平，则第二晶体管M2和第四晶体管M4均导通。
由于第二选择器SW2和第二晶体管M2导通，则数据信号vdata可以从信号输入端IS经第二选择器SW2和第二晶体管M2写入双栅驱动晶体管210的第二栅极。此时数据信号vdata可存储于第二电容Cst中，第二节点N2的电压值为vdata。同时，由于第四晶体管M4导通，则第二电压端Vin的电压信号vin可以经第四晶体管M4写入发光元件D1的第一极，进而对发光元件D1的第一极进行复位。
结合图5与图7，如图8所示，在发光阶段T3，控制第一选择器SW1和第二选择器SW2断开，信号输入端IS与双栅驱动晶体管210的第一栅极或第二栅极之间的连接断开。此时控制第一控制信号端S1的信号线Ga(n-1)的信号处于高电平，则第一晶体管M1截止。控制第二控制信号端S2和第三控制信号端S3的信号线Ga(n)的信号处于高电平，则第二晶体管M2和第四晶体管M4截止。控制发光控制信号端EM的信号处于低电平，则第三晶体管M3导通。
由于第三晶体管M3导通，则双栅驱动晶体管210的第二极与发光元件D1之间的连接导通，因此，双栅驱动晶体管210的输出电流I可以由双栅驱动晶体管210的第二极流入发光元件D1，以驱动发光元件D1发光。
此时，双栅驱动晶体管210的第一极电压为vdd，双栅驱动晶体管210的第一栅极电压，即第一节点N1的电压为vcomp，双栅驱动晶体管210的第二栅极电压，即第二节点N2的电压为vdata，因此双栅驱动晶体管210的栅源电压Vgs为Vgs＝vdata+vcomp-vdd。双栅驱动晶体管210的输出电流I可以使用公式I＝k*(Vgs-Vth)2进行计算，其中k为双栅驱动晶体管210的K值，晶体管的K值是一个与工艺和设计有关的结构常数。由于vcomp＝vth，则双栅驱动晶体管210的输出电流I可以由公式I＝k*(vdata-vdd)2进行计算。因此，发光元件D1的驱动电流，即双栅驱动晶体管210的输出电流I不受双栅驱动晶体管210的阈值电压Vth的影响，因此能够改善双栅驱动晶体管210的阈值电压Vth不均匀导致的mura。
在一些实施例中，如图6所示，当第二晶体管M2为N型晶体管，第一晶体管M1、第三晶体管M3和第四晶体管M4均为P型晶体管时，第一控制信号端S1和第三控制信号端S3连接至同一条信号线GaP(n-1)，第二控制信号端S2的信号线为GaN(n)。图6所示的像素驱动电路21在一个显示帧中的工作流程与图5和图7所示的像素驱动电路21在一个显示帧中的工作流程类似，下面结合图9，对图6所示的像素驱动电路21在一个显示帧中的工作流程与图5和图7所示的像素驱动电路21在一个显示帧中的工作流程的区别进行说明。
结合图6，如图9所示，在补偿控制阶段T1，控制第二控制信号端S2的信号GaN(n)处于低电平，则第二晶体管M2截止。控制第一控制信号端S1和第三控制信号端S3的信号线GaP(n-1)处于低电平，则第一晶体管M1和第一晶体管M4均导通。控制第一选择器SW1导通，则信号输入端IS的补偿信号vcomp可以经第一选择器SW1与第一晶体管M1写入双栅驱动晶体管210的第一栅极。同时由于第四晶体管M4导通，则第二电压端Vin的电压信号vin可以经第四晶体管M4写入发光元件D1的第一极，进而对发光元件D1的第一极进行复位。可以理解的，本公开实施例中的补偿控制阶段T1，也可以称为初始化阶段T1。
结合图6，如图9所示，在数据写入阶段T2，控制第二控制信号端S2的信号GaN(n)处于高电平，则第二晶体管M2导通。控制第一控制信号端S1和第三控制信号端S3的信号线GaP(n-1)处于高电平，则第一晶体管M1和第一晶体管M4均截止。控制第一选择器SW1导通，则信号输入端IS的数据信号vdata可以经第二选择器SW2和第二晶体管M2写入双栅驱动晶体管210的第二栅极。
可以理解地，除上述在补偿控制阶段T1和在数据写入阶段T2的区别之外，图6所示的像素驱动电路21在一个显示帧中的工作流程与如图5和图7所示的像素驱动电路21在一个显示帧中的工作流程相同，此处不再赘述。例如，图6所示的像素驱动电路21在发光阶段T3与图5和图7所示的像素驱动电路21在发光阶段T3的工作流程相同，都是控制第一晶体管M1、第二晶体管M2和第四晶体管M4关断，控制第三晶体管M3导通，使得双栅驱动晶体管DTFT的输出电流I可以由双栅驱动晶体管DTFT的第二极流入发光元件D1，以驱动发光元件D1发光。
再一方面，本公开实施例提供一种显示面板，包括阵列排布的多个子像素，其中，每个子像素包括发光元件D1和如上述实施例中任一项的像素驱动电路21。
在一些实施例中，结合图2，如图5所示，位于第i行的多个子像素的像素驱动电路的第一控制信号端S1连接于信号线Ga(n-1)。此时，位于第i-1行的多个子像素的像素驱动电路的第二控制信号端S2和第三控制信号端S3连接于信号线Ga(n-1)。因此，位于第i行的多个子像素的像素驱动电路的第一控制信号端与位于第i-1行的多个子像素的像素驱动电路的第二控制信号端和第三控制信号端连接至同一条信号线，其中，i为大于1的正整数，且i小于等于多个子像素的总行数。
本公开的一些实施例提供一种像素驱动电路的驱动方法，用于如上述实施例中任一项的像素驱动电路21。像素驱动电路在一个显示帧中的工作流程包括补偿控制阶段、数据写入阶段和发光阶段。如图10所示，该驱动方法包括以下步骤1001～步骤1003。
步骤1001，在补偿控制阶段，控制数据写入子电路212和发光控制子电路213断开，控制补偿子电路211导通，以将补偿信号vcomp写入双栅驱动晶体管210的第一栅极。
在一些实施例中，结合图5与图7，如图8所示，在补偿控制阶段T1，即在初始化阶段T1，控制信号线Ga(n-1)的信号电平为低电平，即第一控制信号端S1的信号电平为低电平，则第一晶体管M1导通，即补偿子电路211导通。控制信号线Ga(n)的信号电平为高电平，即第二控制信号端S2与第三控制信号端S3的信号电平为高电平，则第二晶体管M2与第四晶体管M4截止，即数据写入子电路212与复位控制子电路216断开。控制发光控制信号端EM的信号电平为高电平，则第三晶体管M3截止，即发光控制子电路213截止。因此，在补偿控制阶段T1，补偿信号vcomp可经第一晶体管M1写入双栅驱动晶体管210的第一栅极，即第一节点N1的电压值为vcomp。
在一些实施例中，结合图6，如图9所示，在补偿控制阶段T1，控制信号线GaP(n-1)的信号电平为低电平，即第一控制信号端S1与第三控制信号端S3的信号电平为低电平，则第一晶体管M1与第四晶体管M4导通，即补偿子电路211与复位控制子电路216导通。控制信号线GaN(n)的信号电平为低电平，即第二控制信号端S2的信号电平为低电平，则第二晶体管M2截止，即数据写入子电路212断开。控制发光控制信号端EM的信号电平为高电平，则第三晶体管M3截止，即发光控制子电路213截止。因此，在补偿控制阶段T1，补偿信号vcomp可经第一晶体管M1，即经补偿子电路211写入双栅驱动晶体管210的第一栅极，即第一节点N1的电压值为vcomp。同时，第二电压端Vin的电压信号vin可以经第四晶体管M4，即复位控制子电路216写入发光元件D1的第一极，进而对发光元件D1的第一极进行复位。
步骤1002，在数据写入阶段，控制补偿子电路211和发光控制子电路213断开，控制数据写入子电路212导通，以将数据信号vdata写入双栅驱动晶体管210的第二栅极。
在一些实施例中，结合图5与图7，如图8所示，在数据写入阶段T2，控制信号线Ga(n-1)的信号电平为高电平，即第一控制信号端S1的信号电平为高电平，则第一晶体管M1截止，即补偿子电路211断开。控制信号线Ga(n)的信号电平为低电平，即第二控制信号端S2与第三控制信号端S3的信号电平为低电平，则第二晶体管M2与第四晶体管M4导通，即数据写入子电路212与复位控制子电路216导通。控制发光控制信号端EM的信号电平为高电平，则第三晶体管M3截止，即发光控制子电路213截止。因此，在数据写入阶段T2，数据信号vdata可经第二晶体管M2，即经数据写入子电路212写入双栅驱动晶体管210的第二栅极，即第二节点N2的电压值为vdata。同时，第二电压端Vin的电压信号vin可以经第四晶体管M4，即复位控制子电路216写入发光元件D1的第一极，进而对发光元件D1的第一极进行复位。
在一些实施例中，结合图6，如图9所示，在数据写入阶段T2，控制信号线GaP(n-1)的信号电平为高电平，即第一控制信号端S1与第三控制信号端S3的信号电平为高电平，则第一晶体管M1与第四晶体管M4截止，即补偿子电路211与复位控制子电路216断开。控制信号线GaN(n)的信号电平为高电平，即第二控制信号端S2的信号电平为高电平，则第二晶体管M2导通，即数据写入子电路212导通。控制发光控制信号端EM的信号电平为高电平，则第三晶体管M3截止，即发光控制子电路213截止。因此，在数据写入阶段T2，数据信号vdata可经第二晶体管M2，即经数据写入子电路212写入双栅驱动晶体管210的第二栅极，即第二节点N2的电压值为vdata。
步骤1003，在发光阶段，控制补偿子电路211和数据写入子电路212断开，控制述发光控制子电路213导通，以驱动发光元件D1发光。
在一些实施例中，结合图5与图7，如图8所示，在发光阶段T3，控制信号线Ga(n-1)的信号电平为高电平，即第一控制信号端S1的信号电平为高电平，则第一晶体管M1截止，即补偿子电路211断开。控制信号线Ga(n)的信号电平为高电平，即第二控制信号端S2与第三控制信号端S3的信号电平为高电平，则第二晶体管M2与第四晶体管M4截止，即数据写入子电路212与复位控制子电路216断开。控制发光控制信号端EM的信号电平为低电平，则第三晶体管M3导通，即发光控制子电路213导通。因此，在发光阶段T3，双栅驱动晶体管210的第二极与发光元件D1之间的连接导通，双栅驱动晶体管210的输出电流I可以由双栅驱动晶体管210的第二极流入发光元件D1，以驱动发光元件D1发光。
在一些实施例中，结合图6，如图9所示，在发光阶段T3，控制信号线GaP(n-1)的信号电平为高电平，即第一控制信号端S1与第三控制信号端S3的信号电平为高电平，则第一晶体管M1与第四晶体管M4截止，即补偿子电路211与复位控制子电路216断开。控制信号线GaN(n)的信号电平为低电平，即第二控制信号端S2的信号电平为低电平，则第二晶体管M2截止，即数据写入子电路212断开。控制发光控制信号端EM的信号电平为低电平，则第三晶体管M3导通，即发光控制子电路213导通。因此，在发光阶段T3，双栅驱动晶体管210的第二极与发光元件D1之间的连接导通，双栅驱动晶体管210的输出电流I可以由双栅驱动晶体管210的第二极流入发光元件D1，以驱动发光元件D1发光。
此时，双栅驱动晶体管210的第一极电压为vdd，双栅驱动晶体管210的第一栅极电压，即第一节点N1的电压为vcomp，双栅驱动晶体管210的第二栅极电压，即第二节点N2的电压为vdata，因此双栅驱动晶体管210的栅源电压Vgs为Vgs＝vdata+vcomp-vdd。双栅驱动晶体管210的输出电流I可以使用公式I＝k*(Vgs-Vth)2进行计算，其中k为双栅驱动晶体管210的K值，晶体管的K值是一个与工艺和设计有关的结构常数。由于vcomp＝vth，则双栅驱动晶体管210的输出电流I可以由公式I＝k*(vdata-vdd)2进行计算。因此，发光元件D1的驱动电流，即双栅驱动晶体管210的输出电流I不受双栅驱动晶体管210的阈值电压Vth的影响，因此能够改善双栅驱动晶体管210的阈值电压Vth不均匀导致的mura。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种像素驱动电路，其特征在于，包括双栅驱动晶体管、补偿子电路、数据写入子电路和发光控制子电路；
所述双栅驱动晶体管包括第一栅极、第二栅极、第一极和第二极，所述双栅驱动晶体管的第一极耦接至第一电压端；
所述补偿子电路耦接至补偿信号端和所述双栅驱动晶体管的第一栅极，且被配置为响应于第一控制信号端的信号，将所述补偿信号端的补偿信号写入所述双栅驱动晶体管的第一栅极；
所述数据写入子电路耦接至数据信号端和所述双栅驱动晶体管的第二栅极，且被配置为响应于第二控制信号端的信号，将所述数据信号端的数据信号写入所述双栅驱动晶体管的第二栅极；
所述发光控制子电路耦接至所述双栅驱动晶体管的第二极和发光元件的第一极，且被配置为响应于发光控制信号端的信号，实现所述双栅驱动晶体管的第二极和所述发光元件的第一极之间的连接的导通或断开。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第一存储子电路，所述第一存储子电路耦接至所述第一电压端与所述双栅驱动晶体管的第一栅极之间，且被配置为存储所述补偿信号。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述补偿子电路包括第一晶体管，所述第一存储子电路包括第一电容；所述第一晶体管的栅极被配置为与所述第一控制信号端耦接，所述第一晶体管的第一极耦接至所述双栅驱动晶体管的第一栅极和所述第一电容的第一端，所述第一晶体管的第二极耦接至所述补偿信号端；所述第一电容的第二端与所述第一电压端耦接。
4.根据权利要求1～3中任一项所述的像素驱动电路，其特征在于，所述补偿信号与所述双栅驱动晶体管的阈值电压相同。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二存储子电路，所述第二存储子电路耦接至所述第一电压端与所述双栅驱动晶体管的第二栅极，且被配置为存储所述数据信号。
6.根据权利要求5所述的像素驱动电路，其特征在于，所述数据写入子电路包括第二晶体管，所述第二存储子电路包括第二电容；所述第二晶体管的栅极被配置为与所述第二控制信号端耦接，所述第二晶体管的第一极与所述数据信号端耦接，所述第二晶体管的第二极耦接至所述第二电容的第一端与所述双栅驱动晶体管的第二栅极；所述第二电容的第二端与所述第一电压端耦接。
7.根据权利要求6所述的像素驱动电路，其特征在于，所述发光控制子电路包括第三晶体管，所述第三晶体管的栅极被配置为与所述发光控制信号端耦接，所述第三晶体管的第一极与所述双栅驱动晶体管的第二极耦接；所述第三晶体管的第二极与所述发光元件的第一极耦接。
8.根据权利要求6或7所述的像素驱动电路，其特征在于，所述像素驱动电路还包括复位控制子电路，所述复位控制子电路耦接至所述发光元件的第一极和第二电压端，且被配置为响应于第三控制信号端的信号，将所述第二电压端的信号写入所述发光元件的第一极，以对所述发光元件的第一极进行复位。
9.根据权利要求8所述的像素驱动电路，其特征在于，所述复位控制子电路包括第四晶体管，所述第四晶体管的栅极被配置为与所述第三控制信号端耦接，所述第四晶体管的第一极与发光元件的第一极耦接，所述第四晶体管的第二极与所述第二电压端耦接。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述第二晶体管为P型晶体管时，所述第二控制信号端和所述第三控制信号端连接至同一条信号线。
11.根据权利要求9所述的像素驱动电路，其特征在于，所述第二晶体管为N型晶体管时，所述第一控制信号端和所述第三控制信号端连接至同一条信号线。
12.根据权利要求9～11中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第一选择器和第二选择器，所述第一选择器的第一端和所述第二选择器的第一端耦接至信号输入端，所述第一选择器的第二端耦接至所述补偿信号端，所述第二选择器的第二端耦接至所述数据信号端，所述第一选择器和所述第二选择器不同时导通。
13.一种显示面板，包括阵列排布的多个子像素，其特征在于，每个子像素包括所述发光元件和如权利要求1～12中任一项所述的像素驱动电路。
14.一种像素驱动电路的驱动方法，用于如权利要求1～12中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路在一个显示帧中的工作流程包括补偿控制阶段、数据写入阶段和发光阶段；所述方法包括：
在所述补偿控制阶段，控制所述数据写入子电路和所述发光控制子电路断开，控制所述补偿子电路导通，以将所述补偿信号写入所述双栅驱动晶体管的第一栅极；
在所述数据写入阶段，控制所述补偿子电路和所述发光控制子电路断开，控制所述数据写入子电路导通，以将所述数据信号写入所述双栅驱动晶体管的第二栅极；
在所述发光阶段，控制所述补偿子电路和所述数据写入子电路断开，控制所述发光控制子电路导通，以驱动所述发光元件发光。
15.根据权利要求14所述的驱动方法，其特征在于，所述补偿信号与所述双栅驱动晶体管的阈值电压相同。
CN202210489836.7A 2022-05-06 2022-05-06 像素驱动电路及方法、显示面板 Pending CN114694589A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210489836.7A CN114694589A (zh) 2022-05-06 2022-05-06 像素驱动电路及方法、显示面板
PCT/CN2023/090670 WO2023213214A1 (zh) 2022-05-06 2023-04-25 像素驱动电路及方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210489836.7A CN114694589A (zh) 2022-05-06 2022-05-06 像素驱动电路及方法、显示面板

Publications (1)

Publication Number Publication Date
CN114694589A true CN114694589A (zh) 2022-07-01

Family

ID=82145675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210489836.7A Pending CN114694589A (zh) 2022-05-06 2022-05-06 像素驱动电路及方法、显示面板

Country Status (2)

Country Link
CN (1) CN114694589A (zh)
WO (1) WO2023213214A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213214A1 (zh) * 2022-05-06 2023-11-09 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160042694A1 (en) * 2014-08-07 2016-02-11 Samsung Display Co., Ltd. Pixel circuit and organic light-emitting diode display including the same
CN107767814A (zh) * 2017-11-27 2018-03-06 合肥鑫晟光电科技有限公司 像素电路、显示装置和双栅驱动晶体管
CN108510942A (zh) * 2017-02-28 2018-09-07 Imec 非营利协会 有源矩阵显示器和用于其中的阈值电压补偿的方法
CN108597448A (zh) * 2017-03-14 2018-09-28 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
CN110021265A (zh) * 2019-04-26 2019-07-16 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
KR20190103131A (ko) * 2019-08-28 2019-09-04 엘지디스플레이 주식회사 유기발광 표시장치
CN110503919A (zh) * 2018-05-17 2019-11-26 Imec非营利协会 有源矩阵显示器和用于驱动有源矩阵显示器的方法
CN111199705A (zh) * 2018-10-30 2020-05-26 乐金显示有限公司 像素和包括该像素的发光显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711398B (zh) * 2018-05-28 2020-04-28 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
KR20210021219A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 화소 회로
CN111179850A (zh) * 2020-01-13 2020-05-19 深圳市华星光电半导体显示技术有限公司 像素补偿电路、阵列基板及显示面板
CN114694589A (zh) * 2022-05-06 2022-07-01 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160042694A1 (en) * 2014-08-07 2016-02-11 Samsung Display Co., Ltd. Pixel circuit and organic light-emitting diode display including the same
CN108510942A (zh) * 2017-02-28 2018-09-07 Imec 非营利协会 有源矩阵显示器和用于其中的阈值电压补偿的方法
CN108597448A (zh) * 2017-03-14 2018-09-28 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
CN107767814A (zh) * 2017-11-27 2018-03-06 合肥鑫晟光电科技有限公司 像素电路、显示装置和双栅驱动晶体管
CN110503919A (zh) * 2018-05-17 2019-11-26 Imec非营利协会 有源矩阵显示器和用于驱动有源矩阵显示器的方法
CN111199705A (zh) * 2018-10-30 2020-05-26 乐金显示有限公司 像素和包括该像素的发光显示装置
CN110021265A (zh) * 2019-04-26 2019-07-16 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
KR20190103131A (ko) * 2019-08-28 2019-09-04 엘지디스플레이 주식회사 유기발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213214A1 (zh) * 2022-05-06 2023-11-09 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板

Also Published As

Publication number Publication date
WO2023213214A1 (zh) 2023-11-09
WO2023213214A9 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
US20220139321A1 (en) Pixel circuit and method of driving the same, display device
US10242620B2 (en) Pixel circuit, method for driving the same, display panel, and display device
US9747839B2 (en) Pixel driving circuit, driving method, array substrate and display apparatus
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
US9773451B2 (en) Pixel circuit, method for driving pixel circuit and display apparatus
US9886906B2 (en) Pixel circuit, pixel circuit driving method and display device
US11132951B2 (en) Pixel circuit, pixel driving method and display device
US8344975B2 (en) EL display device with voltage variation reduction transistor
WO2017054408A1 (zh) 像素驱动电路、显示面板及其驱动方法和显示装置
JP2020536264A (ja) 画素回路、画素回路の駆動方法及び表示装置
US9368064B2 (en) Display panel, display apparatus, and electronic system
US9514676B2 (en) Pixel circuit and driving method thereof and display apparatus
US20180114487A1 (en) Pixel compensation circuit and amoled display device
US20050264498A1 (en) Pixel circuit and display device
US10770000B2 (en) Pixel circuit, driving method, display panel and display device
US9589528B2 (en) Display device
US9972241B2 (en) Display device
US20220157233A1 (en) Display substrate, driving method thereof and display device
US11341920B2 (en) Pixel circuit, driving method and electronic device
US20210020103A1 (en) Method for driving display device and display device
WO2023213214A1 (zh) 像素驱动电路及方法、显示面板
CN111354315A (zh) 显示面板及显示装置、像素驱动方法
CN114842806B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN114708837B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20240233637A9 (en) Pixel Circuit and Driving Method Therefor, and Display Panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination