CN114664926A - 一种功率半导体器件结构 - Google Patents

一种功率半导体器件结构 Download PDF

Info

Publication number
CN114664926A
CN114664926A CN202210322652.1A CN202210322652A CN114664926A CN 114664926 A CN114664926 A CN 114664926A CN 202210322652 A CN202210322652 A CN 202210322652A CN 114664926 A CN114664926 A CN 114664926A
Authority
CN
China
Prior art keywords
cell
tube
cells
power
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210322652.1A
Other languages
English (en)
Inventor
张波
钟涛
乔明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210322652.1A priority Critical patent/CN114664926A/zh
Publication of CN114664926A publication Critical patent/CN114664926A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种功率半导体器件结构，器件为集成整流管与功率管的槽栅功率器件，在横向截面上形成元胞化排列结构。器件的版图结构采用多种方式排列，包括条形排列与正n边形排列，n≥3，采用条形排列时，排列结构为功率管元胞与整流管元胞循环排列构成；采用正n边形排列时，元胞为简单元胞或复合元胞，简单元胞的排列方式为多个功率管元胞将中心的一个整流管元胞包围，复合元胞的排列方式为多个复合元胞重复排列。简单元胞为功率管元胞或整流管元胞，复合元胞为包含整流管与功率管的元胞。本器件集成化、小型化，减小芯片面积，元胞排列方式灵活多变，有效减小器件漏电流，可应用在多种纵向槽栅器件中。

Description

一种功率半导体器件结构
技术领域
本申请属于半导体功率器件技术领域，涉及一种功率半导体器件结构。
背景技术
半导体功率器件的发展历程中，槽栅技术的引入与优化消除了传统平面栅器件的JFET区，极大地降低了器件的比导通电阻，同时其应用也极大地促进了纵向器件的发展。纵向的槽栅器件，以传统Trench VDMOS、分离栅MOS(spilt gate MOSFET，SGT MOS)作为典型代表，具有相当高的功率密度，经常与整流二极管配合使用。整流管也发展出沟槽型的整流管，便于集成化、小型化、减小芯片面积，符合当前集成电路的发展趋势。但沟槽型整流管与纵向沟槽器件的集成使用仍然不够普遍，基于此，本申请提供一种集成沟槽型整流管的常规纵向功率器件及其版图结构。
发明内容
鉴于以上所述现状，本发明的目的在于提供常规沟槽功率器件与整流管集成的器件及其版图结构。
本发明技术方案如下：
一种功率半导体器件结构，所述器件为集成整流管和功率管的槽栅功率器件，在横向截面上形成元胞化排列结构；所述器件的版图结构采用多种方式排列，包括条形排列与正n边形排列，n≥3；
所述条形排列结构为功率管元胞与整流管元胞循环排列构成，包含条形元胞整流管沟槽1、条形元胞整流管沟槽1两侧的条形元胞功率管沟槽3，条形元胞台面2位于相邻的条形元胞整流管沟槽1和条形元胞功率管沟槽3之间；
所述正n边形排列，元胞为简单元胞或复合元胞，都包括功率管元胞沟槽、整流管元胞沟槽和元胞台面，每个简单元胞只包含功率管元胞或整流管元胞其中一种，每个复合元胞同时包含功率管元胞和整流管元胞；
正n边形排列中简单元胞的排列方式为多个功率管元胞将中心的一个整流管元胞包围；
正n边形排列中复合元胞的排列方式为多个复合元胞重复排列。
作为优选方式，正n边形排列中简单元胞的排列方式为：一个整流管元胞周围全部为功率管元胞。
作为优选方式，正n边形排列中简单元胞的排列方式为：在横向或纵向上功率管元胞和整流管元胞交替排列。
作为优选方式，功率管元胞沟槽、整流管元胞沟槽与元胞台面之间均存在氧化层。
作为优选方式，所述条形排列结构为一个功率管元胞与一个整流管元胞循环排列；或者为功率管元胞组与一个整流管元胞循环排列，其中一个功率管元胞组包括2个以上的功率管元胞。
作为优选方式，正n边形复合元胞排列时，横向结构剖面图上相同。
本发明的有益效果为：
本功率半导体器件集成整流管与功率管，有利于集成化、小型化，减小芯片面积，且具有多种版图排列结构，可根据设计需求进行选择，每种版图排列结构中还可以调整功率管与整流管的数量比，有效减小器件漏电流，可应用在多种纵向槽栅器件中。
附图说明
图1为实施例1的条形元胞排列示意图。
图2为实施例2的条形元胞排列示意图。
图3为实施例3的正方形元胞排列示意图，其中，图3A-图3B为简单元胞排列示意图，图3C为复合元胞排列示意图；
图4为实施例4的正六边形元胞排列示意图，其中，图4A为简单元胞排列示意图，图4B复合元胞排列示意图；
图5A-图5B为实施例2的条形元胞排列的第一种剖面示意图以及俯视图；
图6A-图6B为实施例2的条形元胞排列的第二种剖面示意图以及俯视图；
图7A-图7B为实施例2的条形元胞排列的第三种剖面示意图以及俯视图；
图8A-图8B为实施例2的条形元胞排列的第四种剖面示意图以及俯视图；
图9为实施例3的正方形元胞示意图，其中，图9A中元胞为复合元胞，图9B中元胞为简单元胞；
图10A-图10B为实施例3的正方形简单元胞中功率管元胞的俯视图；
图11A-图11C为实施例3的正方形简单元胞中整流管元胞的俯视图；
图12A-图12B为实施例3的第一种正方形复合元胞的俯视图以及剖面示意图；
图13A-图13B为实施例3的第二种正方形复合元胞的俯视图以及剖面示意图；
图14A-图14B为实施例3的第三种正方形复合元胞的俯视图以及剖面示意图；
图15A-图15B为实施例3的第四种正方形复合元胞的俯视图以及剖面示意图；
图16为实施例4的正六边形元胞示意图，其中，图16A中元胞为复合元胞，图16B中元胞为简单元胞；
图17A-图17B为实施例4的正六边形简单元胞中功率管元胞的俯视图；
图18A-图18C为实施例4的正六边形简单元胞中整流管元胞的俯视图；
图19A-图19B为实施例4的第一种正六边形复合元胞的剖面示意图以及俯视图；
图20A-图20B为实施例4的第二种正六边形复合元胞的剖面示意图以及俯视图；
图21A-图21B为实施例4的第三种正六边形复合元胞的剖面示意图以及俯视图；
图22A-图22B为实施例4的第四种正六边形复合元胞的剖面示意图以及俯视图；
附图标记说明
1-条形元胞整流管沟槽，2-条形元胞台面，3-条形元胞功率管沟槽，400-正方形元胞整流管沟槽，401-正方形元胞功率管沟槽，402-正方形元胞台面，404-正方形复合元胞，500-正六边形元胞整流管沟槽，501-正六边形元胞功率管沟槽，502-正六边形元胞台面，504-正六边形复合元胞；10-第一导电类型第一衬底，11-第一导电类型第一外延层，21-第一沟槽，22-第一分离栅电极，23-第一控制栅电极，24-第一栅氧化层，25-第二栅氧化层，26-第二控制栅电极，27-第一P型阱区，28-第一重掺杂N型源区，29-第一重掺杂P区，30-第一源极金属，40-第一漏极金属，50-第一源极金属接触孔，51-第三控制栅电极，52-第三栅氧化层，53-第四控制栅电极，54-第四栅氧化层，55-第五控制栅电极，56-第五栅氧化层，57-第二沟槽；110-正方形复合元胞整流管沟槽，120-正方形复合元胞台面，130-正方形复合元胞管沟槽，140-正方形简单元胞沟槽，150-正方形简单元胞台面，5-不含金属孔的正方形简单元胞台面；200-第一导电类型第二衬底，210-第一导电类型第二外延层，221-第三沟槽，222-第二分离栅电极，223-第六控制栅电极，225-第七控制栅电极，226-第六栅氧化层，227-第七栅氧化层，231-第二P型阱区，232-第二重掺杂N型源区，233-第二重掺杂P区，230-第二源极金属，240-第二漏极金属，250-第二源极金属接触孔，235-第八控制栅电极，236-第九控制栅电极，237-第四沟槽，238-第十控制栅电极，239-第八栅氧化层；61-正六边形复合元胞整流管沟槽，62-正六边形复合元胞台面，63-正六边形复合元胞管沟槽，64-正六边形简单元胞管或整流管沟槽，65-正六边形简单元胞台面，6-不含金属孔的正六边形简单元胞台面。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
本实施例提供一种功率半导体器件结构，为集成整流管和功率管的槽栅功率器件，在横向截面上形成元胞化排列结构；所述器件的版图结构为条形排列；
所述条形排列结构为功率管元胞与整流管元胞循环排列构成，包含整流管元胞沟槽1、整流管元胞沟槽1两侧的功率管元胞沟槽3，元胞台面2位于相邻的整流管元胞沟槽1和功率管元胞沟槽3之间；
如图1所示，所述条形排列结构为一个功率管元胞与一个整流管元胞循环排列。
实施例2
如图2所示，与实施例1的区别在于：功率管元胞组与一个整流管元胞循环排列，一个功率管元胞组包括2个以上的功率管元胞。
功率管元胞数与整流管元胞数为n:1，n个功率管元胞与一个整流管元胞循坏排列，n大于等于2，整流管元胞数也可以调整，但调整功率管元胞数n会更加方便。
本实施例的剖面图及俯视图可有四种结构，如图5-图8所示。功率管元胞结构可为传统Trench MOS与SGT MOS结构，沟槽式整流管可有类Trench MOS结构以及类SGT MOS结构，一般情况下，功率管元胞与整流管元胞沟槽深度一致，以便于简化工艺流程，必要情况下也可采用不同沟槽。
图5B为第一种剖面图，如图5B所示，包括第一导电类型第一衬底10、生长在第一导电类型第一衬底10上方的第一导电类型第一外延层11，第一导电类型第一外延层11内设有3个第一沟槽21，第一沟槽21内部有第一分离栅电极22，功率管元胞的第一分离栅电极22上方为第一控制栅电极23，整流管元胞的第一分离栅电极22上方为第二控制栅电极26，第一栅氧化层24包围第一控制栅电极23，第二栅氧化层25包围第二控制栅电极26，相邻第一沟槽21之间设有第一P型阱区27，第一P型阱区27上方为第一重掺杂N型源区28，第一重掺杂P区29位于第一P型阱区27内，第一源极金属30覆盖整个器件表面；图5A为图5B的俯视图；
图6B为第二种剖面图，如图6B所示，和图5B的区别在于：整流管元胞的第一沟槽21内为第三控制栅电极51，第三栅氧化层52包围第三控制栅电极51，其余相同；图6A为图6B的俯视图；
图7B为第二种剖面图，如图7B所示，和图6B的区别在于：整流管元胞的沟槽为第二沟槽57,第二沟槽57与图6B和第一沟槽21深度不同；
图8B为第二种剖面图，如图8B所示，和图7B的区别在于：功率管元胞的第一沟槽21内为第五控制栅电极55,第五栅氧化层56包围第五控制栅电极55。
实施例3
本实施例提供一种功率半导体器件结构，为集成整流管和功率管的槽栅功率器件，在横向截面上形成元胞化排列结构；所述器件的版图结构为正n边形排列；本实施例中n＝4；
所述正四边形排列，元胞为简单元胞或复合元胞，都包括功率管元胞沟槽、整流管元胞沟槽和元胞台面，简单元胞只包含功率管元胞或整流管元胞其中一种，复合元胞同时包含功率管元胞和整流管元胞；
简单元胞的排列方式为多个功率管元胞将中心的一个整流管元胞包围；
复合元胞的排列方式为多个复合元胞重复排列。
图3A-图3B为简单元胞排列示意图：
简单元胞的排列方式为：图3A中，一个整流管元胞周围全部为功率管元胞，图3B中在横向或纵向上功率管元胞和整流管元胞交替排列。简单元胞排列示意图中，虚线框内为一个简单元胞单位，包括正方形元胞整流管沟槽400，正方形元胞功率管沟槽401，正方形元胞台面402；
图3C为复合元胞排列示意图，复合元胞的排列方式为多个复合元胞重复排列。
简单元胞的俯视示意图如图9B所示，分为功率管元胞和整流管元胞，包括正方形简单元胞台面150、正方形简单元胞沟槽140；
简单元胞中的功率管元胞的俯视图如图10所示，简单元胞中的整流管元胞的俯视图如图11所示，图10A为SGT MOS结构，图10B为Trench MOS结构；图10A与图5B中的功率管元胞的剖面图相同，图10B与图8B中的功率管元胞的剖面图相同；
图11A与图5B中的整流管元胞的剖面图相同，图11B与图6B中的整流管元胞的剖面图相同，图11C与图7B中的整流管元胞的剖面图相同；
复合元胞如图9A所示，为集成功率管和整流管的元胞。复合元胞排列方式只有一种：多个复合元胞重复排列；每个单独的正方形复合元胞404均有整流作用，包括正方形复合元胞整流管沟槽110、正方形复合元胞台面120、正方形复合元胞管沟槽130；
复合元胞剖面图及俯视图有四种结构，如图12-图15所示：
第一种的剖面图如图12B所示，包括第一导电类型第二衬底200，生长在第一导电类型第二衬底200上方的第一导电类型第二外延层210，第一导电类型第二外延层210内有第三沟槽221,第三沟槽221内部为第二分离栅电极222，功率管元胞沟槽的第二分离栅电极222上方为第七控制栅电极225，第七栅氧化层227包围第七控制栅电极225，整流管元胞沟槽的第二分离栅电极222上方为第六控制栅电极223，第六栅氧化层226包围第六控制栅电极223；相邻第三沟槽221之间设有第二P型阱区231,第二P型阱区231上方为第二重掺杂N型源区232,第二重掺杂P区233位于第二P型阱区231内，第二源极金属230覆盖在器件表面；图12A为图12B的俯视图；
第二种的剖面图如图13B所示，和图12B的区别在于：整流管元胞第三沟槽221内为第八控制栅电极235,第六栅氧化层226包围第八控制栅电极235；
第三种的剖面图如图14B所示，和图13B的区别在于：整流管元胞的沟槽为第四沟槽237,第四沟槽237与图13B的第三沟槽221深度不同，
第四种的剖面图如图15B所示，和图14B的区别在于：功率管元胞第三沟槽221内为第十控制栅电极238，第八栅氧化层239包围第十控制栅电极238。
实施例4
本实施例提供一种功率半导体器件结构，为集成整流管和功率管的槽栅功率器件，在横向截面上形成元胞化排列结构；所述器件的版图结构为正n边形排列；本实施例中n＝6；
所述正六边形排列，元胞为简单元胞或复合元胞，都包括功率管元胞沟槽、整流管元胞沟槽和元胞台面，简单元胞只包含功率管元胞或整流管元胞其中一种，复合元胞同时包含功率管元胞和整流管元胞；
简单元胞的排列方式为多个功率管元胞将中心的一个整流管元胞包围；
复合元胞的排列方式为多个复合元胞重复排列。
简单元胞的排列方式如图4A，一个整流管元胞周围全部为正六边形元胞功率管沟槽501，简单元胞排列示意图中，虚线框内为一个简单元胞单位，包括正六边形元胞整流管沟槽500、正六边形元胞功率管沟槽501、正六边形元胞台面502；
图4B为复合元胞排列示意图，复合元胞的排列方式为多个复合元胞重复排列。
简单元胞的俯视示意图如图16B所示，分为功率管元胞和整流管元胞，包括正六边形简单元胞管或整流管沟槽64、正六边形简单元胞台面65；
简单元胞中的功率管元胞的俯视图如图17所示，简单元胞中的整流管元胞的俯视图如图18所示，图17A与图5B中的功率管元胞的剖面图相同，图17B与图8B中的功率管元胞的剖面图相同；
图18A与图5B中的整流管元胞的剖面图相同，图18B与图6B中的整流管元胞的剖面图相同，图18C与图7B中的整流管元胞的剖面图相同，
复合元胞如图16A所示，为集成功率管和整流管的元胞。复合元胞排列示意图元胞只有一种六方形复合元胞504，每个单独的六方形复合元胞504均有整流作用，包括正六边形复合元胞整流管沟槽61、正六边形复合元胞台面62、正六边形复合元胞管沟槽63；
复合元胞剖面图及俯视图可有四种结构，如图19-图22所示：
第一种的剖面图如图19B所示，包括第一导电类型第二衬底200，生长在第一导电类型第二衬底200上方的第一导电类型第二外延层210，第一导电类型第二外延层210内有第三沟槽221,第三沟槽221内部为第二分离栅电极222，功率管元胞沟槽的第二分离栅电极222上方为第七控制栅电极225，第七栅氧化层227包围第七控制栅电极225，整流管元胞沟槽的第二分离栅电极222上方为第六控制栅电极223，第六栅氧化层226包围第六控制栅电极223；相邻第三沟槽221之间设有第二P型阱区231,第二P型阱区231上方为第二重掺杂N型源区232，第二重掺杂N型源区233位于第二P型阱区231内，第二源极金属230覆盖在器件表面；图19A为图19B的俯视图；
第二种的剖面图如图20B所示，和图19B的区别在于：整流管元胞第三沟槽221内为第八控制栅电极235，第九控制栅电极226包围第八控制栅电极235，
第三种的剖面图如图21B所示，和图20B的区别在于：整流管元胞的沟槽为第四沟槽237，第四沟槽237与图13B的第三沟槽221深度不同；
第四种的剖面图如图22B所示，和图21B的区别在于：功率管元胞第三沟槽221内为第十控制栅电极238，第八栅氧化层239包围第十控制栅电极238，
综上，本申请提供一种功率半导体器件结构，所述器件为集成整流管的槽栅器件，所述器件的版图结构包括条形元胞排列、正方形与正六边形元胞排列等，可用于纵向槽栅器件。

Claims (6)

1.一种功率半导体器件结构，其特征在于：所述器件为集成整流管和功率管的槽栅功率器件，在横向截面上形成元胞化排列结构；所述器件的版图结构采用多种方式排列，包括条形排列与正n边形排列，n≥3；
所述条形排列结构为功率管元胞与整流管元胞循环排列构成，包含条形元胞整流管沟槽(1)、条形元胞整流管沟槽(1)两侧的条形元胞功率管沟槽(3)，条形元胞台面(2)位于相邻的条形元胞整流管沟槽(1)和条形元胞功率管沟槽(3)之间；
所述正n边形排列，元胞为简单元胞或复合元胞，都包括功率管元胞沟槽、整流管元胞沟槽和元胞台面，每个简单元胞只包含功率管元胞或整流管元胞其中一种，每个复合元胞同时包含功率管元胞和整流管元胞；
正n边形排列中简单元胞的排列方式为多个功率管元胞将中心的一个整流管元胞包围；
正n边形排列中复合元胞的排列方式为多个复合元胞重复排列。
2.根据权利要求1所述的功率半导体器件结构，其特征在于：正n边形排列中简单元胞的排列方式为：一个整流管元胞周围全部为功率管元胞。
3.根据权利要求1所述的功率半导体器件结构，其特征在于：正n边形排列中简单元胞的排列方式为：在横向或纵向上功率管元胞和整流管元胞交替排列。
4.根据权利要求1所述的功率半导体器件结构，其特征在于：功率管元胞沟槽、整流管元胞沟槽与元胞台面之间均存在氧化层。
5.根据权利要求1所述的功率半导体器件结构，其特征在于：所述条形排列结构为一个功率管元胞与一个整流管元胞循环排列；或者为功率管元胞组与一个整流管元胞循环排列，其中一个功率管元胞组包括2个以上的功率管元胞。
6.根据权利要求1所述的功率半导体器件结构，其特征在于：正n边形复合元胞排列时，横向结构剖面图上相同。
CN202210322652.1A 2022-03-30 2022-03-30 一种功率半导体器件结构 Pending CN114664926A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210322652.1A CN114664926A (zh) 2022-03-30 2022-03-30 一种功率半导体器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210322652.1A CN114664926A (zh) 2022-03-30 2022-03-30 一种功率半导体器件结构

Publications (1)

Publication Number Publication Date
CN114664926A true CN114664926A (zh) 2022-06-24

Family

ID=82034024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210322652.1A Pending CN114664926A (zh) 2022-03-30 2022-03-30 一种功率半导体器件结构

Country Status (1)

Country Link
CN (1) CN114664926A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101454882A (zh) * 2006-03-24 2009-06-10 飞兆半导体公司 具有集成肖特基二极管的高密度沟槽fet及制造方法
JP2010073717A (ja) * 2008-09-16 2010-04-02 Seiko Epson Corp 半導体装置及びその製造方法
CN101771084A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种横向功率器件版图结构
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
US20120273884A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US20130107600A1 (en) * 2011-10-03 2013-05-02 Panasonic Corporation Semiconductor device, power converter and method for controlling the power converter
US20130270669A1 (en) * 2012-04-13 2013-10-17 Taiwan Semiconductor Co., Ltd. Semiconductor structure with dispersedly arranged active region trenches
EP2661773A2 (en) * 2011-01-07 2013-11-13 Infineon Technologies Austria AG Semiconductor device arrangement with a first semiconductor device and with a plurality of second semi conductor devices
KR20140072375A (ko) * 2012-12-03 2014-06-13 주식회사 파워솔루션 전기적 특성 향상을 위한 트렌치 ｉｇｂｔ
WO2017005684A1 (en) * 2015-07-03 2017-01-12 Abb Schweiz Ag Junction barrier schottky diode with enhanced surge current capability
CN107680967A (zh) * 2017-10-25 2018-02-09 嘉兴奥罗拉电子科技有限公司 功率半导体芯片及其形成方法
CN110391214A (zh) * 2018-04-16 2019-10-29 吴文湖 多段式双串联多晶组结构二极管元件
CN111180405A (zh) * 2018-11-12 2020-05-19 珠海格力电器股份有限公司 一种元胞结构及其制备方法、功率半导体器件及电子设备
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101454882A (zh) * 2006-03-24 2009-06-10 飞兆半导体公司 具有集成肖特基二极管的高密度沟槽fet及制造方法
JP2010073717A (ja) * 2008-09-16 2010-04-02 Seiko Epson Corp 半導体装置及びその製造方法
CN101771084A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种横向功率器件版图结构
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
EP2661773A2 (en) * 2011-01-07 2013-11-13 Infineon Technologies Austria AG Semiconductor device arrangement with a first semiconductor device and with a plurality of second semi conductor devices
US20120273884A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US20130107600A1 (en) * 2011-10-03 2013-05-02 Panasonic Corporation Semiconductor device, power converter and method for controlling the power converter
US20130270669A1 (en) * 2012-04-13 2013-10-17 Taiwan Semiconductor Co., Ltd. Semiconductor structure with dispersedly arranged active region trenches
KR20140072375A (ko) * 2012-12-03 2014-06-13 주식회사 파워솔루션 전기적 특성 향상을 위한 트렌치 ｉｇｂｔ
WO2017005684A1 (en) * 2015-07-03 2017-01-12 Abb Schweiz Ag Junction barrier schottky diode with enhanced surge current capability
CN107680967A (zh) * 2017-10-25 2018-02-09 嘉兴奥罗拉电子科技有限公司 功率半导体芯片及其形成方法
CN110391214A (zh) * 2018-04-16 2019-10-29 吴文湖 多段式双串联多晶组结构二极管元件
CN111180405A (zh) * 2018-11-12 2020-05-19 珠海格力电器股份有限公司 一种元胞结构及其制备方法、功率半导体器件及电子设备
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法

Similar Documents

Publication Publication Date Title
US20240014258A1 (en) Semiconductor device
US7521755B2 (en) Trench semiconductor device of improved voltage strength, and method of fabrication
CN101853852B (zh) 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN111370485B (zh) 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN106920848B (zh) 电荷耦合功率mosfet器件及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
CN114038914A (zh) 双重耐压半导体功率器件及其制备方法
CN117080249A (zh) 一种积累型宽禁带半导体沟槽mosfet器件结构及其制备方法
CN114664926A (zh) 一种功率半导体器件结构
US5872377A (en) Power semiconductor devices having highly integrated unit cells therein
JP2006128230A (ja) 半導体装置およびその製造方法
US4626880A (en) Vertical MOS-FET devices having a planar multicell structure
CN114678415B (zh) 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件
CN116741828A (zh) 沟渠式栅极晶体管组件
CN116013960A (zh) 一种沟槽型mosfet元胞结构及其制备方法
CN108054195A (zh) 半导体功率器件及其制作方法
US6541827B1 (en) Semiconductor device having a patterned insulated gate
CN114784083B (zh) 混合式垂直功率器件、制备方法及电子设备
CN110676309A (zh) 一种新型的半导体器件的终端结构及其制备方法
CN118116927A (zh) 一种节省面积的SiC JBSFET版图结构
CN118173602A (zh) 一种集成JBS二极管的SiC MOSFET元胞及器件版图
CN117577677A (zh) 一种具备双栅极结构的igbt芯片及其制备方法
CN118039634A (zh) 硅控制单元和宽禁带半导体耐压单元复合器件结构及其制作方法
CN117995908A (zh) 沟槽栅超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination