CN114650381A - 比较器第一级箝位 - Google Patents
比较器第一级箝位 Download PDFInfo
- Publication number
- CN114650381A CN114650381A CN202111230713.3A CN202111230713A CN114650381A CN 114650381 A CN114650381 A CN 114650381A CN 202111230713 A CN202111230713 A CN 202111230713A CN 114650381 A CN114650381 A CN 114650381A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- stage
- node
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 18
- 230000007704 transition Effects 0.000 claims abstract description 18
- 238000003384 imaging method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 238000013459 approach Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000593989 Scardinius erythrophthalmus Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 201000005111 ocular hyperemia Diseases 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请案涉及比较器第一级箝位。一种比较器包含第一级,所述第一级包含第一输出以产生响应于所述第一级的第一与第二输入的比较而在上与下电压电平之间转变的第一输出信号。第二级包含经耦合以从所述第一级的所述第一输出接收所述第一输出信号的输入及经配置以响应于所述第一输出信号而产生第二输出信号的第二输出。箝位电路包含第一节点及第二节点。所述第一节点耦合到所述第一级的所述第一输出且所述第二节点耦合到电源电压。所述箝位电路经配置以箝制所述第一节点与所述第二节点之间的电压差以箝制所述第一输出信号的电压摆动。
Description
技术领域
本公开大体上涉及图像传感器,且特定来说但非排他地,涉及一种用于图像传感器中的模数转换的比较器。
背景技术
图像传感器已无处不在且现广泛用于数码相机、蜂窝电话、安防摄像头以及医疗、汽车及其它应用中。随着图像传感器整合到更广泛电子装置中,期望通过装置架构设计及图像获取处理来依尽可能多的方式(例如分辨率、功耗、动态范围等等)增强其功能、性能指标等等。
典型图像传感器响应于来自外部场景的图像光入射到图像传感器上而操作。图像传感器包含具有光敏元件(例如光电二极管)的像素阵列,光敏元件吸收入射图像光的一部分且在吸收图像光之后产生图像电荷。由像素光生的图像电荷可测量为列位线上依据入射图像光而变化的模拟输出图像信号。换句话说,所产生的图像电荷量与图像光的强度成比例,图像光从列位线读出为模拟图像信号且转换成数字值以提供表示外部场景的信息。
发明内容
在一个方面,本申请案涉及一种比较器,其包括:第一级,其包含经耦合以接收第一信号的第一输入、经耦合以接收第二信号的第二输入及经配置以产生第一输出信号的第一输出,所述第一输出信号响应于所述第一与第二输入信号的比较而在上电压电平与下电压电平之间转变;第二级,其具有经耦合以从所述第一级的所述第一输出接收所述第一输出信号的输入,其中所述第二级包含经配置以响应于所述第一输出信号而产生第二输出信号的第二输出;及箝位电路,其具有第一节点及第二节点,其中所述第一节点耦合到所述第一级的所述第一输出且所述第二节点耦合到电源电压,其中所述箝位电路经配置以箝制所述第一节点与所述第二节点之间的电压差以箝制所述第一输出信号的电压摆幅。
在另一方面,本申请案涉及一种成像***,其包括:像素阵列,其用于接收图像光且响应于所述图像光而产生图像电荷电压信号;及读出电路***,其经耦合以通过多个位线从所述像素阵列接收所述图像电荷电压信号且响应性地提供来自所述多个位线中的每一者的位线信号的数字表示,所述读出电路***包含比较器,所述比较器用于接收所述位线信号、比较所述位线信号与来自斜坡产生器的斜坡信号及将比较器输出电压提供到计数器以响应性地产生所述数字表示,其中所述比较器包括:第一级,其包含经耦合以接收所述位线信号的第一输入、经耦合以接收所述斜坡信号的第二输入及经配置以产生第一输出信号的第一输出,所述第一输出信号响应于所述第一与第二输入信号的比较而在上电压电平与下电压电平之间转变;第二级,其具有经耦合以从所述第一级的所述第一输出接收所述第一输出信号的输入,其中所述第二级包含经配置以响应于所述第一输出信号而产生第二输出信号的第二输出,其中提供到所述计数器的所述比较器输出电压响应于所述第二输出信号;及箝位电路,其具有第一节点及第二节点,其中所述第一节点耦合到所述第一级的所述第一输出且所述第二节点耦合到电源电压,其中所述箝位电路经配置以箝制所述第一节点与所述第二节点之间的电压差以箝制所述第一输出信号的电压摆幅。
附图说明
参考下图描述本发明的非限制性及非穷尽性实施例,其中除非另有说明,否则各个视图中的相同元件符号指代相同部件。
图1A说明根据本发明的教示的具有包含用于模数转换器中的比较器的一个实例的读出电路***的成像***的一个实例。
图1B是说明在图像传感器中的模数转换期间与图1A中所说明的比较器相关联的一些信号的时序图。
图2A说明展示具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器的实例的示意图。
图2B是说明在图像传感器中的模数转换期间与图2A中所说明的比较器相关联的一些信号的时序图。
图3A说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器的实例的示意图。
图3B是说明根据本发明的教示的在图像传感器中的模数转换期间与图3A中所说明的比较器相关联的一些信号的时序图。
图4A说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器的另一实例的示意图。
图4B说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器的又一实例的示意图。
图5说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器的又一实例的示意图。
对应元件符号指示图式的所有若干视图中的对应组件。所属领域的技术人员应了解,图中的元件是为了简单及清楚而说明且不一定按比例绘制。例如,图中一些元件的尺寸可相对于其它元件放大以帮助改进本发明的各个实施例的理解。另外,通常不描绘在商业可行实施例中有用或必要的常见但众所周知的元件以促进本发明的这些各个实施例的无障碍观看。
具体实施方式
本文中描述用于具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器的设备及***的各个实例。在以下描述中,阐述许多具体细节以提供实例的透彻理解。然而,所属领域的相关技术人员将认识到,可在没有具体细节中的一或多者的情况下或用其它方法、组件、材料等实践本文中所描述的技术。在其它例子中,未详细展示或描述众所周知的结构、材料或操作以免混淆某些方面。
本说明书中参考“一个实例”或“一个实施例”意味着结合实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此,在本说明书各处出现的短语“在一个实例中”或“在一个实施例中”不一定都指代相同实例。此外,特定特征、结构或特性可在一或多个实例中依任何合适方式组合。
为便于描述,空间相对术语(例如“下面”、“下方”、“之上”、“之下”、“上方”、“上”、“顶部”、“底部”、“左”、“右”、“中心”、“中间”等等)可在本文中用于描述一个元件或特征相对于另一(些)元件或特征的关系,如图中所说明。将理解,除图中所描绘的定向之外,空间相对术语希望涵盖装置在使用或操作中的不同定向。例如,如果图中的装置旋转或翻转,那么被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将定向在其它元件或特征“上方”。因此,示范性术语“下方”及“之下”可涵盖上方及下方两种定向。装置可依其它方式定向(旋转90度或依其它定向)且相应地解译本文中所使用的空间相对描述词。另外,还应理解,当元件被称为在两个其它元件“之间”时,其可为两个其它元件之间的唯一元件,或也可存在一或多个介入元件。
在本说明书中,使用若干技术术语。这些术语将采用其所在技术领域中的一般含义,除非本文中具体定义或其使用背景另有明确暗示。应注意,元件名称及符号在本文档中可互换使用(例如Si与硅);然而,两者具有相同含义。
图1A说明根据本发明的教示的具有包含用于与模数转换器一起使用的比较器116的一个实例的读出电路***106的成像***的一个实例。如将讨论,在各个实例中,比较器116是根据本公开的实施例的具有箝位电路的多级比较器,所述箝位电路经配置以箝制箝位电路的第一节点与第二节点之间的电压差以箝制比较器的第一级的输出信号的电压摆幅。
如图1A中所展示,成像***100包含像素阵列102、控制电路***110、读出电路***106及功能逻辑108。在一个实例中,像素阵列102是光电二极管或图像传感器像素单元104(例如像素单元P1、P2、…、Pn)的二维(2D)阵列。如所说明,光电二极管布置成行(例如行R1到Ry)及列(例如列C1到Cx)以获取人物、地点、物体等的图像数据,其接着可用于再现人物、地点、物体等的2D图像。然而,在其它实例中,应了解,光电二极管/像素单元不一定必须布置成行及列且可采用其它配置。
在一个实例中,在像素阵列102中的每一图像传感器光电二极管/像素单元104获取其图像数据或图像电荷之后,图像数据由读出电路***106读出且接着传送到功能逻辑108。读出电路***106可经耦合以通过位线112从像素阵列102的像素单元104中的多个光电二极管读出图像数据。如下文将更详细讨论,模数转换器(ADC)136包含于读出电路***106中以产生从像素阵列102读出的模拟图像数据的数字表示。在一个实例中,包含于读出电路***106中的ADC 136是单斜率ADC,其包含斜坡产生器114、比较器116及计数器118。在实例中,功能逻辑108可耦合到读出电路***106以存储图像数据或甚至通过应用后图像效果(例如裁剪、旋转、去除红眼、调整亮度、调整对比度或其它)来调处图像数据。在一个实例中,读出电路***106可沿列位线112(如所说明)一次读出一行图像数据或可使用各种其它技术(未说明)读出图像数据,例如串行读出或同时对所有像素单元的全并行读出。
在所描绘实例的ADC 136中,斜坡信号可由比较器116从斜坡产生器114接收,比较器116还可通过相应列位线112从像素阵列102的像素单元104接收图像电荷。ADC136可基于比较器116比较来自斜坡产生器114的斜坡信号与来自位线112的图像电荷电压电平来确定图像电荷的数字表示。在实例中,随着斜坡事件以来自斜坡产生器114的斜坡信号开始,计数器118在模数转换过程开始时开始计数。比较器116比较斜坡信号与图像电荷电压电平,且当斜坡信号匹配输入图像电荷电压电平时,比较器116的输出从第一状态转变或翻转到第二状态。换句话说,比较器116的输出的此翻转点发生在比较器116检测到来自斜坡产生器114的斜坡信号的电压电平等于来自位线112的图像电荷电压电平时。因此,比较器116的输出从第一状态(例如逻辑“1”)翻转到第二状态(例如逻辑“0”),或反之亦然,所述第二状态经配置以停止计数器118计数。接着可读出来自计数器118的计数器值以确定来自位线112的图像电荷电压电平的数字表示。
在一个实例中,控制电路***110耦合到像素阵列102以控制像素阵列102中多个像素单元104的操作。例如,控制电路***110可产生用于控制图像获取的快门信号。在一个实例中,快门信号是用于同时启用像素阵列102内的所有像素单元104以在单个获取窗口期间同时捕获其相应图像数据的全域快门信号。在另一实例中,快门信号是滚动快门信号,使得在连续获取窗口期间依次启用每一行、列或群组的像素单元。在另一实例中,图像获取与例如闪光的照明效果同步。
在一个实例中,成像***100可包含于数码相机、蜂窝手机、膝上型计算机等等中。另外,成像***100可耦合到其它硬件,例如处理器(通用或其它)、存储器元件、输出(USB端口、无线传输器、HDMI端口等)、照明/闪光、电输入(键盘、触摸屏、触控板、鼠标、麦克风等)及/或显示器。其它硬件可将指令传送到成像***100,从成像***100提取图像数据,或调处由成像***100供应的图像数据。
图1B是说明在图像传感器中的模数转换期间与图1A中所说明的ADC 136的斜坡产生器114、比较器116及计数器118相关联的一些信号的时序图。特定来说,图1B展示来自斜坡产生器114的斜坡信号、来自位线112的图像电荷电压电平、来自比较器116的输出电压Vout及在通过ADC 136的单斜率模数转换期间计数器118关于时间的操作。如所展示,当计数器118在图1B中在第一垂直虚线处开始计数时,随着斜坡信号开始斜变(例如斜降),斜坡事件以斜坡114开始。此时,比较器Vout 116处于第一状态(例如逻辑“高”或“1”),而斜坡信号114的电压大于位线112的电压。
继续图1B中所描绘的实例,一旦斜坡114等于或下降到小于由位线112指示的图像电荷电压电平的值,则比较器Vout 116在图1B中的第二垂直虚线处转变或翻转到第二状态(例如逻辑“低”或“0”)。此时,计数器118停止计数。在各个实例中,计数器118的值在计数器118被停止之后读出且用于确定来自位线112的图像电荷电压电平的数字表示。在各个实例中,斜坡114、位线112、比较器Vout 116及计数器118接着可在下一模数转换开始之前复位。
图2A说明展示具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器216的实例的示意图。应了解,图2A所说明的实例比较器216可为图1中所展示的比较器116的实例实施方案,且上述类似命名及编号元件在下文类似地耦合及运行。
如图2A中所描绘的实例中所展示,比较器216包含耦合到第二级222的第一级220。第一级220包含晶体管226、晶体管228、晶体管230、晶体管232及晶体管234。晶体管226及228的源极耦合到电源电压。晶体管226及228的栅极耦合在一起且耦合到晶体管226的漏极。晶体管230的漏极耦合到晶体管226的漏极,且晶体管232的漏极耦合到晶体管228的漏极。晶体管234耦合于晶体管230及232的源极与参考电压或接地之间。在实例中,晶体管234是其中晶体管234的栅极经耦合以接收偏压电压Vb1的第一级电流源且经偏压以汲取恒定电流。
在实例中,晶体管230是其中晶体管230的栅极经电容耦合以通过电容器Cl接收斜坡214的第一级220的第一输入装置。晶体管232是其中晶体管232的栅极经电容耦合以通过电容器C2接收位线212的第一级220的第二输入装置。在图2A中所描绘的实例中,晶体管230的栅极处的电压经标记为Vinp 272,且晶体管232的栅极处的电压经标记为Vinn 274。晶体管228的漏极经配置以产生1st_out 240,其是第一级220的输出。在所描绘的实例中,电容器C3耦合于1st_out 240与参考电压或接地之间。
第二级222包括耦合于电源电压及参考电压或接地之间的晶体管246及晶体管248。晶体管246是其中晶体管246的栅极经耦合以接收1st_out 240的第二级222的输入装置。在实例中,晶体管248是其中晶体管248的栅极经耦合以接收偏压电压Vb2的第二级电流源。晶体管246的漏极经配置以产生2nd_out 254,其是第二级222的输出。在实例中,应了解,比较器216的输出响应于2nd_out 254而产生。
图2A中所描绘的实例还说明具有第一节点256及第二节点258的箝位电路224。在实例中,箝位电路224用具有耦合到第一节点256的源极及耦合到第二节点258的栅极及漏极的n沟道二极管连接晶体管实施。箝位电路224的第一节点256耦合到1st_out240且第二节点258耦合到晶体管226及228的栅极。在操作中,箝位电路224经配置以箝制第一节点256与第二节点258之间的电压差以箝制1st_out 240处输出信号的电压摆幅。
特定来说,箝位电路224经配置以防止1st_out 240处的输出信号电压沉降太低。如果没有箝位电路224,那么1st_out 224电压会下降,直到第一级电流源234落入到线性区域中且电流源234的偏压电流减小,其影响电源轨。应了解,限制1st_out 240处输出电压信号的电压摆幅改进受电源轨变化影响的h带。当1st_out 240处的输出信号电压改变时,需要对1st_out 240上的电容充电,且充电电流会引起h带。因此,限制电压摆幅1st_out 240是很重要的。
应注意,图2A的比较器216所呈现的一挑战是由箝位电路224提供的1st_out 240处的输出电压信号上的箝位电压沉降到不理想电平。特定来说,由图2A的箝位电路224提供的箝位电压是具有晶体管226及228的电流镜的p沟道晶体管的Vgs电压(例如约0.8V)与箝位电路224的n沟道二极管连接晶体管的Vgs电压(例如约0.9V)的组合。理想地,1st_out240处的输出信号电压将在第二级222翻转之后立即被箝制,使得箝位电压或电压摆幅的下端接近p沟道晶体管246的Vgs电压。
图2B是说明在图像传感器中的模数转换期间与图2A中所说明的比较器216相关联的一些信号的时序图。如所展示,比较器用于单斜率ADC中且比较器经配置以比较位线电压212与斜坡214。在实例中,Vinp 272电压跟随斜坡214且Vinn 274电压跟随位线电压212。图2B还展示在单斜率模数转换期间关于时间的1st_out 240电压、2nd_out254电压及通过第二级的相应晶体管246及248的I(AVDD)及-I(AGND)电流的实例。
如所描绘的实例中所展示,在第一垂直虚线之前,Vinp 272电压最初大于Vinn274电压,1st_out 240电压是正电压,2nd_out 254电压基本上为零,且I(AVDD)及-I(AGND)电流是恒定的。
在第一垂直虚线之后,模数转换开始且斜坡事件以斜坡信号214开始,其在图2B中说明为Vinp 272开始朝向Vinn274电压斜降。随着Vinp 272电压接近或临近Vinn 274电压,1st_out 240处的输出电压信号开始从初始较高值(例如第一状态)转变或摆动到较低值(例如第二状态)。同时,2nd_out 254值从较低基本上为零值转变到较高值。在转变期间,I(AVDD)及-I(AGND)电流下降且接着在第二垂直虚线之后稳定回到恒定电流值。如先前所讨论,1st_out 240的电压摆幅由箝位电路224箝制到约等于具有晶体管226及228的电流镜的p沟道晶体管的Vgs电压(例如约0.8V)与箝位电路224的n沟道二极管连接晶体管的Vgs电压(例如约0.9V)的组合的箝位电压。
图3A说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器316的实例的示意图。应了解,图3A所说明的实例比较器316可为图1A中所展示的比较器116的实例实施方案,且上述类似命名及编号元件在下文类似地耦合及运行。
如图3A中所描绘的实例中所展示,比较器316包含耦合到第二级322的第一级320。第一级320包含晶体管326、晶体管328、晶体管330、晶体管332及晶体管334。晶体管326及328的源极耦合到电源电压(例如AVDD)。晶体管326及328的栅极耦合在一起且耦合到晶体管326的漏极。晶体管330的漏极耦合到晶体管326的漏极,且晶体管332的漏极耦合到晶体管328的漏极。晶体管334耦合于晶体管330及332的源极与参考电压或接地之间。在实例中,晶体管334是其中晶体管334的栅极经耦合以接收偏压电压Vb1的第一级电流源且经偏压以汲取恒定电流。
在实例中,晶体管330是其中晶体管330的栅极经电容耦合以通过电容器Cl接收斜坡314的第一级320的第一输入装置。晶体管332是其中晶体管332的栅极经电容耦合以通过电容器C2接收位线312的第一级320的第二输入装置。在图3A中所描绘的实例中,晶体管330的栅极处的电压经标记为Vinp 372,且晶体管332的栅极处的电压经标记为Vinn 374。晶体管328的漏极经配置以产生1st_out 340,其是第一级320的输出。在所描绘的实例中,电容器C3耦合于1st_out 340与参考电压或接地之间。
第二级322包含耦合于电源电压与参考电压或接地之间的晶体管346及晶体管348。晶体管346是其中晶体管346的栅极经耦合以接收1st_out 340的第二级322的输入装置。在实例中,晶体管348是其中晶体管348的栅极经耦合以接收偏压电压Vb2的第二级电流源。晶体管346的漏极经配置以产生2nd_out 354,其是第二级322的输出。在实例中,应了解,比较器316的输出响应于2nd_out 354而产生。
图3A中所描绘的实例还说明具有第一节点356及第二节点358的箝位电路324。在实例中,箝位电路324用具有耦合到第一节点356的栅极及漏极及耦合到第二节点358的源极的p沟道二极管连接晶体管实施。箝位电路324的第一节点356耦合到1st_out 340且第二节点358耦合到2nd_out 354,当晶体管346接通时,2nd_out 354通过晶体管346耦合到电源电压AVDD。在操作中,晶体管346在第二级322翻转时接通,其将2nd_out354电压从基本上为零(例如第一状态)转变到基本上(或接近)AVDD(例如第二状态)。
在操作中,箝位电路324经配置以箝制第一节点356与第二节点358之间的电压差以箝制1st_out 340处输出信号的电压摆幅。依此方式,1st_out 340的电压摆幅根据本发明的教示最小化。
应了解,在图3A中所描绘的实例中,随着第一级320及第二级322翻转且随着箝位电路324的p沟道二极管连接晶体管接通,箝位电路324在晶体管346接通且2nd_out354从低态转变到高态之后立即箝制1st_out 340且限幅电压可接近第二级322的阈值电压(例如其中第二级322翻转的输入),因为p沟道二极管连接晶体管箝位装置也是如晶体管346的PMOS晶体管,且因此具有几乎相同于第二级322输入装置晶体管346的阈值电压Vth。
另外,应进一步了解,在第一级320及第二级322翻转之前,确保箝位电路324的p沟道二极管连接晶体管箝位装置关断,因为在比较之前,1st_out 340处于高于2nd_out354的电压电平。因而,在比较操作期间,在第一级320及第二级322翻转之前,箝位电路324不会开始泄漏电流。
在一个实例中,应注意,由于箝位电路324的p沟道二极管连接晶体管箝位装置是PMOS晶体管,因此其主体连接到AVDD而非像NMOS晶体管实例的情况一样通常连接到接地,例如图2A中所说明的实例。因而,图3A的箝位电路324实例的p沟道二极管连接晶体管箝位装置有利于降低h带及电源抑制比(PSRR)。特定来说,图2A中所展示的1st_out 240与接地之间的电容(例如NMOS及寄生电容)不是优选的,因为其在1st_out 240从高态转变到低态时增大充电电流。例如,在NMOS箝位装置的实例中,因为NMOS晶体管的主体通常连接到接地,所以对地电容增大。
图3B是说明在图像传感器中的模数转换期间与图3A中所说明的比较器316相关联的一些信号的时序图。在实例中,比较器用于单斜率ADC中且比较器经配置以比较位线电压312与斜坡314。在实例中,Vinp 372电压跟随斜坡314且Vinn 374电压跟随位线电压312。图3B还展示在单斜率模数转换期间关于时间的图2A的比较器216的1st_out 240电压及图3A的比较器316的1st_out 340电压及2nd_out 354电压的实例。
如所描绘的实例中所展示,在第一垂直虚线之前,Vinp 372电压最初大于Vinn374电压,1st_out 340电压是正电压,且2nd_out 354电压基本上为零。
在第一垂直虚线之后,模数转换开始且斜坡事件以斜坡信号314开始,其在图3B中说明为Vinp 372开始朝向Vinn 374电压斜降。随着Vinp 372电压在第二垂直虚线处接近或变成接近Vinn 374电压,1st_out 240处的输出电压信号及1st_out 340处的输出电压信号开始从初始较高值(例如第一状态)转变或摆动到较低值(例如第二状态)。同时,随着第一级220/320及第二级222/322翻转,2nd_out 354值从基本为零的较低值转变到较高值。如实例中所展示,1st_out 340的电压摆幅由箝位电路324箝制到约等于低于2nd_out 354的箝位电路324的Vgs电压的箝位电压,其小于图2A的1st_out 240的电压摆幅,因为1st_out240的电压摆幅的箝位电压还包含具有晶体管226及228的电流镜的p沟道晶体管的Vgs。因此,根据本发明的教示,由图3A的箝位电路324提供的箝位电压使1st_out 340的电压摆幅比图2A的1st_out 240的电压摆幅减小。
图4A说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器416A的另一实例的示意图。应了解,图4A所说明的实例比较器416A可为图1A中所展示的比较器116的另一实例实施方案,且上述类似命名及编号元件在下文类似地耦合及运行。还应了解,图4A所说明的实例比较器416A与图3A所说明的实例比较器316共享类似性。
例如,如图4A中所描绘的实例中所展示,比较器416A包含耦合到第二级422的第一级420。第一级420包含晶体管426、晶体管428、晶体管430、晶体管432及晶体管434。晶体管426及428的源极耦合到电源电压。晶体管426及428的栅极耦合在一起且耦合到晶体管426的漏极。晶体管430的漏极耦合到晶体管426的漏极,且晶体管432的漏极耦合到晶体管428的漏极。晶体管434耦合于晶体管430及432的源极与参考电压或接地之间。在实例中,晶体管434是其中晶体管434的栅极经耦合以接收偏压电压Vb1的第一级电流源且经偏压以汲取恒定电流。
在实例中,晶体管430是其中晶体管430的栅极经电容耦合以通过电容器Cl接收斜坡414的第一级420的第一输入装置。晶体管432是其中晶体管432的栅极经电容耦合以通过电容器C2接收位线412的第一级420的第二输入装置。在图4A中所描绘的实例中,晶体管430的栅极处的电压经标记为Vinp 472,且晶体管432的栅极处的电压经标记为Vinn 474。晶体管428的漏极经配置以产生1st_out 440,其是第一级420的输出。
第二级422包含耦合于电源电压与参考电压或接地之间的晶体管446及晶体管448。晶体管446是其中晶体管446的栅极经耦合以接收1st_out 440的第二级422的输入装置。在实例中,晶体管448是其中晶体管448的栅极经耦合以接收偏压电压Vb2的第二级电流源。晶体管446的漏极经配置以产生2nd_out 454,其是第二级422的输出。在实例中,应了解,比较器416A的输出响应于2nd_out 454而产生。
图4A中所描绘的实例还说明具有第一节点456及第二节点458的箝位电路424P。在实例中,箝位电路424P用具有耦合到第一节点456的栅极及漏极及耦合到第二节点458的源极的p沟道二极管连接晶体管实施。箝位电路424P的第一节点456耦合到1st_out 440且第二节点458耦合到电源电压AVDD。在操作中,晶体管446在第二级422翻转时接通,其将2nd_out 454电压从基本上为零(例如第一状态)转变到基本上或接近AVDD(例如第二状态)。
在操作中,箝位电路424P经配置以箝制第一节点456与第二节点458之间的电压差以箝制1st_out 440处输出信号的电压摆幅。依此方式,1st_out 440的电压摆幅根据本发明的教示最小化。
如在图4A中所描绘的实例中可了解,箝位电路424P的p沟道二极管连接晶体管经配置为无源装置,其中箝位电路424P的p沟道二极管连接晶体管的阈值电压Vth几乎相同于第二级输入装置p沟道晶体管446。因而,应注意,箝位电路424P的p沟道二极管连接晶体管可在2nd_out 454翻转之前开始泄漏电流,其会影响比较器416A的性能。
图4B说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器416B的又一实例的示意图。应了解,图4B所说明的实例比较器416B可为图1A中所展示的比较器116的另一实例实施方案,且上述类似命名及编号元件在下文类似地耦合及运行。应了解,图4B所说明的实例比较器416B与图4A所说明的实例比较器416A共享类似性。
例如,如图4B中所描绘的实例中所展示,比较器416B包含耦合到第二级422的第一级420。第一级420包含晶体管426、晶体管428、晶体管430、晶体管432及晶体管434。晶体管426及428的源极耦合到电源电压。晶体管426及428的栅极耦合在一起且耦合到晶体管426的漏极。晶体管430的漏极耦合到晶体管426的漏极,且晶体管432的漏极耦合到晶体管428的漏极。晶体管434耦合于晶体管430及432的源极与参考电压或接地之间。在实例中,晶体管434是其中晶体管434的栅极经耦合以接收偏压电压Vb1的第一级电流源且经偏压以汲取恒定电流。
在实例中,晶体管430是其中晶体管430的栅极经电容耦合以通过电容器Cl接收斜坡414的第一级420的第一输入装置。晶体管432是其中晶体管432的栅极经电容耦合以通过电容器C2接收位线412的第一级420的第二输入装置。在图4B中所描绘的实例中,晶体管430的栅极处的电压经标记为Vinp 472,且晶体管432的栅极处的电压经标记为Vinn 474。晶体管428的漏极经配置以产生1st_out 440,其是第一级420的输出。
第二级422包含耦合于电源电压与参考电压或接地之间的晶体管446及晶体管448。晶体管446是其中晶体管446的栅极经耦合以接收1st_out 440的第二级422的输入装置。在实例中,晶体管448是其中晶体管448的栅极经耦合以接收偏压电压Vb2的第二级电流源。晶体管446的漏极经配置以产生2nd_out 454,其是第二级422的输出。在实例中,应了解,比较器416A的输出响应于2nd_out 454而产生。
图4B中所描绘的实例还说明具有第一节点456及第二节点458的箝位电路424N。在实例中,箝位电路424N用具有耦合到第一节点456的源极及耦合到第二节点458的栅极及漏极的n沟道二极管连接晶体管实施。箝位电路424N的第一节点456耦合到1st_out 440且第二节点458耦合到电源电压AVDD。在操作中,晶体管446在第二级422翻转时接通,其将2nd_out 454电压从基本上为零(例如第一状态)转变到基本上或接近AVDD(例如第二状态)。
在操作中,箝位电路424N经配置以箝制第一节点456与第二节点458之间的电压差以箝制1st_out 440处输出信号的电压摆幅。依此方式,1st_out 440的电压摆幅根据本发明的教示最小化。
如在图4B中所描绘的实例中可了解,箝位电路424N的n沟道二极管连接晶体管经配置为无源装置,其中箝位电路424N的n沟道二极管连接晶体管的阈值电压Vth高于第二级输入装置p沟道晶体管446的阈值电压Vth。然而,应注意,箝位电路424N的n沟道二极管连接晶体管的性能可因过程变化而变化。因此,在其中箝位电路424N的n沟道二极管连接晶体管的阈值电压Vth较低且p沟道晶体管446的阈值电压Vth较高的情形中,箝位电路424N的n沟道二极管连接晶体管可在比较器416B做出比较决定之前开始泄漏。
图5说明展示根据本发明的教示的具有经配置以箝制图像传感器的模数转换器中的比较器的第一级输出的电压摆幅的箝位电路的比较器516的又一实例的示意图。应了解,图5所说明的实例比较器516可为图1A中所展示的比较器116的另一实例实施方案,且上述类似命名及编号元件在下文类似地耦合及运行。还应了解,图5所说明的实例比较器516与图4B所说明的实例比较器416B共享类似性。
例如,如图5中所描绘的实例中所展示,比较器516包含耦合到第二级522的第一级520。第一级520包含:第一***晶体管,其包含与晶体管526B串联耦合的晶体管526A;第二***晶体管,其包含与晶体管528B串联耦合的晶体管528A;晶体管530;晶体管532;及晶体管534。如所描绘的实例中所展示,晶体管526A的栅极耦合到第四晶体管526B的栅极及漏极,晶体管526A的源极耦合到电源电压,晶体管526A的漏极耦合到晶体管526B的源极,且晶体管526B的漏极耦合到晶体管530的源极。类似地,晶体管528A的栅极耦合到晶体管528B的栅极及晶体管526A及526B的栅极,晶体管528A的源极耦合到电源电压,晶体管528A的漏极耦合到晶体管528B的源极,且晶体管528B的漏极耦合到第一级520的1st_out 540输出及晶体管532的源极。晶体管534耦合于晶体管530及532的源极与参考电压或接地之间。在实例中,晶体管534是其中晶体管534的栅极经耦合以接收偏压电压Vb1的第一级电流源且经偏压以汲取恒定电流。
在实例中,晶体管530是其中晶体管530的栅极经电容耦合以通过电容器Cl接收斜坡514的第一级520的第一输入装置。晶体管532是其中晶体管532的栅极经电容耦合以通过电容器C2接收位线512的第一级520的第二输入装置。在图5中所描绘的实例中,晶体管530的栅极处的电压经标记为Vinp 572,且晶体管532的栅极处的电压经标记为Vinn 574。晶体管528B的漏极经配置以产生1st_out 540,其是第一级520的输出。
第二级522包含耦合于电源电压与参考电压或接地之间的晶体管546及晶体管548。晶体管546是其中晶体管546的栅极经耦合以接收1st_out 540的第二级522的输入装置。在实例中,晶体管548是其中晶体管548的栅极经耦合以接收偏压电压Vb2的第二级电流源。晶体管546的漏极经配置以产生2nd_out 554,其是第二级522的输出。在实例中,应了解,比较器516的输出响应于2nd_out 554而产生。
图5中所描绘的实例还说明具有第一节点556及第二节点558的箝位电路524。在实例中,箝位电路524用具有耦合到第一节点556的源极及耦合到第二节点558的漏极的n沟道晶体管实施。
图5的箝位电路524与图4B的箝位电路424N之间的一差异是为了防止箝位电路524的n沟道晶体管在比较器516做出决定之前泄漏电流,箝位电路524的n沟道晶体管的栅极电压比图4B的箝位电路424N的n沟道二极管连接晶体管的栅极电压减小。特定来说,图5中所描绘的实例说明箝位电路524的n沟道晶体管的减小栅极电压由第一***晶体管的p沟道晶体管526A与526B之间的源极/漏极节点提供。
因此,在比较器516做出决定之前及在第二级522翻转之前,用包含晶体管526A/526B及528A/528B的第一及第二***晶体管实施的p沟道电流镜汲取电流,使得箝位电路524的n沟道晶体管的栅极电压低于电源电压(例如AVDD)以防止箝位电路524的n沟道晶体管在2nd_out 554转变到高值之前泄漏电流。
然而,应了解,如果箝位电路524的n沟道晶体管的阈值电压Vth较大,那么由箝位电路524提供的箝位电压可较低(例如,与图3A的箝位电路324相比),使得箝位电路524效率较低。此外,箝位电路524的n沟道晶体管的主体通常连接到接地,其导致1st_out 540与电源电压(例如AVDD)之间的电容较大。
本发明的所说明实例的以上描述(包含摘要中描述的内容)不希望具穷举性或将本发明限制于所公开的精确形式。虽然本文中为了说明而描述本发明的具体实例,但所属领域的相关技术人员将认识到,各种修改可在本发明的范围内。
可鉴于以上详细描述来对本发明进行这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限制于说明书中所公开的特定实例。确切来说,本发明的范围完全由根据权利要求解译的既定原则来解释的所附权利要求书确定。
Claims (20)
1.一种比较器,其包括:
第一级,其包含经耦合以接收第一信号的第一输入、经耦合以接收第二信号的第二输入及经配置以产生第一输出信号的第一输出,所述第一输出信号响应于所述第一与第二输入信号的比较而在上电压电平与下电压电平之间转变;
第二级,其具有经耦合以从所述第一级的所述第一输出接收所述第一输出信号的输入,其中所述第二级包含经配置以响应于所述第一输出信号而产生第二输出信号的第二输出;及
箝位电路,其具有第一节点及第二节点,其中所述第一节点耦合到所述第一级的所述第一输出且所述第二节点耦合到电源电压,其中所述箝位电路经配置以箝制所述第一节点与所述第二节点之间的电压差以箝制所述第一输出信号的电压摆幅。
2.根据权利要求1所述的比较器,其中所述箝位电路包括耦合于所述第一节点与所述第二节点之间的二极管连接晶体管。
3.根据权利要求2所述的比较器,其中所述箝位电路的所述二极管连接晶体管包括具有耦合到所述第一节点的栅极及漏极及耦合到所述第二节点的源极的p沟道二极管连接晶体管。
4.根据权利要求3所述的比较器,其中所述第二级包括:
输入装置,其具有耦合到所述电源电压的源极,其中所述第二级的所述输入装置的栅极耦合到所述第二级的所述输入,所述第二级的所述输入装置的漏极耦合到所述第二输出;及
第二级偏压电流源,其耦合到所述第二级的所述输入装置的所述漏极。
5.根据权利要求4所述的比较器,其中当所述第二级的所述输入装置接通时,所述箝位电路的所述第二节点通过所述第二级的所述输入装置耦合到所述电源电压。
6.根据权利要求2所述的比较器,其中所述箝位电路的所述二极管连接晶体管是具有耦合到所述第一节点的源极及耦合到所述第二节点的栅极及漏极的n沟道二极管连接晶体管。
7.根据权利要求1所述的比较器,其中所述第一级包括:
第一晶体管,其具有耦合到所述电源电压的源极;
第二晶体管,其具有耦合到所述电源电压的源极及耦合到所述第一晶体管的栅极及漏极的栅极,其中所述第二晶体管的漏极耦合到所述第一级的所述第一输出以产生所述第一输出信号;
第一级偏压电流源;
第一输入装置,其耦合于所述第一晶体管的所述漏极与所述第一级偏压电流源之间,其中所述第一输入装置的栅极耦合到所述第一级的所述第一输入以接收所述第一信号;及
第二输入装置,其耦合于所述第二晶体管的所述漏极与所述第一级偏压电流源之间,其中所述第二输入装置的栅极耦合到所述第一级的所述第二输入以接收所述第二信号。
8.根据权利要求7所述的比较器,
其中所述第一晶体管包括第一***晶体管,所述第一***晶体管包括与第四晶体管串联耦合的第三晶体管,其中所述第三晶体管的栅极耦合到所述第四晶体管的栅极,所述第三晶体管的源极耦合到所述电源电压,所述第三晶体管的漏极耦合到所述第四晶体管的源极,且所述第四晶体管的漏极耦合到所述第一输入装置,
其中所述第二晶体管包括第二***晶体管,所述第二***晶体管包括与第六晶体管串联耦合的第五晶体管,其中所述第五晶体管的栅极耦合到所述第六晶体管的栅极,所述第五晶体管的源极耦合到所述电源电压,所述第五晶体管的漏极耦合到所述第六晶体管的源极,且所述第六晶体管的漏极耦合到所述第一级的所述第一输出及所述第二输入装置。
9.根据权利要求8所述的比较器,其中所述箝位电路包括具有耦合到所述第一节点的源极、耦合到所述第二节点的漏极及耦合到所述第五晶体管的所述漏极及所述第六晶体管的所述源极的栅极的n沟道晶体管。
10.根据权利要求1所述的比较器,
其中所述比较器包含于包含于成像***中的模数转换器中,
其中经耦合以由所述第一级的所述第一输入接收的所述第一信号是来自斜坡产生器的斜坡信号,
其中经耦合以由所述第一级的所述第二输入接收的所述第二信号是来自耦合到像素阵列的位线的位线信号。
11.一种成像***,其包括:
像素阵列,其用于接收图像光且响应于所述图像光而产生图像电荷电压信号;及
读出电路***,其经耦合以通过多个位线从所述像素阵列接收所述图像电荷电压信号且响应性地提供来自所述多个位线中的每一者的位线信号的数字表示,所述读出电路***包含比较器,所述比较器用于接收所述位线信号、比较所述位线信号与来自斜坡产生器的斜坡信号及将比较器输出电压提供到计数器以响应性地产生所述数字表示,其中所述比较器包括:
第一级,其包含经耦合以接收所述位线信号的第一输入、经耦合以接收所述斜坡信号的第二输入及经配置以产生第一输出信号的第一输出,所述第一输出信号响应于所述第一与第二输入信号的比较而在上电压电平与下电压电平之间转变;
第二级,其具有经耦合以从所述第一级的所述第一输出接收所述第一输出信号的输入,其中所述第二级包含经配置以响应于所述第一输出信号而产生第二输出信号的第二输出,其中提供到所述计数器的所述比较器输出电压响应于所述第二输出信号;及
箝位电路,其具有第一节点及第二节点,其中所述第一节点耦合到所述第一级的所述第一输出且所述第二节点耦合到电源电压,其中所述箝位电路经配置以箝制所述第一节点与所述第二节点之间的电压差以箝制所述第一输出信号的电压摆幅。
12.根据权利要求11所述的成像***,其中所述箝位电路包括耦合于所述第一级的所述第一输出与所述电源电压之间的二极管连接晶体管。
13.根据权利要求12所述的成像***,其中所述箝位电路的所述二极管连接晶体管包括具有耦合到所述第一节点的栅极及漏极及耦合到所述第二节点的源极的p沟道二极管连接晶体管。
14.根据权利要求13所述的成像***,其中所述第二级包括:
输入装置,其具有耦合到所述电源电压的源极,其中所述第二级的所述输入装置的栅极耦合到所述第二级的所述输入,所述第二级的所述输入装置的漏极耦合到所述第二输出;及
第二级偏压电流源,其耦合到所述第二级的所述输入装置的所述漏极。
15.根据权利要求14所述的成像***,其中当所述第二级的所述输入装置接通时,所述箝位电路的所述第二节点通过所述第二级的所述输入装置耦合到所述电源电压。
16.根据权利要求12所述的成像***,其中所述箝位电路的所述二极管连接晶体管包括具有耦合到所述第一节点的源极及耦合到所述第二节点的栅极及漏极的n沟道二极管连接晶体管。
17.根据权利要求11所述的成像***,其中所述第一级包括:
第一晶体管,其具有耦合到所述电源电压的源极;
第二晶体管,其具有耦合到所述电源电压的源极及耦合到所述第一晶体管的栅极及漏极的栅极,其中所述第二晶体管的漏极耦合到所述第一级的所述第一输出以产生所述第一输出信号;
第一级偏压电流源;
第一输入装置,其耦合于所述第一晶体管的所述漏极与所述第一级偏压电流源之间,其中所述第一输入装置的栅极耦合到所述第一级的所述第一输入以接收所述斜坡信号;及
第二输入装置,其耦合于所述第二晶体管的所述漏极与所述第一级偏压电流源之间,其中所述第二输入装置的栅极耦合到所述第一级的所述第二输入以接收所述位线信号。
18.根据权利要求17所述的成像***,
其中所述第一晶体管包括第一***晶体管,所述第一***晶体管包括与第四晶体管串联耦合的第三晶体管,其中所述第三晶体管的栅极耦合到所述第四晶体管的栅极,所述第三晶体管的源极耦合到所述电源电压,所述第三晶体管的漏极耦合到所述第四晶体管的源极,且所述第四晶体管的漏极耦合到所述第一输入装置,
其中所述第二晶体管包括第二***晶体管,所述第二***晶体管包括与第六晶体管串联耦合的第五晶体管,其中所述第五晶体管的栅极耦合到所述第六晶体管的栅极,所述第五晶体管的源极耦合到所述电源电压,所述第五晶体管的漏极耦合到所述第六晶体管的源极,且所述第六晶体管的漏极耦合到所述第一级的所述第一输出及所述第二输入装置。
19.根据权利要求18所述的成像***,其中所述箝位电路包括具有耦合到所述第一节点的源极、耦合到所述第二节点的漏极及耦合到所述第五晶体管的所述漏极及所述第六晶体管的所述源极的栅极的n沟道晶体管。
20.根据权利要求11所述的成像***,其中所述比较器包含于包含于所述读出电路***中的模数转换器中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/127,524 US11381771B1 (en) | 2020-12-18 | 2020-12-18 | Comparator first stage clamp |
US17/127,524 | 2020-12-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114650381A true CN114650381A (zh) | 2022-06-21 |
CN114650381B CN114650381B (zh) | 2023-10-17 |
Family
ID=81992092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111230713.3A Active CN114650381B (zh) | 2020-12-18 | 2021-10-22 | 比较器和成像*** |
Country Status (3)
Country | Link |
---|---|
US (1) | US11381771B1 (zh) |
CN (1) | CN114650381B (zh) |
TW (1) | TWI813038B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220047029A (ko) * | 2020-10-08 | 2022-04-15 | 삼성전자주식회사 | 비교 회로를 포함하는 아날로그-디지털 변환 회로 및 이를 포함하는 이미지 센서 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108737754A (zh) * | 2017-04-13 | 2018-11-02 | 豪威科技股份有限公司 | 双斜坡模/数转换器的比较器的双转换增益高动态范围读出 |
US20190207596A1 (en) * | 2016-08-22 | 2019-07-04 | Sony Semiconductor Solutions Corporation | Comparator, ad converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator |
CN111565047A (zh) * | 2019-02-13 | 2020-08-21 | 豪威科技股份有限公司 | 单斜率模数转换器的比较器输出电路 |
US20200280693A1 (en) * | 2019-02-28 | 2020-09-03 | SK Hynix Inc. | Comparator and image sensing device including the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7554378B2 (en) * | 2006-07-25 | 2009-06-30 | Supertex, Inc. | Fast DC coupled level translator |
US7994858B2 (en) * | 2009-05-15 | 2011-08-09 | Altasens, Inc. | Operational trans-conductance amplifier with output clamp circuit |
JP2013172270A (ja) | 2012-02-20 | 2013-09-02 | Sony Corp | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 |
US10079990B2 (en) | 2016-09-27 | 2018-09-18 | Omnivision Technologies, Inc. | Comparator for double ramp analog to digital converter |
US9967505B1 (en) | 2017-04-13 | 2018-05-08 | Omnivision Technologies, Inc. | Comparators for double ramp analog to digital converter |
KR102600445B1 (ko) * | 2018-11-15 | 2023-11-10 | 에스케이하이닉스 주식회사 | 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 |
JP7338974B2 (ja) * | 2019-01-11 | 2023-09-05 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
CN110190852B (zh) * | 2019-06-12 | 2021-06-15 | 成都微光集电科技有限公司 | 一种高速比较器及其形成的模数转换器和读出电路 |
CN210578470U (zh) * | 2019-11-28 | 2020-05-19 | 长鑫存储技术有限公司 | 比较器 |
-
2020
- 2020-12-18 US US17/127,524 patent/US11381771B1/en active Active
-
2021
- 2021-10-13 TW TW110137898A patent/TWI813038B/zh active
- 2021-10-22 CN CN202111230713.3A patent/CN114650381B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190207596A1 (en) * | 2016-08-22 | 2019-07-04 | Sony Semiconductor Solutions Corporation | Comparator, ad converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator |
CN108737754A (zh) * | 2017-04-13 | 2018-11-02 | 豪威科技股份有限公司 | 双斜坡模/数转换器的比较器的双转换增益高动态范围读出 |
CN111565047A (zh) * | 2019-02-13 | 2020-08-21 | 豪威科技股份有限公司 | 单斜率模数转换器的比较器输出电路 |
US20200280693A1 (en) * | 2019-02-28 | 2020-09-03 | SK Hynix Inc. | Comparator and image sensing device including the same |
Also Published As
Publication number | Publication date |
---|---|
US11381771B1 (en) | 2022-07-05 |
TW202226756A (zh) | 2022-07-01 |
US20220201231A1 (en) | 2022-06-23 |
CN114650381B (zh) | 2023-10-17 |
TWI813038B (zh) | 2023-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107888850B (zh) | 用于提供增加的模/数转换范围的成像***和设备及方法 | |
US10498999B2 (en) | Comparator for double ramp analog to digital converter | |
CN110121037B (zh) | 具有双重转换增益读出的图像传感器 | |
US10334193B2 (en) | Read-out circuits of image sensors and image sensors including the same | |
CN111698439B (zh) | 具有减少的斜坡稳定时间的积分斜坡电路 | |
US9848152B1 (en) | Analog dithering to reduce vertical fixed pattern noise in image sensors | |
CN111565047B (zh) | 单斜率模数转换器的比较器输出电路 | |
CN115314647B (zh) | 用于横向溢出图像传感器的暗电流/白像素装置及方法 | |
CN111225164B (zh) | 图像传感器及成像*** | |
CN114650381B (zh) | 比较器和成像*** | |
CN112243099B (zh) | 具有比较器的列放大器复位电路 | |
US11770634B1 (en) | Trimming control circuit for current integration ramp DAC settling assist circuit | |
US11252346B1 (en) | Switching techniques for fast voltage settling in image sensors | |
US11206039B1 (en) | Comparator stage with DC cut device for single slope analog to digital converter | |
US11968468B2 (en) | Calibration circuit for ramp settling assist circuit in local ramp buffer circuit | |
US11722801B1 (en) | Ramp settling assist circuit in local ramp buffer circuit | |
US12034368B1 (en) | Image sensors with improved negative pump voltage settling, and circuitry for the same | |
CN117135487A (zh) | 电压域全局快门读出电路时序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |