CN114649147A - 多层电子组件及其制造方法 - Google Patents

Abstract

本公开提供了一种多层电子组件及其制造方法。所述多层电子组件包括：电子组件主体，包括主体和外电极，所述主体具有介电层和内电极，所述外电极设置在所述主体上；以及涂层，设置在所述电子组件主体的外表面上，并且包含硅(Si)和氟(F)中的一种或更多种，所述涂层的平均厚度大于等于5nm且小于等于15nm。

Description

多层电子组件及其制造方法

本申请要求于2020年12月18日在韩国知识产权局提交的第10-2020-0178296号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及一种多层电子组件及其制造方法。

背景技术

多层陶瓷电容器(MLCC)(一种多层电子组件)是安装在各种类型的电子产品(包括图像显示装置(诸如液晶显示器(LCD)和等离子体显示面板(PDP))、计算机、智能电话、移动电话等)的印刷电路板上并用于充电或放电的片式电容器。

多层陶瓷电容器由于其诸如小型化、高电容和易于安装的优点，可以用作各种电子装置的组件。随着诸如计算机和移动装置的电子装置被小型化并以高输出实现，对多层陶瓷电容器的小型化和实现高电容的需求正在增加。

此外，随着近来工业对汽车电子组件的兴趣增加，多层陶瓷电容器也需要具有高可靠性特性，以用于汽车或信息娱乐***。

在多层陶瓷电容器中，当湿气通过覆盖部或边缘部与内电极之间的边界、通过主体中的孔以及外电极与主体之间的界面渗透时，可靠性会劣化。

特别地，在高温、高湿度和/或高电压环境中，由于湿气渗透而导致可靠性劣化的可能性增加。另外，随着外电极、覆盖部和边缘部的厚度逐渐变薄以满足多层陶瓷电容器的小型化和高电容的要求，难以控制物理缺陷，从而增加了可靠性劣化的可能性。

发明内容

本公开的一方面在于提供一种具有改善的可靠性的多层电子组件。

本公开的一方面在于提供一种具有优异安装特性的多层电子组件。

根据本公开的一方面，一种多层电子组件包括：电子组件主体，包括主体和外电极，所述主体具有介电层和内电极，所述外电极设置在所述主体上；以及涂层，设置在所述电子组件主体的外表面上，并且包含硅(Si)和氟(F)中的一种或更多种。

根据本公开的另一方面，一种制造多层电子组件的方法包括以下操作：将电子组件主体浸入包含硅烷类化合物和氟类化合物中的一种或更多种的溶液中，所述电子组件主体包括具有介电层和内电极的主体以及设置在所述主体上的外电极；清洗被浸渍的所述电子组件主体；以及干燥和固化清洗过的所述电子组件主体。

根据本公开的另一方面，一种多层电子组件包括：电子组件主体，包括主体和外电极，所述主体具有介电层和内电极，所述外电极设置在所述主体上；以及涂层，覆盖所述主体和所述外电极，并且所述涂层的平均厚度大于等于5nm且小于等于15nm。

附图说明

通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：

图1示意性地示出了根据本公开的实施例的多层电子组件的立体图；

图2示意性地示出了图1中的除了涂层之外的电子组件主体的立体图；

图3是沿图1的线I-I'截取的截面图；

图4是沿图1的线II-II'截取的截面图；

图5是图4的P区域的放大图；

图6是不包括涂层的比较示例的与图4的P区域对应的区域的放大图；

图7是根据本公开的实施例的设置在主体的外表面上的涂层的截面的由透射电子显微镜(TEM)捕获的图像；

图8是根据本公开的实施例的设置在镀层的外表面上的涂层的截面的由透射电子显微镜(TEM)捕获的图像；

图9是通过TEM-EDS分析对应于图8的区域的Si成分的照片；

图10是用于说明形成涂层的过程的示图；以及

图11是用于说明预处理操作的示图。

具体实施方式

在下文中，将参照附图如下描述本公开的实施例。然而，本公开可以以许多不同的形式例示，并且不应被解释为限于本文阐述的具体实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开的范围。在附图中，为了清楚起见，元件的形状和尺寸可能被夸大。此外，在附图中，在发明构思的相同范围内具有相同功能的元件将用相同的附图标记表示。

在附图中，为了清楚地描述本公开，将省略不相关的描述，并且为了清楚地表达多个层和多个区域，可放大厚度。将使用相同的附图标记来描述在相同构思的范围内具有相同功能的相同元件。在整个说明书中，当组件被称为“包括”或“包含”时，除非另外特别说明，否则意味着也可包括其他组件，而不是排除其他组件。

在附图中，第一方向可被定义为堆叠方向或厚度(T)方向，第二方向可被定义为长度(L)方向，并且第三方向可被定义为宽度(W)方向。

图1示意性地示出了根据本公开的实施例的多层电子组件的立体图。

图2示意性地示出了图1中的除了涂层之外的电子组件主体的立体图。

图3是沿图1的线I-I'截取的截面图。

图4是沿图1的线II-II'截取的截面图。

图5是图4的P区域的放大图。

在下文中，将参照图1至图5描述根据实施例的多层电子组件1000。

根据本公开的实施例，多层电子组件1000包括：电子组件主体100，包括主体110和外电极，主体110具有介电层111以及内电极121和122，外电极设置在主体110上；以及涂层140，设置在电子组件主体的外表面上，包括硅(Si)和氟(F)中的一种或更多种，并且具有大于等于5nm且小于等于15nm的平均厚度。

主体110通过交替堆叠介电层111与内电极121和122形成。

主体110的具体形状没有特别限制，但是如图所示，主体110可具有六面体形状或与六面体形状类似的形状。由于在烧结过程期间包含在主体110中的陶瓷粉末颗粒的收缩，主体110可具有基本上六面体的形状，而不具有包括完全直线的六面体形状。

主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。

形成主体110的多个介电层111可处于烧结状态，并且相邻介电层111之间的边界可一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别的程度。

根据本公开的实施例，用于形成介电层111的原材料没有特别限制，只要可利用其获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO₃基陶瓷粉末，并且陶瓷粉末的示例可包括BaTiO₃或者其中钙(Ca)、锆(Zr)等部分溶解在BaTiO₃中的(Ba_1-xCa_x)TiO₃、Ba(Ti_1-yCa_y)O₃、(Ba_1-xCa_x)(Ti_1-yZr_y)O₃或Ba(Ti_1-yZr_y)O₃等。

此外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO₃)的粉末颗粒中，作为用于形成介电层111的原材料。

此外，介电层111的厚度td没有特别限制。

然而，一般来说，当介电层形成为具有小于0.6μm的厚度时，特别是当介电层的厚度小于等于0.5μm时，存在可靠性会劣化的忧虑。

如下所述，根据本公开的实施例，由于能够通过在电子组件主体100的外表面上设置涂层140来提高耐湿可靠性，因此即使当介电层111的厚度td小于等于0.5μm时，也可以确保足够的可靠性。

因此，当介电层111的厚度小于等于0.5μm时，可以显著提高根据本公开的改善可靠性的效果。

介电层111的厚度td可表示设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。

介电层111的平均厚度可通过用扫描电子显微镜(SEM)扫描主体的在长度方向和厚度方向(L-T方向)上的截面而获得的图像来测量。例如，对于从通过用扫描电子显微镜(SEM)扫描在主体110的在第三方向(宽度方向)上的中央部处切割的在第一方向和第二方向(T-L方向)上的截面而获得的图像中提取的任意介电层，可通过在长度方向上的30个相等间隔点处测量其厚度来测量平均值。

在具有相等间隔的30个点处测量的厚度可以在电容形成部Ac处测量，电容形成部Ac是指内电极121和122彼此叠置的区域。

可以以类似的方式定义和测量其他组件的厚度，诸如内电极的厚度和涂层的厚度。在一个示例中，涂层的厚度可通过其他工具(诸如透射电子显微镜(TEM))来测量。即使没有在本公开中描述，也可使用本领域普通技术人员理解的其他方法和/或其他工具。

主体110可包括：电容形成部Ac，设置在主体110中并且包括第一内电极121和第二内电极122，第一内电极121和第二内电极122设置成彼此相对，且介电层111介于第一内电极121和第二内电极122之间，并在电容形成部Ac中形成电容；以及覆盖部112和113，形成在电容形成部Ac的在第一方向上的上方和下方。

另外，电容形成部Ac是用于对电容器的电容形成有贡献的部分，并且可以通过重复层叠第一内电极121和第二内电极122并使介电层111介于第一内电极121和第二内电极122之间来形成。

覆盖部112和113可包括在第一方向上设置在电容形成部Ac上方的上覆盖部112和在第一方向上设置在电容形成部Ac下方的下覆盖部113。

上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上层叠单个介电层或者两个或更多个介电层来形成，并且上覆盖部112和下覆盖部113可用于基本上防止由于物理应力或化学应力而对内电极的损坏。

上覆盖部112和下覆盖部113可不包括内电极，并可包括与介电层111的材料相同的材料。

也就是说，上覆盖部112和下覆盖部113可包含陶瓷材料，例如钛酸钡(BaTiO₃)基陶瓷材料。

此外，覆盖部112和113的厚度不需要特别限制。然而，覆盖部112和113的厚度tp可小于等于20μm，以便更容易地实现多层电子组件的小型化和高电容。

另外，边缘部114和115可分别设置在电容形成部Ac的侧表面上。

边缘部114和115可包括设置在主体110的第五表面5上的边缘部114和设置在主体110的第六表面6上的边缘部115。也就是说，边缘部114和115可设置在主体110的在宽度方向上的两个端表面上。

如图4所示，在主体110的沿宽度方向-厚度方向(第三方向-第一方向)切割的截面中，边缘部114和115可表示第一内电极121和第二内电极122的两端与主体110的外表面之间的区域。

边缘部114和115可基本用于防止由于物理应力或化学应力而损坏内电极。

边缘部114和115可通过以下方式形成：将导电膏涂覆到陶瓷生片的除了将要形成边缘部的部分之外的部分以形成内电极。

另外，为了抑制由内电极121和122引起的台阶，也可通过以下方式形成边缘部114和115：在形成层叠体后，切割层叠体以使内电极暴露于主体110的第五表面5和第六表面6，之后在切割的层叠体的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层。

内电极121和122可与介电层111交替地设置。

内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置成彼此相对，且构成主体110的介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。

参照图2和图3，第一内电极121可与第四表面4间隔开并通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并通过第四表面4暴露。第一外电极131可设置在主体110的第三表面3上并连接到第一内电极121，并且第二外电极132可设置在主体110的第四表面4上并连接到第二内电极122。

也就是说，第一内电极121可不连接到第二外电极132而是连接到第一外电极131，并且第二内电极122可不连接到第一外电极131而是连接到第二外电极132。因此，第一内电极121可形成为与第四表面4间隔开预定距离，并且第二内电极122可形成为与第三表面3间隔开预定距离。

在这种情况下，第一内电极121和第二内电极122可通过设置在中间的介电层111彼此电分离。

主体110可通过以下方式来形成：交替堆叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，之后对其进行烧结。

用于形成内电极121和122的材料没有特别限制，并且可使用具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种。

此外，可将用于内电极的导电膏印刷到陶瓷生片来形成内电极121和122，导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种。可使用丝网印刷法或凹版印刷法作为印刷用于内电极的导电膏的方法，但本公开不限于此。

此外，内电极121和122的厚度te不需要特别限制。

然而，通常，当内电极121和122形成为具有小于0.6μm的厚度时，特别地，当内电极121和122的厚度te小于等于0.5μm时，存在可靠性会劣化的忧虑。

如下所述，根据本公开的实施例，由于可通过在电子组件主体100的外表面上设置涂层140来提高耐湿可靠性，因此即使当内电极121和122的厚度te小于等于0.5μm时，也可确保足够的可靠性。

因此，当内电极121和122的厚度te小于等于0.5μm时，可更显著地改善根据本公开的效果，并且可更容易地实现电容器组件的小型化和高电容。

外电极131和132可设置在主体110的第三表面3和第四表面4上。

外电极131和132可分别设置在主体110的第三表面3和第四表面4上，并且可包括分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。

在本实施例中，描述了多层电子组件1000具有两个外电极131和132的结构，但可根据内电极121和122的形状或任何其他目的来改变外电极131和132的数量或形状。

此外，外电极131和132可使用诸如金属等的任何材料形成，只要它们具有导电性即可，可考虑电特性和结构稳定性来确定具体材料，此外，外电极131和132可具有多层结构。

例如，外电极131和132可包括设置在主体110上的电极层131a和132a以及形成在电极层131a和132a上的镀层131b和132b。

对于电极层131a和132a的更具体的示例，电极层131a和132a可以是包含导电金属和玻璃成分的烧结电极，或者是包含导电金属和树脂的树脂基电极。

另外，电极层131a和132a可具有烧结电极和树脂基电极顺序形成在主体上的形式。另外，电极层131a和132a可通过将包含导电金属的片材转印到主体上，或者通过将包含导电金属的片材转印到烧结电极上而形成。

可使用具有优异导电性的材料作为包含在电极层131a和132a中的导电金属，该材料不受特别限制。例如，导电金属可以是镍(Ni)、铜(Cu)和它们的合金中的一种或更多种。

镀层131b和132b用于改善安装特性。镀层131b和132b的类型没有特别限制，并且可以是包含Ni、Sn、Pd以及它们的合金中的一种或更多种的镀层，并且镀层131b和132b可利用多个层形成。

对于镀层131b和132b的更具体的示例，镀层131b和132b可以是Ni镀层或Sn镀层，并且可具有其中Ni镀层和Sn镀层顺序地形成在电极层131a和132a上或者Sn镀层、Ni镀层和Sn镀层顺序地形成在电极层131a和132a上的形式。此外，镀层131b和132b还可包括多个Ni镀层和/或多个Sn镀层。

涂层140可设置在电子组件主体的外表面上，可包含硅(Si)和氟(F)中的一种或更多种，并且可具有大于等于5nm且小于等于15nm的平均厚度。

在多层陶瓷电容器中，当湿气通过覆盖部或边缘部与内电极之间的边界、主体中的孔以及外电极与主体之间的界面渗透时，可靠性会劣化。特别地，在高温、高湿度和/或高电压环境下，由于湿气渗透而导致可靠性劣化的可能性会增加。

另外，随着外电极、覆盖部和边缘部的厚度逐渐变薄以满足多层陶瓷电容器的小型化和高电容的要求，难以控制物理缺陷，从而增加了可靠性劣化的可能性。

为了解决这个问题，已经提出了一种通过控制介电组合物来改善高温、高湿度和/或高电压环境下的可靠性的方法，但是该方法的缺点在于不能防止由于湿气渗透到多层电子组件的缺陷部中而导致的可靠性劣化。

因此，已经提出了一种通过在主体的表面上设置具有防水特性的防水涂层来阻挡湿气渗透的方法。然而，由于外电极和主体的外表面一样被涂覆，因此发生外电极的电连接性劣化的问题。另外，在使用Sn回流焊接到印刷电路板(PCB)的过程期间，会发生诸如滑动或未安装的缺陷。

因此，常规地，使用如下方法：设置防涂覆部分，使得外电极的表面在涂覆时不被涂覆，并且在涂覆完成之后去除防涂覆部分。可选地，在主体和外电极上完全涂覆之后，使用单独去除涂覆在外电极上的部分的方法。因此，存在生产率会降低或制造成本会增加的问题。

根据本公开的实施例，涂层140设置在电子组件主体100的外表面上，包含硅(Si)和氟(F)中的一种或更多种，并且涂层140的平均厚度满足大于等于5nm且小于等于15nm，使得耐湿可靠性可以提高，同时，可以确保安装特性。

因此，由于不需要防止涂层140设置在外电极131和132上或去除形成在外电极131和132上的涂层140的工艺，因此可提高多层电子组件1000的生产率并且可以降低制造成本。

另外，由于涂层140也设置在外电极131和132的外表面上，因此可以阻挡通过外电极131和132的湿气渗透路径，并且也可以阻挡通过主体110与外电极131和132的端部之间的界面的湿气渗透路径，使得可以进一步提高耐湿可靠性。

涂层140可基本密封主体110中的细孔或裂缝，以防止湿气通过主体的外表面渗透到主体中。另外，由于涂层140也设置在外电极131和132的外表面上，因此可以阻挡通过外电极131和132的湿气渗透路径，并且也可以阻挡通过主体110与外电极131和132的端部之间的界面的湿气渗透路径，使得可进一步提高耐湿可靠性。在这种情况下，涂层140可设置成接触外电极131和132的外表面，并且可设置成接触主体110的外表面的未设置外电极131和132的区域。

涂层140包括硅(Si)和氟(F)中的一种或更多种，因此，涂层140可具有防水特性。更具体地，涂层140可包括有机硅类烃化合物(silicone-based hydrocarbon compound)和氟类烃化合物(fluorine-based hydrocarbon compound)中的一种或更多种。

涂层140的平均厚度可大于等于5nm且小于等于15nm。当涂层140的平均厚度小于5nm时，存在可能无法确保足够的防水特性的忧虑，而当涂层140的平均厚度超过15nm时，存在可能使安装特性劣化的忧虑。另外，当涂层140的平均厚度大于等于1μm(明显厚)时，其被认为是异物，并且可能出现外观缺陷。

在一个实施例中，主体110可包括：电容形成部Ac，在电容形成部Ac中交替地设置有介电层111以及内电极121和122；覆盖部112和113，设置在电容形成部Ac的上方和下方；以及边缘部114和115，设置在电容形成部Ac的两个侧表面上，并且覆盖部和边缘部中的一个或更多个可包括缺陷部D1和D2，缺陷部D1和D2从主体110的外表面连接电容形成部Ac，并且涂层140可设置成延伸到缺陷部D1和D2。

图5是图4的P区域的放大图。图6是不包括涂层的比较示例的与图4的P区域对应的区域的放大图。

参照图6，当没有涂层时，湿气W1可沿着主体110的缺陷部D1和D2渗透，并且渗透的湿气W1可形成水层W2，从而在第一内电极121和第二内电极122彼此连接时引起电短路。

另一方面，根据本公开，涂层140设置成延伸到缺陷部D1和D2。在相对小的缺陷部D2(诸如相对小的孔)的情况下，缺陷部D2可被涂层140密封，并且在相对大的缺陷部D1(诸如相对大的孔)的情况下，由于涂层140的厚度薄，因此涂层140沿着主体110和缺陷部之间的边界延伸，使得涂层140可以以围绕缺陷部的形式设置。因此，尽管湿气W1会沿着相对较大的缺陷部D1渗透，但是不能形成水层，从而防止电短路。

图7是根据本公开的实施例的设置在主体110的外表面上的涂层140的截面的由透射电子显微镜(TEM)捕获的图像。可看出，主体110具有晶体结构，但是涂层140具有非晶性质。

图8是根据本公开的实施例的设置在镀层131b的外表面上的涂层140的截面的由透射电子显微镜(TEM)捕获的图像。图9是通过TEM-EDS分析对应于图8的区域的Si成分的照片，可看出，涂层140也设置在外电极131和132上。

此外，在图7至图9中，用于连接离子束的保护层150是制备透射电子显微镜(TEM)样品所需的构造，而不是多层电子组件的构造。本领域普通技术人员将理解，为了通过TEM测量多层电子组件，可在测量之前在多层电子组件上形成保护层。

在一个实施例中，涂层140的最大厚度可小于等于20nm。当涂层140的最大厚度超过20nm时，涂层会不均匀地设置，并且存在以下忧虑：诸如在将多层电子组件安装在基板上时的安装变形的缺陷、在回流热处理之后变形的缺陷。

在一个实施例中，涂层140与水的接触角可大于等于100度。当涂层140与水的接触角小于100度时，防水特性会不足，使得耐湿可靠性会劣化。

在这种情况下，可针对设置在主体110的外表面上的涂层140测量涂层140相对于水的接触角，并且可通过使用接触角测量装置在1.0cm×1.0cm区域中测量。

随着多层电子组件1000的尺寸减小，由于随着外电极、覆盖部和边缘部的厚度逐渐减小，会变得难以控制物理缺陷，从而增加了可靠性劣化的可能性，随着多层电子组件1000的尺寸减小，可以显著提高根据本公开的涂层140的改善耐湿可靠性的效果。在尺寸为1005(长×宽，1.0mm×0.5mm)或更小的多层电子组件1000中，可显著提高根据本公开的改善耐湿可靠性的效果，并且特别地，在尺寸为0402(长×宽，0.4mm×0.2mm)或更小的多层电子组件1000中，可显著提高根据本公开的改善耐湿可靠性的效果。

因此，考虑到制造误差和外电极的尺寸，多层电子组件1000在第二方向上的尺寸可小于等于1.1mm，并且多层电子组件1000在第三方向上的尺寸可小于等于0.55mm，更优选地，多层电子组件1000在第二方向上的尺寸可小于等于0.44mm，并且多层电子组件1000在第三方向上的尺寸可小于等于0.22mm。在这种情况下，多层电子组件在第二方向上的尺寸可指多层电子组件的最大长度，并且多层电子组件在第三方向上的尺寸可指多层电子组件的最大宽度。

制造多层电子组件的方法

在下文中，将详细描述根据本公开的另一实施例的制造多层电子组件的方法。然而，为了避免多余的描述，将省略与根据本公开的实施例的多层电子组件中描述的内容重复的内容。

根据本公开的另一方面，制造多层电子组件的方法包括以下操作：将电子组件主体100浸入包含硅烷类化合物和氟类化合物中的一种或更多种的溶液中，电子组件主体100包括具有介电层111以及内电极121和122的主体110以及设置在主体110上的外电极131和132；例如用水清洗被浸渍的电子组件主体；以及通过干燥和固化清洗过的电子组件主体100，以在电子组件主体100的外表面上形成包含硅(Si)和氟(F)中的一种或更多种的涂层140，并且涂层140的平均厚度大于等于5nm且小于等于15nm。

通过将电子组件主体浸入包含硅烷类化合物和氟类化合物中的一种或更多种的溶液中的方法，可在电子组件主体的外表面上形成涂层140。另外，涂层140可设置成接触外电极131和132的外表面，并且接触主体110的外表面的未设置外电极131和132的区域。

图10是用于说明形成涂层140的过程的示图。

参照图10，当电子组件主体100上的-OH官能团和硅烷类化合物的-OH结合时，硅烷类化合物通过其中释放H₂O的缩合反应吸附在电子组件主体100的表面上，并且硅烷类化合物也可通过缩合反应连接以在电子组件主体100的表面上形成涂层140。涂层140可包括键合到电子组件主体100的硅(Si)和氟(F)中的至少一种。

在一个实施例中，在浸渍操作之前，可进一步包括在电子组件主体100的外表面上形成-OH官能团的预处理操作。

图11是用于说明预处理操作的示图。参照图11，在浸入涂覆溶液中之前，可用O₂等离子体发生器20在电子组件主体100的外表面上照射O₂等离子体，以进一步赋予-OH官能团。因此，由于涂层140可更致密地形成并且可提高覆盖率，因此可进一步提高耐湿可靠性。

此外，在电子组件主体的外表面上形成-OH官能团的方法不需要特别限制，并且可使用O₂等离子体表面处理、能够赋予-OH官能团的湿化学处理等。

(示例1)

在制备具有下表1的尺寸的样品之后，根据涂层的存在或不存在来评价安装特性和耐湿可靠性。

在下表1中的形成涂层的样品中，将样品浸入包含硅烷类化合物的溶液中，然后清洗、干燥和固化以形成涂层。

在下表1的尺寸中，0603表示样品的长度为0.6mm，宽度为0.3mm，1005表示样品的长度为1.0mm，宽度为0.5mm，2012表示样品的长度为2.0mm，宽度为1.2mm。

可安装性是通过安装缺陷和回流缺陷来评估。对于安装缺陷，在为每个测试编号准备表1中所示的数量的样品之后，记录样品在被安装在基板上时变形或无法安装的样品的数量。

对于回流缺陷，在为每个测试编号准备表1中所示的数量的样品之后，记录在样品安装在基板上并进行回流热处理之后样品变形或无法安装的样品的数量。

对于耐湿可靠性，在为每个测试编号准备下表1所示的数量的样品之后，记录在85℃的温度和85％相对湿度下，通过施加参考电压的0.7倍的电压(0.7Vr)24小时或更长时间，与初始值相比，绝缘电阻值降低至1/10或更小的样品的数量。

[表1]

O指存在涂层，X指不存在涂层。

可看出，即使形成涂层，测试编号2、测试编号4和测试编号6也具有与未形成涂层的测试编号1、测试编号3和测试编号5相同的可安装性。

可看出，测试编号1的耐湿可靠性缺陷率为0.58％，测试编号2的耐湿可靠性缺陷率为0.32％，表明缺陷率显著降低。

可看出，测试编号3的耐湿可靠性缺陷率为0.69％，测试编号4的耐湿可靠性缺陷率为0.36％，表明缺陷率显著降低。

可看出，测试编号5的耐湿可靠性缺陷率为0.38％，测试编号6的耐湿可靠性缺陷率为0.045％，表明缺陷率显著降低。

此外，通过高分辨率透射电子显微镜(HRTEM)分析从第三方向上的中央沿第一方向和第二方向切割的测试编号4的样品的截面，以测量涂层的厚度。在设置在电子组件主体的外表面上的涂层中，测量具有相等间隔的50个点处的涂层的厚度，50个点处的涂层的厚度的最小值为4.065nm，50个点处的涂层的厚度的最大值为15.858nm(其具有20nm或更小的值)，并且涂层的平均厚度为9.23nm。

(示例2)

在准备长度为1.0mm和宽度为0.5mm的样品之后，根据涂层的存在或不存在以及是否执行预处理操作，来评价耐湿可靠性。

通过利用高分辨率透射电子显微镜(HRTEM)分析从第三方向上的中央沿第一方向和第二方向切割的样品的截面来获得涂层的厚度。具体地，测量设置在主体的外表面上的涂层中具有相等间隔的50个点处的涂层的厚度，并且计算总共50个点的平均值作为表2中的涂层厚度。

在测试编号8中，将样品浸入包含硅烷类化合物的溶液中，然后清洗、干燥和固化以形成涂层。

在测试编号9中，在使用氧等离子体将-OH官能团另外赋予样品的表面的预处理操作之后，将样品浸入包含硅烷类化合物的溶液中，然后清洗、干燥和固化以形成涂层。

对于耐湿可靠性，在为每个测试编号准备800个样品之后，记录了在85℃的温度和85％相对湿度下，通过施加参考电压(1Vr)24小时，与初始值相比，绝缘电阻值降低至1/10或更小的样品的数量。

[表2]

测试编号	涂层	涂层厚度(nm)	预处理	尺寸	耐湿可靠性
						7	X	-	X	1005	26/800
8	O	9.75	X	1005	22/800
						9	O	7.53	O	1005	11/800

在测试编号8和测试编号9中，可以看出，根据涂层的形成，耐湿可靠性得到改善。特别地，在执行预处理操作的测试编号9的情况下，涂层的厚度薄于不进行预处理操作的测试编号8的涂层的厚度。也就是说，涂层的密度得到提高，从而显著提高了耐湿可靠性。

如上所述，作为本公开的各种效果之一，通过在电子组件主体的外表面上设置包含硅(Si)和氟(F)中的一种或更多种的涂层来提高耐湿可靠性。

作为本公开的各种效果之一，通过减小电子组件主体的外表面上的包含硅(Si)和氟(F)中的一种或更多种的涂层的厚度来确保可安装性。

虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可以进行修改和变型。

Claims (23)

1.一种多层电子组件，包括：

电子组件主体，包括主体和外电极，所述主体具有介电层和内电极，所述外电极设置在所述主体上；以及

涂层，设置在所述电子组件主体的外表面上，并且包含硅和氟中的一种或更多种，所述涂层的平均厚度大于等于5nm且小于等于15nm。

2.根据权利要求1所述的多层电子组件，其中，所述涂层包含有机硅类烃化合物和氟类烃化合物中的一种或更多种。

3.根据权利要求1所述的多层电子组件，其中，所述涂层的最大厚度小于等于20nm。

4.根据权利要求1所述的多层电子组件，其中，所述涂层与水的接触角大于等于100度。

5.根据权利要求1所述的多层电子组件，其中，所述涂层被设置成接触所述外电极的外表面，并且被设置成接触所述主体的外表面的未设置所述外电极的区域。

6.根据权利要求1所述的多层电子组件，其中，所述外电极包括设置在所述主体上的电极层和设置在所述电极层上的镀层。

7.根据权利要求6所述的多层电子组件，其中，所述涂层被设置成接触所述镀层的外表面，并且被设置成接触所述主体的外表面的未设置所述外电极的区域。

8.根据权利要求1所述的多层电子组件，其中，所述主体包括电容形成部、覆盖部和边缘部，在所述电容形成部中交替地设置有所述介电层和所述内电极，所述覆盖部设置在所述电容形成部的上方和下方，所述边缘部设置在所述电容形成部的两个侧表面上。

9.根据权利要求8所述的多层电子组件，其中，所述覆盖部和所述边缘部中的一个或更多个包括缺陷部，所述缺陷部从所述主体的外表面连接所述电容形成部，并且所述涂层被设置成延伸到所述缺陷部。

10.根据权利要求1所述的多层电子组件，其中，所述介电层的厚度小于等于0.5μm。

11.根据权利要求1所述的多层电子组件，其中，所述内电极的厚度小于等于0.5μm。

12.一种制造多层电子组件的方法，包括以下操作：

将电子组件主体浸入包含硅烷类化合物和氟类化合物中的一种或更多种的溶液中，所述电子组件主体包括具有介电层和内电极的主体以及设置在所述主体上的外电极；

清洗被浸渍的所述电子组件主体；以及

干燥和固化清洗过的所述电子组件主体，以在所述电子组件主体的外表面上形成涂层，所述涂层包含硅和氟中的一种或更多种，所述涂层的平均厚度大于等于5nm且小于等于15nm。

13.根据权利要求12所述的制造多层电子组件的方法，所述制造多层电子组件的方法还包括在所述浸渍操作之前在所述电子组件主体的所述外表面上形成-OH官能团的预处理操作。

14.根据权利要求13所述的制造多层电子组件的方法，其中，所述预处理操作是通过在所述电子组件主体的所述外表面上照射O₂等离子体来执行的。

15.根据权利要求12所述的制造多层电子组件的方法，其中，所述涂层包含有机硅类烃化合物和氟类烃化合物中的一种或更多种。

16.一种多层电子组件，包括：

电子组件主体，包括主体和外电极，所述主体具有介电层和内电极，所述外电极设置在所述主体上；以及

涂层，覆盖所述主体和所述外电极，并且所述涂层的平均厚度大于等于5nm且小于等于15nm。

17.根据权利要求16所述的多层电子组件，其中，所述涂层的最大厚度小于等于20nm。

18.根据权利要求16所述的多层电子组件，其中，所述涂层与水的接触角大于等于100度。

19.根据权利要求16所述的多层电子组件，其中，所述涂层与所述外电极和所述主体接触。

20.根据权利要求19所述的多层电子组件，其中，所述外电极包括设置在所述主体上的电极层和设置在所述电极层上的镀层，并且

所述涂层覆盖所述镀层并且与所述镀层接触。

21.根据权利要求16所述的多层电子组件，其中，所述主体包括孔，并且

所述涂层被设置成在所述主体中的所述孔的表面上延伸。

22.根据权利要求16所述的多层电子组件，其中，所述主体包括孔，并且

所述涂层密封所述主体中的所述孔。

23.根据权利要求16所述的多层电子组件，其中，所述涂层包括键合到所述电子组件主体的硅和氟中的至少一种。

Images