CN114641764A - 总线***及操作总线***的方法 - Google Patents

总线***及操作总线***的方法 Download PDF

Info

Publication number
CN114641764A
CN114641764A CN202080077369.6A CN202080077369A CN114641764A CN 114641764 A CN114641764 A CN 114641764A CN 202080077369 A CN202080077369 A CN 202080077369A CN 114641764 A CN114641764 A CN 114641764A
Authority
CN
China
Prior art keywords
bus
master
access
arbitration unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080077369.6A
Other languages
English (en)
Inventor
海因兹-维尔纳·海克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN114641764A publication Critical patent/CN114641764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

一种总线***(1)，包括第一总线(11)和第二总线(12)，其中第一总线(11)通过桥接器(15)和多路复用器(16)连接到第二总线(12)。第一主控器(110)经由第一总线(11)、桥接器(15)和多路复用器(16)有权访问第二总线(12)。第二主控器(120)经由多路复用器(16)有权访问第二总线(12)。桥接器(15)包括仲裁单元(150)，该仲裁单元被设置为以不会干扰或丢失访问的方式允许第一主控器(110)和第二主控器(120)对第二总线(12)访问。

Description

总线***及操作总线***的方法
本公开涉及一种总线***和一种用于操作总线***的方法。
总线***是一种数字通信***，其在处理设备(例如计算机、移动设备、便携式手表或平板电脑)内部的组件之间或在多个处理设备之间传输数据。总线***可以包括多个总线，其中第二总线可以从属于第一总线。在其间传输数据的组件可以包括***设备。在此以及在下文中，连接到第一总线的***设备被称为第一***设备，连接到第二总线的***设备被称为第二***设备。
总线***可以基于所谓的高级微控制器总线架构(AMBA)，该高级微控制器总线架构包括作为第一总线的高级高性能总线(AHB)和作为第二总线的高级***总线(APB)。总线***借助于时钟信号进行定时。通常，AMBA定义并需要两个时钟周期来经由AHB和APB访问第二个***设备。因此，只有每隔一个时钟周期才能访问第二个***设备。因此，APB上的最大数据速率被限制为AHB最大数据速率的50％。大多数第二***设备利用触发器和同步存储器作为存储元件，因此第二***设备可以在单个时钟周期中访问APB。因此，在传统的APB中，第二***设备在至少50％的时间内处于空闲状态。
本总线***的目的之一是在通过总线***传送数据时允许更高的数据速率。另一个目的是减少第二***设备的空闲状态时间。这些目的通过独立权利要求的主题来实现。
总线***包括第一总线和第二总线。第一总线通过桥接器和多路复用器连接到第二总线。第一主控器(first master)经由第一总线、桥接器和多路复用器有权访问第二总线。第二主控器(second master)经由多路复用器有权访问第二总线。桥接器包括仲裁单元，该仲裁单元被设置为判断对第二总线的访问是授权给第一主控器还是授权给第二主控器。
仲裁单元可以被设置为协调第一主控器和第二主控器对第二总线的访问。例如，仲裁单元被设置为防止第一主控器和第二主控器同时访问第二总线。从而提高了第二总线传输速率的利用率，这提高了通过总线***传输数据时的数据速率。此外，第二总线的传输速率的利用率的提高减少了第二***设备的空闲状态时间。
总线***包括具有第一主控器的第一总线和具有第二主控器的第二总线。例如，第一总线是AHB，第二总线是APB。第一主控器可以是AHB主控器并且第二主控器可以是APB主控器。例如，第一总线和第二总线均为并行总线。第二主控器可以提供串行总线的串并转换数据，其中串行总线可以基于I2C总线(I-Squared-C bus)、SPI总线或UART总线。例如，片上I2C从机(on-chip I-Squared-C slave)用作第二主控器。第二总线上的APB寄存器能够由片外I2C主控器(off-chip I-Squared-C master)访问。
第一总线通过桥接器和多路复用器连接到第二总线。桥接器转换第一总线与第二总线之间的传输(读取或写入)。例如，桥接器是经修改的AHB到APB桥接器，其将AHB总线传输转换为APB总线传输。桥接器可以具有一个字的固定宽度，这意味着写入的位不能够少于桥接器的宽度。例如，不能写入32位APB寄存器的8位部分。桥接器可以作为第一总线的从机，也可以作为第二总线的主控器。例如，桥接器包括仲裁单元，该仲裁单元被设置为判断对第二总线的访问是授权给第一主控器还是授权给第二主控器。
第一主控器经由第一总线、桥接器和多路复用器有权访问第二总线。第二主控器经由多路复用器有权访问第二总线。多路复用器被设置在桥接器和第二主控器的下游。桥接器控制多路复用器，通过该多路复用器将第一主控器或第二主控器的数据传送到第二总线。在一个特定实施例中，桥接器可以适于在任何时候实现第二主控器对第二总线的访问，而不管第一主控器是否访问第二总线。借助于桥接器，可以判断对第二总线的访问，而无需在由第一总线或第二总线发送的地址数据中具有访问模式位。有利地，实现了第二总线上增加的数据速率。此外，减少了***设备的空闲状态时间。
第二主控器可以被设置为独立于第一主控器来控制和监测第二***设备。例如，第二主控器被设置为控制和监测连接到第二总线的寄存器。例如，第二主控器读取第二***设备提供的数据，以监测第二***设备。例如，第二主控器将数据写入到第二总线，该数据由第二***设备读取。有利地，通过第二总线的控制和监测借助于检查第二***设备来提高可靠性。例如，可以在总线***的操作期间控制第二***设备，而无需访问第一总线。此外，第二主控器可以有利地被设置为提供对第二总线的后门访问以用于测试模式。
根据一个实施例，仲裁单元包括请求输入端、授权输出端和就绪输出端。输入端和输出端是用于传输数字信号的接口。数字信号可以具有激活状态和失效状态，其中激活状态可以由逻辑值0表示，而失效状态可以由逻辑值1表示，反之亦然。
默认情况下，仲裁单元将就绪信号通过就绪输出端传输到第一主控器。尤其是，仲裁单元适于将就绪信号通过就绪输出端发送到第一主控器。例如，每当第二主控器被授权对第二总线进行访问时，仲裁单元适于将就绪信号设置为失效状态。在第二主控器被授权对第二总线进行访问后，就绪信号被设置为一个时钟周期的失效状态。第二主控器对第二总线的访问暂停了第一主控器对第二总线的访问。
第二主控器适于将请求信号通过请求输入端发送到仲裁单元，并且仲裁单元适于将授权信号通过授权输出端发送到第二主控器。例如，第二主控器适于在访问第二总线前将请求信号设置为激活状态。如果对第二总线的访问被授权给第二主控器，则仲裁单元适于将授权信号设置为激活状态。仲裁单元适于在请求信号被激活后的至少1或2个时钟信号周期将授权信号设置为激活状态。仲裁单元适于在请求信号被失效后将授权信号设置为失效状态1或2个时钟周期。
有利地，仲裁单元适于集中判断对第二总线的访问，以避免来自第一主控器和第二主控器的信号在第二总线上的冲突。
根据一个实施例，授权输出端连接到多路复用器的选择输入端。多路复用器适于在授权信号处于失效状态时将第一主控器连接到第二总线，并且多路复用器适于在授权信号处于激活状态时将第二主控器连接到第二总线。有利地，授权信号具有多种功能，首先，授权信号控制多路复用器以实现第一主控器或第二主控器与第二总线之间的连接，其次，授权信号指示第二主控器是否可以访问第二总线。
根据一个实施例，如果第一主控器对连接到第二总线的***设备寻址，同时授权信号处于激活状态，则仲裁单元适于停止和推迟第一主控器对第二总线的访问。仲裁单元可以适于在第二主控器对第二总线的访问完成后建立第一主控器对第二总线的访问。尤其是，这是在授权信号被失效后的一个时钟周期。
例如，仲裁单元存储第二***设备的寻址，继续并完成被停止的访问。例如，仲裁单元包括存储元件，该存储元件缓存第一主控器向第二***设备发送的寻址数据和传输数据。例如，仲裁单元被设置为每当授权信号处于激活状态时将就绪信号设置为失效状态。在授权信号被设置为失效状态后，将就绪信号设置为一个时钟周期的激活状态。第一个主控器默认暂停，直至就绪信号返回激活状态。在授权信号被设置为失效状态并且就绪信号被设置为激活状态后，仲裁单元可以适于将经缓存的寻址数据和传输数据提供给第二总线。有利地，就绪信号确保第一主控器通过第二总线发送的数据不会与第二主控器通过第二总线发送的数据冲突。换言之，桥接器确保第一主控器和第二主控器不会同时在第二总线上/从第二总线写入/读取数据。因此，避免了数据丢失，并实现了通过第二总线的高数据速率。
根据以上定义的实施例之一的总线***可以在启用噪声消除的音频***(例如启动主动噪声消除的音频***)中实施。启用噪声消除的音频***可以是启用噪声消除的音频***的任何耳戴式播放设备，并且能够例如包括入耳式耳机或耳塞、贴耳式耳机或耳罩式耳机。除了耳机外，耳戴式播放设备也可以是移动电话或类似设备。
还提供了一种用于操作总线***的方法。例如，能够通过该方法操作本文所描述的总线***。即，针对总线***公开的所有特征也针对该方法公开，反之亦然。
根据用于操作总线***的方法的一个实施例，总线***包括第一主控器、第一总线、第二主控器和第二总线，其中第一主控器经由第一总线、桥接器和多路复用器访问第二总线，第二主控器连接到第二总线和桥接器，其中桥接器具有仲裁单元，该仲裁单元授权第一主控器或第二主控器对第二总线的访问。
该方法包括以下步骤：借助于第一主控器通过第一总线或者借助于第二主控器访问第二总线，其中第一总线和第二总线借助于公共时钟信号进行定时。
根据一个实施例，时钟信号限定寻址阶段和传输阶段。连续的时钟周期可以交替地或彼此并行地限定寻址阶段和传输阶段。例如，第一主控器的每次访问都包含寻址阶段和后续的传输阶段。
在寻址阶段期间，第一主控器或第二主控器可以发送标识连接到第二总线的第二***设备的数据，并且将向/从该第二总线传输数据。在传输阶段，数据在在前一个寻址阶段被寻址的第二***设备与有权访问第二总线的主控器之间传输。
第二主控器可以发送标识连接到第二总线的第二***设备的数据，并在同一时钟周期中从/向该***设备传输数据。每当第二外设不包含异步存储器时，这使得第二主控器的访问时间更短。
仲裁单元可以借助于授权信号控制第二主控器。例如，仅当授权信号处于激活状态时，第二主控器与***设备之间才传输地址和传输数据。例如，在默认情况下，授权信号处于失效状态。通过将请求信号设置为激活状态，授权信号在第二主控器向仲裁单元发送请求后可以处于第一时钟周期或第二时钟周期的激活状态。仲裁单元允许第二主控器对第二总线的访问，即使第二总线被寻址或者通过第二总线在第一主控器与第二***设备之间传输数据。仲裁单元将暂停第一主控器对第二总线的访问，直至第二主控器完成访问。
如果第一主控器对第二***设备寻址，同时第二主控器访问第二总线，则仲裁单元推迟第一主控器对第二总线的访问。例如，仲裁单元提供就绪信号，当就绪信号处于失效状态时，该就绪信号暂停第一主控器。例如，在默认情况下，就绪信号处于激活状态。如果第一主控器寻址连接到第二总线的***设备，则仲裁单元在传输地址后激活就绪信号一个时钟周期。如果在第一主控器访问第二总线的同时，第二主控器也访问第二总线，则仲裁单元可以将就绪信号的失效状态延长一个或两个以上时钟周期。
根据该方法的一个实施例，第一主控器可以访问第一***设备，而第二主控器可以同时访问第二***设备。
当就绪信号处于失效状态时，第一主控器对***设备的寻址被存储，直至就绪信号被设置回激活状态。在第二主控器对第二总线的访问完成后，就绪信号处于激活状态。
换言之，在第二主控器访问完成后，仲裁单元授权第一主控器通过第二总线对***设备的访问。
根据所提出原理的一个方面，第二主控器使用第一主控器访问的空闲时间来访问第二总线。通过这样做，原始空闲状态时间将根据该第二主控器的访问次数而下降。这将提高***性能。
换言之，使用第一主控器对第二总线的访问空闲时间，执行第二主控器的访问，以访问第二总线。
根据一个实施例，APB总线协议中的时序间隙用于实现比默认APB协议提供的更高的数据吞吐量。
根据所提出原理的另一方面，第二主控器能够自主操作，即独立于由第一主控执行的任何控制。
总线***和用于操作总线***的方法的进一步的优点和有利的改进和进一步的发展由以下结合附图示出的示例性实施例得出。
附图中相同、相似或等效的元素以相同的附图标记提供。附图和附图中示出的元件的相互比例不应被认为是按比例绘制的。相反，为了更好的呈现和/或更好的可理解性，能够夸大个别元素的大小。
图1示出了总线***1的一个示例性实施例的示意性视图。总线***1包括具有第一主控器110的第一总线11、具有第二主控器120的第二总线12、桥接器15和多路复用器16。总线***1被设置为在第一主控器110与第一***设备10和/或第二***设备20之间传送数据。总线***1被设置为在第二主控器120与第二***设备20之间传送数据。数据能够经由其各自的数据输入端600分别提供给第一主控器110和/或第二主控器120。每个数据输入端600可以携带单独的信号。数据经由第一总线11和/或第二总线12传送。为了定时第二总线12的访问，信号在第一主控器110与桥接器15、第二主控器120与桥接器15以及多路复用器16与桥接器15之间传输。在该示例性实施例中，具有逻辑值1的数字信号被称为处于激活状态，而具有逻辑值0的数字信号被称为处于失效状态。
第一总线主控器110和第二总线主控器120被布置为访问第二总线12。对总线进行访问包括对连接到正在被访问的总线11、12的***设备10、20寻址并向所述***设备传输数据，或从所述***设备传输数据。总线***1包括连接到第一总线11的第一***设备10和连接到第二总线12的第二***设备20。第一***设备10和第二***设备20例如是寄存器、存储器单元、传感器或致动器。
桥接器15包括仲裁单元150，该仲裁单元判断第一主控器110或第二主控器120是否有权访问第二总线12。桥接器包括请求输入端151和授权输出端152。第二主控器120连接到请求输入端151。第二主控器120被设置为在向第二总线12发送数据前向仲裁单元150发送请求信号151a。默认情况下，请求信号151a处于失效状态。仲裁单元150通过授权输出端152返回授权信号152a。根据当前是否正在访问第二总线，授权信号152a要么处于激活状态，要么处于失效状态。默认情况下，授权信号152a处于失效状态。
授权输出端152连接到多路复用器16的选择输入端163。如果授权信号152a处于激活状态，则多路复用器的第一端口161耦合到多路复用器的总线端口164。如果授权信号152b处于失效状态，则多路复用器16的第二端口162耦合到总线端口164。通过多路复用器16的总线端口164，从第二总线12或向其传输数据。
桥接器15包括就绪输出端153，该就绪输出被设置为将就绪信号153a发送到第一主控器110。如果就绪信号153a处于激活状态，则第一主控器110处于正常操作模式并通过第一总线11读写数据。如果就绪信号处于失效状态，则第一主控器110被暂停并且不通过第一总线读写数据，直至就绪信号153a被设置为激活状态。默认情况下，就绪信号153a处于失效状态。
桥接器15包括第一数据链路154和第二数据链路155。尤其是，第一总线11和第一数据链路154以及第二数据链路155和第二端口162借助于另外的总线连接。桥接器15被设置为通过第一数据链路154在第一总线11上读写数据。桥接器15被布置为通过第二数据链路155在第二总线12上读写数据。
总线***1(例如第一总线11和第二总线12)借助于时钟信号500进行定时。时钟信号500被施加到第一主控器110和第二主控器120。例如，第一总线11和第二总线12借助于公共时钟信号500进行定时。时钟信号限定了寻址阶段501和传输阶段502。在寻址阶段501期间，第一主控器110和/或第二主控器120将数据写入到第一总线11和/或第二总线12上，其中数据标识***设备10、20。在传输阶段502期间，***设备10、20从第一总线11和/或第二总线12读取数据或向第一总线和/或第二总线写入数据。
在用于操作总线***1的方法中，第二总线12要么通过第一总线11、桥接器15和多路复用器16由第一主控器110进行访问，要么通过多路复用器16由第二主控器120进行访问。第一主控器110和/或第二主控器120在寻址阶段501期间对第二***设备寻址。
为了对第二***设备20寻址，第一主控器110将第二***设备20的地址数据写入到第一***设备11。桥接器15通过第一数据链路154和第二数据链路155将地址数据传输到多路复用器16的第二端口162。如果第二主控器120无权访问第二总线12，则授权信号152a处于失效状态，并且多路复用器16将地址数据从第一主控器110传输到第二总线12。来自第一主控器110的地址数据到达第二***设备20。如果第二主控器120在第一主控器110对第二***设备20寻址时有权访问第二总线12，则当第一主控器已经开始写入/读取访问时，就绪信号153a保持在失效状态一个或两个以上的时钟周期。失效状态就绪信号153a使第一主控器110停止，直到就绪信号153a被设置为激活状态。在第二主控器120完成对第二总线12的访问后，仲裁单元150将就绪信号153a设置为激活状态。在第二主控器完成对第二总线12的访问后，第一主控器110访问第二总线12。
为了访问第二总线12，第二主控器120将请求信号151a设置为激活状态。如果第一主控器110没有访问第二总线12，则仲裁单元150将授权信号152a设置为激活状态。在接收到激活状态的授权信号152a后，第二主控器120将地址数据发送到多路复用器16的第一端口161。激活状态的授权信号163a被传输到多路复用器16的选择输入端163。因此，多路复用器16将来自第二主控器120的地址数据通过第一端口161和总线端口164传送到第二总线12。
图2示出了总线***的一个示例性实施例的时序图表。时序图表示出了时间700期间总线***内不同信号的时序。在图2中，图表示出了第一主控器110对第二总线12的访问。在时钟信号500的第一周期1期间，第一主控器110将地址数据503发送到第一总线11。
如果地址数据503是第二***设备20的有效地址，则桥接器15在第二时钟周期2(即寻址阶段501)期间失效就绪信号153a。这将在第二时钟周期2期间暂停第一主控器110。在寻址阶段501中，桥接器15链接第一总线11和第二总线12。
在第三时钟周期3中，总线***处于传输阶段502。在该时钟周期3中，桥接器激活第二总线12上的总线使能信号12a，该总线使能信号使数据能够通过第二总线12传输。使能信号12a激活地址和数据链路两者，用于从/向第一主控器110到第二总线12的读取或写入访问。
图3示出了总线***的一个示例性实施例的时序图表。时序图表示出了时间700期间总线***内不同信号的时序。在图3所示的实施例中，第二主控器120在一个时钟周期内访问第二总线12。在该实施例中，寻址阶段501和传输阶段502被组合。
在第一时钟周期1中，第二主控器120通过激活请求信号151a来请求访问。在第二时钟周期2中，请求信号151a使桥接器15激活授权信号152a。如果第一主控器110单独执行对第二***设备20的写入访问，则授权信号152a在第二周期2中被激活。激活的授权信号152a在第二总线上激活总线使能信号12a一个时钟周期。总线使能信号12a将激活地址和数据链路两者，用于从/向第二主控器120对第二总线12进行读取访问或写入访问。
图4示出了总线***的一个示例性实施例的时序图表。时序图表示出了时间700期间总线***内不同信号的时序。在图4所示的实施例中，第二主控器120在一个时钟周期内访问第二总线12。在该实施例中，寻址阶段501和传输阶段502被组合。
在第一时钟周期1中，第二主控器120通过激活请求信号151a来请求访问。在第三时钟周期3中，请求信号151a使桥接器15激活授权信号152a。如果第一主控器110单独执行对第二***设备20的读取访问，则授权信号152a在第二周期中不被激活以允许第一主控器完成对第二***设备20的读取访问。授权信号在第三周期3中被激活。激活的授权信号152a在第二总线上激活总线使能信号12a一个时钟周期。总线使能信号12a将激活地址和数据链路两者，用于从/向第二主控器120对第二总线12进行读取访问或写入访问。
图5和图6示出了图3和图4的替代时序图表。
图5示出了总线***的一个示例性实施例的时序图表。时序图表示出了时间700期间总线***内不同信号的时序。在图5的实施例中，第二主控器120在两个时钟周期(即寻址阶段501和随后的传输阶段502)内访问第二总线12。
在第一时钟周期1中，第二主控器120通过激活请求信号151a来请求访问。
在第二时钟周期2和第三时钟周期3中，请求信号151a使桥接器15激活授权信号152a。如果第一主控器110单独执行对第二***设备的写入访问，则授权信号152a在第二时钟周期2中被激活。
激活的授权信号152a持续两个时钟周期并在第三时钟周期3中在第二总线120上激活总线使能信号12a。在时钟周期2中，用于从/向第二总线12进行读取或写入访问的地址和数据链路被激活。总线使能信号12a激活地址和数据链路两者，用于从/向第二主控器120对第二总线12进行读取访问或写入访问。
图6示出了总线***的一个示例性实施例的时序图表。时序图表示出了时间700期间总线***内不同信号的时序。在图6的实施例中，第二主控器120在两个时钟周期(即寻址阶段501和随后的传输阶段502)内访问第二总线12。
在第一时钟周期1中，第二主控器12通过激活请求信号151a来请求访问。
在第三时钟周期3和第四时钟周期4中，请求信号151a使桥接器15激活授权信号152a。如果第一主控器110单独执行从第二***设备20的读取访问，则授权信号152a在第三时钟周期2中被激活。
激活的授权信号152a持续两个时钟周期并在第四时钟周期4中在第二总线120上激活总线使能信号12a。在时钟周期3中，用于从/向第二总线12进行读取或写入访问的地址和数据链路被激活。总线使能信号12a激活地址和数据链路两者，用于从/向第二主控器120对第二总线12进行读取访问或写入访问。
图7示出了总线***的一个示例性实施例的时序图表。尤其是，图7示出了就绪信号153a对授权信号152a的依赖性。在第一时钟周期1中，桥接器15失效就绪信号152a，同时授权信号152a被激活。如果授权信号152a在第一时钟周期1内被失效，则桥接器15保持就绪信号153a失效直至第二时钟周期2结束。如果授权信号152a在第二时钟周期2内(虚线)被失效，则桥接器15保持就绪信号153a失效直至第三时钟周期3(虚线)结束。因此，在授权信号152a失效后，桥接器15在一个额外的时钟周期的持续时间内保持就绪信号153a失效。
图8示出了总线***的一个示例性实施例的时序图表。在该实施例中，第一主控器110和第二主控器120两者均尝试在第一时钟周期1内访问第二总线12。
在第一时钟周期1中，第一主控器110通过将地址503施加到第一总线11来开始写入访问。第二主控器120也通过激活请求信号151a在第一时钟周期1中开始访问。
在第二时钟周期2中，第一主控器110已经开始写入访问，因此授权信号152a和使能信号12a在第二周期2内被激活。该时间序列类似于图3中描述的序列。激活的授权信号152a在第二总线12上激活总线使能信号12a，该总线使能信号激活地址和数据链路两者以用于从第二主控器120到第二总线12的读取访问和写入访问。由第一主控器110发送的地址503由桥接器15存储。
在第三时钟周期3中，就绪信号153a仍然被失效，这暂停了第一主控器110。桥接器15将先前存储的地址503从第一主控器110发送到第二总线12。
在第四时钟周期4中，桥接器15在第二总线12上激活总线使能信号12a，该总线使能信号激活地址和数据链路二者以用于从第一主控器110对第二总线12的读取访问。
附图标记说明
1 第一时钟周期
2 第二时钟周期
3 第三时钟周期
4 第四时钟周期
10 第一***设备
11 第一总线
12 第二总线
12a 第二总线的总线使能信号
15 桥接器
16 多路复用器
20 第二***设备
110 第一主控器
120 第二主控器
150 仲裁单元
151 请求输入端
151a 请求信号
152 授权输出端
152a 授权信号
153 就绪输出端
153a 就绪信号
154 第一数据链路
155 第二数据链路
161 第一端口
162 第二端口
163 选择输入端
164 总线端口
500 时钟信号
501 寻址阶段
502 传输阶段
503 地址数据
504 传输数据
600 数据输入端
700 时间

Claims (15)

1.一种总线***(1)，包括第一总线(11)和第二总线(12)，其中
-所述第一总线(11)通过桥接器(15)和多路复用器(16)连接到第二总线(12)，
-第一主控器(110)经由所述第一总线(11)、桥接器(15)和多路复用器(16)有权访问第二总线(12)，
-第二主控器(120)经由所述多路复用器(16)有权访问所述第二总线(12)，
-所述桥接器(15)包括仲裁单元(150)，所述仲裁单元被设置为判断对第二总线(12)的访问是授权给第一主控器(110)还是授权给第二主控器(120)。
2.根据权利要求1所述的总线***(1)，其中所述仲裁单元(150)控制所述多路复用器(16)。
3.根据前述权利要求之一所述的总线***(1)，其中
-所述仲裁单元(150)包括请求输入端(151)、授权输出端(152)和就绪输出端(153)，
-所述仲裁单元(150)适于将就绪信号(153)通过就绪输出端(153)传输到第一主控器(110)，
-所述第二主控器(120)适于将请求信号(151a)通过请求输入端(151)传输到仲裁单元(150)，并且
所述仲裁单元(150)适于将授权信号(152a)通过授权输出端(152)传输到第二主控器(120)。
4.根据权利要求3所述的总线***(1)，其中
-所述授权输出端(152)连接到多路复用器(16)的选择输入端(163)，
-所述多路复用器(16)适于在授权信号(152)处于失效状态时将第一主控器(110)连接到第二总线(12)，
-所述多路复用器(16)适于在授权信号(152)处于激活状态时将第二主控器(120)连接到第二总线(12)。
5.根据权利要求3或4所述的总线***(1)，其中所述仲裁单元(150)适于在第二主控器(110)有权访问第二总线(12)时将就绪信号(153a)设置为失效状态或延长就绪信号(153a)的失效状态。
6.根据权利要求5所述的总线***(1)，其中
-所述仲裁单元(150)适于，如果所述第一主控器(110)对连接到第二总线(12)的第二***设备(20)寻址，同时所述第二主控器(120)有权访问第二总线(12)，则停止和推迟第一主控器(110)对第二总线(12)的访问，并且
-所述仲裁单元(150)适于在第二主控器(120)对第二总线(12)的访问完成后建立第一主控器(110)对第二总线(12)的访问。
7.根据前述权利要求之一所述的总线***(1)，其中所述第一总线(11)是AHB，并且所述第二总线(12)是APB。
8.根据前述权利要求之一所述的总线***(1)，其中所述第一总线(11)和第二总线(12)均是并行总线。
9.一种启用噪声消除的音频***，尤其是耳机，包括根据权利要求1至8之一所述的总线***(1)。
10.一种用于操作总线***(1)的方法，所述总线***包括第一主控器(110)、第一总线(11)、第二主控器(120)和第二总线(12)，其中
-所述第一主控器(110)经由第一总线(11)和桥接器(15)访问第二总线(12)，
-所述第二主控器(120)连接到第二总线(12)和桥接器(15)，其中
-所述桥接器(15)包括仲裁单元(150)，所述仲裁单元授权第一主控器(110)或第二主控器(120)访问第二总线(12)。
11.根据权利要求10所述的方法，包括以下步骤：
-借助于所述第一主控器(110)通过第一总线(11)或者借助于第二主控器(120)访问第二总线(12)，其中
-所述第一总线(11)和第二总线(12)借助于公共时钟信号(500)进行定时。
12.根据权利要求11所述的方法，其中所述时钟信号(500)限定寻址阶段(501)和传输阶段(502)，其中
-所述第一主控器(110)和/或所述第二主控器(120)在寻址阶段(501)期间对第二***设备(20)寻址，并且
-在所述传输阶段(502)期间，在所述第一主控器(110)或第二主控器(120)与所述第二***设备(20)之间传输数据。
13.根据权利要求12的方法，其中
-其中，如果所述第一主控器(110)没有访问第二总线(12)，则所述仲裁单元(150)在寻址阶段(501)期间和在传输阶段(502)期间授权第二主控器(120)访问第二总线(12)，并且
-如果所述第二主控器(120)没有访问第二总线(12)，则所述仲裁单元(150)在寻址阶段(501)期间和在传输阶段(502)期间授权第一主控器(110)访问第二总线(12)。
14.根据权利要求10至13之一所述的方法，其中每当所述第二主控器(120)请求访问第二总线(12)时，所述仲裁单元(150)暂停第一主控器(110)访问第二总线(12)。
15.根据权利要求10至14之一所述的方法，其中
-如果所述第一主控器(110)对连接到第二总线(12)的第二***设备(20)寻址，同时所述第二主控器(120)访问第二总线(12)，则所述仲裁单元推迟第一主控器(110)对第二总线(12)的访问，并且
-存储第一主控器对第二***设备(20)的寻址，直至所述第二主控器(120)对第二总线(12)的访问完成后为止，并且
-在所述第二主控器(120)访问完成后，所述仲裁单元(150)授权第一主控器(110)通过第二总线(12)访问第二***设备(20)。
CN202080077369.6A 2019-11-07 2020-10-30 总线***及操作总线***的方法 Pending CN114641764A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19207730.3A EP3819778A1 (en) 2019-11-07 2019-11-07 Bus system and method for operating a bus system
EP19207730.3 2019-11-07
PCT/EP2020/080540 WO2021089430A1 (en) 2019-11-07 2020-10-30 Bus system and method for operating a bus system

Publications (1)

Publication Number Publication Date
CN114641764A true CN114641764A (zh) 2022-06-17

Family

ID=68502927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080077369.6A Pending CN114641764A (zh) 2019-11-07 2020-10-30 总线***及操作总线***的方法

Country Status (5)

Country Link
US (1) US11789884B2 (zh)
EP (1) EP3819778A1 (zh)
CN (1) CN114641764A (zh)
DE (1) DE112020005466T5 (zh)
WO (1) WO2021089430A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061663B (zh) * 2019-12-15 2021-03-26 苏州浪潮智能科技有限公司 一种数据传输方法、装置及相关组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040177205A1 (en) * 2003-03-05 2004-09-09 Brian Schoner Bus architecture techniques employing busses with different complexities
CN1571960A (zh) * 2001-10-16 2005-01-26 皇家飞利浦电子股份有限公司 带有通信总线的计算机***
CN1639666A (zh) * 2002-03-08 2005-07-13 飞思卡尔半导体公司 具有***设备访问保护的数据处理***及其方法
CN103069401A (zh) * 2010-06-30 2013-04-24 英特尔公司 维持多数据总线平台中事务连贯性的方法、装置以及***

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828856A (en) * 1994-01-28 1998-10-27 Apple Computer, Inc. Dual bus concurrent multi-channel direct memory access controller and method
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
US6687773B1 (en) * 2001-02-20 2004-02-03 Lsi Logic Corporation Bridge for coupling digital signal processor to on-chip bus as master
JP3793161B2 (ja) * 2003-02-28 2006-07-05 株式会社東芝 情報処理装置
US8543838B1 (en) * 2009-12-23 2013-09-24 Marvell International Ltd. Cryptographic module with secure processor
KR101842245B1 (ko) * 2011-07-25 2018-03-26 삼성전자주식회사 시스템 온 칩 버스 장치 및 그에 따른 루트 클럭 게이팅 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1571960A (zh) * 2001-10-16 2005-01-26 皇家飞利浦电子股份有限公司 带有通信总线的计算机***
CN1639666A (zh) * 2002-03-08 2005-07-13 飞思卡尔半导体公司 具有***设备访问保护的数据处理***及其方法
US20040177205A1 (en) * 2003-03-05 2004-09-09 Brian Schoner Bus architecture techniques employing busses with different complexities
CN103069401A (zh) * 2010-06-30 2013-04-24 英特尔公司 维持多数据总线平台中事务连贯性的方法、装置以及***

Also Published As

Publication number Publication date
DE112020005466T5 (de) 2022-09-01
US11789884B2 (en) 2023-10-17
WO2021089430A1 (en) 2021-05-14
EP3819778A1 (en) 2021-05-12
US20220398208A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
AU652707B2 (en) Bus interface logic for computer system having dual bus architecture
US3940743A (en) Interconnecting unit for independently operable data processing systems
KR100881049B1 (ko) 복수의 어드레스 2 채널 버스 구조
KR20040044366A (ko) 공유 메모리 데이터 전송장치
US7822903B2 (en) Single bus command having transfer information for transferring data in a processing system
AU2017223094A1 (en) Bus bridge for translating requests between a module bus and an axi bus
US6567881B1 (en) Method and apparatus for bridging a digital signal processor to a PCI bus
US6131114A (en) System for interchanging data between data processor units having processors interconnected by a common bus
JP4696199B2 (ja) 転送ディスクリプタ用メモリを備えるｕｓｂホストコントローラ
JP2003296267A (ja) バスシステム及びバスシステムを含む情報処理システム
US6401142B1 (en) Apparatus and method for selective bus transfer using master and slave modes
JPH04328936A (ja) 通信システム
CN114641764A (zh) 总线***及操作总线***的方法
US6216193B1 (en) Apparatus and method in a network interface for recovering from complex PCI bus termination conditions
US6996655B1 (en) Efficient peer-to-peer DMA
KR20030083572A (ko) 상위버스와 하위버스를 가지며, 네트워크에서의 데이터액세스의 제어를 행하는 마이크로 컴퓨터 시스템
JP4928683B2 (ja) データ処理装置
JPH08314854A (ja) データ転送システムおよびこれに関連する装置
US20060224806A1 (en) Multi CPU system
JP3240863B2 (ja) 調停回路
JP4125933B2 (ja) 共通メモリを備えたプロセッサシステム
EP0923032B1 (en) Method for transferring data in a multiprocessor computer system with crossbar interconnecting unit
CA2282166C (en) Method and apparatus for bridging a digital signal processor to a pci bus
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
KR0170742B1 (ko) 엠버스를 이용한 데이터 전송 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination