CN114637718B - Usb复用单线接口单元、芯片及通信*** - Google Patents

Usb复用单线接口单元、芯片及通信*** Download PDF

Info

Publication number
CN114637718B
CN114637718B CN202210544095.8A CN202210544095A CN114637718B CN 114637718 B CN114637718 B CN 114637718B CN 202210544095 A CN202210544095 A CN 202210544095A CN 114637718 B CN114637718 B CN 114637718B
Authority
CN
China
Prior art keywords
usb
wire interface
mode
pin
detection module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210544095.8A
Other languages
English (en)
Other versions
CN114637718A (zh
Inventor
王春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qinheng Microelectronics Co ltd
Original Assignee
Nanjing Qinheng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qinheng Microelectronics Co ltd filed Critical Nanjing Qinheng Microelectronics Co ltd
Priority to CN202210544095.8A priority Critical patent/CN114637718B/zh
Publication of CN114637718A publication Critical patent/CN114637718A/zh
Application granted granted Critical
Publication of CN114637718B publication Critical patent/CN114637718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种USB复用单线接口单元、芯片及通信***，USB复用单线接口单元包含D+引脚、D‑引脚、USB与单线接口模式控制位寄存器及USB控制器，USB控制器中包括EOP检测模块及单线接口包结束检测模块，根据USB与单线接口模式控制位寄存器的模式标识，选择进入USB模式或单线接口模式，在USB模式中选择使用EOP检测模块的输出作为USB包结束触发信号，在单线接口模式中选择使用单线接口包结束检测模块的的输出作为USB包结束触发信号。本发明实现成本低、通信速率高、节省引脚、协议统一成熟、通信可靠。

Description

USB复用单线接口单元、芯片及通信***
技术领域
本发明属于集成电路设计领域，尤其涉及一种内置USB控制器的MCU芯片。
背景技术
MCU（单片机、微控制器）与传感器芯片等外设芯片或者另一MCU芯片进行芯片之间的通讯时，目前常见方案是4线SPI、2线异步串口、2线IIC、10线以上的并口等，SPI和并口速率高但占用较多IO引脚，串口和IIC占用2个IO引脚但速率通常在3Mbps以下，另外还有多种单线接口但协议不统一且速率低至百Kbps级别。上述所有芯片之间的通讯接口仅包含简单的物理层或位格式规范，不含CRC等数据完整性检测机制，不含通讯出错自动重试等通讯可靠性机制。
USB本来是设备之间的通讯总线，用于连接电脑与键盘、打印机等设备，拥有成熟的物理层规范和通讯协议，具有CRC校验和自动重试及总线地址分配等扩展机制。当前，绝大多数32位MCU内置了12Mbps全速USB控制器，部分8位MCU也内置了USB控制器，目前USB除了用于设备之间的通讯，也可以用于芯片之间的通讯，但对于封装引脚较少的小体积MCU而言，USB占用2个IO仍然不少，相比串口和IIC并没有节省引脚。
发明内容
发明目的：为了解决现有技术中芯片间通信无法同时实现通信速率高、占用引脚少、具有数据完整性检测机制和通信可靠性机制的问题，本发明提供一种USB复用单线接口单元、芯片及通信***。
技术方案：一种USB复用单线接口单元，包括：
USB的D+引脚、D-引脚；
USB与单线接口模式控制位寄存器，用于存储模式标识，所述模式包括USB模式、单线接口模式；
USB控制器，包括EOP检测模块及单线接口包结束检测模块，EOP检测模块的输入端连接D+引脚、D-引脚，单线接口包结束检测模块的输入端连接D+引脚；EOP检测模块及单线接口包结束检测模块的输出端输出USB包结束触发信号；
所述USB控制器用于根据模式标识决定USB包结束触发信号，当所述模式标识为USB模式时，运行USB模式，选择用EOP检测模块的输出作为USB包结束触发信号，且USB控制器控制D+引脚和D-引脚的输出使能；当所述模式标识为单线接口模式时，运行单线接口模式，选择用单线接口包结束检测模块的输出作为USB包结束触发信号，且USB控制器仅控制D+引脚的输出使能，不控制D-引脚的输出使能。
进一步地，所述USB控制器还包括USB总线复位检测模块及单线接口总线复位检测模块，USB总线复位检测模块的输入端连接D+引脚、D-引脚，单线接口总线复位检测模块的输入端连接D+引脚；USB总线复位检测模块及单线接口总线复位检测模块的输出端输出总线复位信号或USB设备拔除信号；
所述USB控制器用于根据模式标识决定总线复位信号或USB设备拔除信号，当为USB模式时，选择用USB总线复位检测模块的输出信号作为总线复位信号或USB设备拔除信号；当为单线接口模式时，选择用单线接口总线复位检测模块的输出作为总线复位信号或USB设备拔除信号。
进一步地，所述单线接口包结束检测模块检测到D+引脚信号出现预设信号时输出有效信号。
进一步地，所述预设信号为以下信号中的一种或两种：
依次包括token类型的PID、2个字节数据及2个数据位宽度的低电平；
连续7个以上数据位宽度的高电平信号。
进一步地，所述预设信号为以下信号中的一种或两种：
依次包括token类型的PID、2个字节数据及2个数据位宽度的低电平；
依次包括2个数据位宽度的低电平及连续7个以上数据位宽度的高电平。
进一步地，当为单线接口模式时，当单线接口总线复位检测单元检测到连续24个数据位宽度以上的低电平时，对于USB设备模式便输出总线复位信号，对于USB主机模式便输出USB设备拔除信号。
进一步地，根据模式标识决定USB控制器对物理层的输入位数据，当所述模式标识为USB模式时，选择用D+和D-引脚的差分信号作为物理层的输入位数据；当所述模式标识为单线接口模式时，选择用D+引脚的电平信号作为物理层的输入位数据。
进一步地，所述USB控制器选择USB包结束触发信号采用选择器或与选择逻辑等效的电路实现。
一种芯片，包含上述USB复用单线接口单元、微处理器内核及***总线，微处理器内核连接***总线，所述USB复用单线接口单元中的USB控制器连接到***总线上。
一种通信***，包括至少第一芯片、第二芯片，所述第一芯片与第二芯片均为上述芯片，第一芯片的USB控制器工作于USB主机功能模式，第二芯片的USB控制器工作于USB设备功能模式，第一芯片的D+引脚与第二芯片的D+引脚连接，第一芯片的D-引脚与第二芯片的D-引脚未连接。
相比较现有技术，本发明提供一种USB复用单线接口单元、芯片及***，可以同时实现通信速率高、占用引脚少、具有数据完整性监测机制和通信可靠性机制，具体包含以下有益效果：
（1）实现成本低。复用了已有的USB控制器、引脚等相关资源，仅增加单线接口包结束检测模块、选择功能单元等几个模块，相对于现有USB控制器数千门甚至数万门的数字电路规模，增加的数字电路规模不超过2%，并且完全不需要增加模拟电路和IO引脚，可以直接复用。一般MCU芯片除了USB，通常还有面积更大的微处理器内核、程序ROM、数据RAM、其它若干接口外设和引脚，全部USB占整个芯片通常低于5%，故相对于整个芯片而言，本发明方案新增模块导致芯片面积的增加量在0.1%以下。
（2）通讯速率高。默认支持12Mbps，相比串口和IIC提高了数倍，相比其它单线接口提高了数十倍，与SPI的速率处于同一级别，本发明的单线接口的速率还可以进一步通过提高时钟频率实现提速。
（3）节省引脚。仅占用1个引脚，工作于单线接口模式时，D-引脚可用于其它IO用途。相比SPI节省75%引脚，相比串口和IIC节省50%引脚。
（4）协议统一和成熟。相比其它单线接口，本发明的单线接口复用了USB的成熟架构，应用生态丰富，应用开发工程师的学习成本低，导入快；协议统一，互连互通时不会存在兼容性问题；支持总线扩展；支持动态连接和断开。而串口和IIC等接口根据其规范并没有考虑支持动态连接和断开。
（5）通讯可靠。相比现有常见的芯片之间的通信接口，本发明的单线接口自带硬件实现的数据完整性检测机制和通信可靠性机制及边沿速率控制，而其它接口不支持边沿速率控制，通常需要软件实现CRC和重试，不仅占用更多的代码空间，而且占用了MCU内核运行时间。
附图说明
图1为实施例一USB复用单线接口单元的结构示意图；
图2为实施例一EOP检测模块的有效信号的产生过程；
图3为实施例一单线接口包结束检测模块的有效信号的一种产生过程；
图4为实施例一单线接口包结束检测模块的有效信号的另一种产生过程；
图5为实施例二USB复用单线接口单元的结构示意图；
图6为实施例二单线接口总线复位检测模块的有效信号的产生过程；
图7为实施例三内置USB复用单线接口单元的芯片的结构示意图；
图8为实施例四两芯片的通信***的结构示意图；
图9为实施例五一种多芯片的通信***结构示意图；
图10为实施例五另一种多芯片的通信***结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步解释说明。
实施例一：
一种USB复用单线接口单元，如图1所示，包括：
USB的D+引脚、D-引脚；
USB与单线接口模式控制位寄存器，用于存储模式标识，所述模式包括USB模式、单线接口模式；
USB控制器，包括EOP检测模块及单线接口包结束检测模块，EOP检测模块的输入端连接D+引脚、D-引脚，单线接口包结束检测模块的输入端连接D+引脚；EOP检测模块及单线接口包结束检测模块的输出端输出USB包结束触发信号。USB控制器中通常还包含位填充模块、位解码模块、位编码模块、数据包状态机、连接断开状态机等多个模块。
USB控制器根据模式标识选择何种信号作为USB包结束触发信号。对于该选择功能，在数字设计源代码和结构设计过程中，可以设置第一选择功能单元，第一选择功能单元可采用选择器或者是与选择逻辑等效的结构或者其他具有相同功能的模块实现。但源代码或结构中的第一选择功能单元在经过数字电路综合EDA工具编译后，大幅压缩了数字电路的规模（类似合并同类项、转为更简单的等效电路、目标代码的过程），最终将实现与上述等效的选择功能，但在物理电路上未必还会存在独立的选择单元。甚至于，源代码和结构中的EOP检测模块和单线接口包结束检测模块，也将部分合并共用一些物理电路单元，以节约硬件成本（正是EDA工具的作用），但在宏观结构上和技术原理上仍然存在与上述功能等效的两个模块。
如下所述为数字设计源代码和结构设计过程中的第一选择功能单元具体的实现过程：所述第一选择功能单元输入端分别连接EOP检测模块、单线接口包结束检测模块的输出端，第一选择功能单元的控制端连接USB与单线接口模式控制位寄存器，第一选择功能单元的输出端输出USB包结束触发信号。
第一选择功能单元用于根据模式标识决定USB包结束触发信号，当所述模式标识为USB模式时，运行USB模式，选择用EOP检测模块的输出作为USB包结束触发信号，且USB控制器控制D+引脚和D-引脚的输出使能；当所述模式标识为单线接口模式时，运行单线接口模式，选择用单线接口包结束检测模块的输出作为USB包结束触发信号，且USB控制器仅控制D+引脚的输出使能，不控制D-引脚的输出使能。
EOP检测模块的输出信号的产生如图2所示，通过检测D+引脚和D-引脚的信号，在未出现EOP（End of packet）信号时，EOP检测模块输出信号无效（图中以低电平为例），不触发包结束；当出现EOP信号时，EOP检测模块输出有效信号（图中以高电平为例），触发包结束。
单线接口包结束检测模块的输出信号的产生通过检测D+引脚的信号，在未出现预设信号时，单线接口包结束检测模块输出信号无效（图中以低电平为例），不触发包结束；当出现预设信号时，单线接口包结束检测模块输出有效信号（图中以高电平为例），触发包结束。图中信号的时间关联关系仅为示例，实际上，单线接口包结束检测模块可以在预设信号后立即输出有效信号，也可在预设信号后延时数个时钟输出有效信号，但不管哪一种，都需要与USB控制器中使用该信号的后续模块约定好，从而感知到包结束，这属于本领域设计人员的公知信息，本说明主要是讲述技术原理和架构创新，不对此类具体实现进行限定，也不对USB控制器本该具有的大量其它模块进行限定。
所述预设信号为以下S1、S2信号中的一种或两种：
S1：如图3，依次包括token类型的PID、2个字节数据及2个数据位宽度的低电平；
S2：如图4，依次包括2个数据位宽度的低电平及连续7个以上（含7个）数据位宽度的高电平，作为简化，S2也可以结合当前USB控制器的数据包状态机的状态直接预设为连续7个以上（含7个）数据位宽度的高电平信号。
根据模式标识决定USB控制器对物理层的输入位数据，当所述模式标识为USB模式时，选择用D+和D-引脚的差分信号作为物理层的输入位数据；当所述模式标识为单线接口模式时，选择用D+引脚的电平信号作为物理层的输入位数据。
实施例二：
实施例二在实施例一的基础上增加了总线复位信号、USB设备拔除信号的相关改进。
如图5所示，所述USB控制器除了包含实施例一中的各模块，还包括USB总线复位检测模块及单线接口总线复位检测模块，USB总线复位检测模块的输入端连接D+引脚、D-引脚，单线接口总线复位检测模块的输入端连接D+引脚；USB总线复位检测模块及单线接口总线复位检测模块的输出端输出总线复位信号或USB设备拔除信号，若芯片为主机功能模式，则输出的是总线复位信号，若芯片为设备功能模式，则输出的是USB设备拔除信号。
与实施例一中的第一选择功能单元原理相同，实施例二在数字设计源代码和结构设计中可增设第二选择功能单元，第二选择功能单元具体实现方式可以有多种，在此不做限制，可以采用选择器或者是与或逻辑门或者其他具有相同功能的模块实现，但编译后也未必还会存在独立的选择单元，并且USB总线复位检测模块和单线接口总线复位检测模块也可能会合并共用一些物理电路单元。
如下所述为数字设计源代码和结构设计过程中的第二选择功能单元具体的实现过程：所述第二选择功能单元的输入端分别连接USB总线复位检测模块、单线接口总线复位检测模块的输出端，第二选择功能单元控制端连接USB与单线接口模式控制位寄存器，第二选择功能单元的输出端输出总线复位信号或USB设备拔除信号。
第二选择功能单元用于根据模式标识决定总线复位信号或USB设备拔除信号，当为USB模式时，选择用USB总线复位检测模块的输出信号作为总线复位信号或USB设备拔除信号；当为单线接口模式时，选择用单线接口总线复位检测模块的输出作为总线复位信号或USB设备拔除信号。
当为单线接口模式时，当单线接口总线复位检测单元检测到如图6所示的连续24个数据位宽度以上（含24个数据位宽度）的低电平时，对于USB设备功能模式便输出总线复位信号，对于USB主机功能模式便输出USB设备拔除信号。总线复位信号和USB设备拔除信号都属于低频和低速信号，理论上不需要精确的响应时间，图中仅为示例，并不限定在检测到足够宽度的低电平后是立即输出有效信号还是延时数个时钟再输出。
实施例三：
实施例三是包含实施例一或实施例二所述USB复用单线接口单元的一种芯片。如图7所示，除了USB复用单线接口单元，该芯片还包括微处理器内核及***总线，微处理器内核连接***总线，所述USB复用单线接口单元中的USB控制器连接到***总线上。该芯片还包含程序ROM及IO引脚等其他结构。可以增设逻辑单元，逻辑单元在USB控制器处于单线接口模式时，选择其他功能模块连接D-引脚，原D-引脚将可用于其他IO用途，以起到节省引脚的效果。
本发明仅增加USB与单线接口模式控制位寄存器和极少的电路模块，在经典的USB模式之外，新增了单线接口模式，后者可以使用同一协议、同一成熟软件，支持动态连接和断开，支持硬件CRC和重试。如果代替串口和IIC等接口实现芯片之间的通讯，可以节约软件CRC代码并共用USB协议软件，从而减少程序代码量，节约程序ROM的空间及成本。
实施例四：
实施例四是包含两个实施例三所述的芯片的通信***。如图8所示，该通信***包括第一芯片、第二芯片，所述第一芯片与第二芯片均为实施例三所述的芯片，第一芯片的USB控制器工作于USB主机功能模式，第二芯片的USB控制器工作于USB设备功能模式，第一芯片的D+引脚与第二芯片的D+引脚连接，第一芯片的D-引脚与第二芯片的D-引脚未连接。
实施例五：
实施例五与实施例四相比，区别在于通信***中还包含第三芯片、第四芯片……第n芯片，当***中有三个及以上芯片时，通常需要增加HUB（集线器或连接器），以实现一个主机功能模式芯片与多个设备功能模式芯片之间的通信；对于自定义通讯协议，如果事先分配了USB设备地址，那么技术上也可以不用HUB。
其中，至少一个设备功能模式的芯片与HUB间只连接D+引脚，不连接D-引脚。可以是所有设备功能模式的芯片均只连接D+引脚，即所有设备功能模式的芯片均处于单线接口模式，如图9所示，此时主机功能模式的芯片也仅需连接D+引脚。
也可以是部分设备功能模式的芯片连接D+引脚和D-引脚，部分设备功能模式的芯片只连接D+引脚，即部分设备功能模式的芯片处于单线接口模式，部分设备功能模式的芯片处于USB模式，如图10所示，此时主机功能模式的芯片需要连接D+引脚和D-引脚。
对于芯片之间的通讯，或者距离不远的设备之间的通讯，可以选择单线接口模式，节约芯片引脚。对于距离较远的设备之间的通讯，可以选择USB模式，使用两个引脚的差分信号进行通讯。

Claims (10)

1.一种USB复用单线接口单元，其特征在于，包括：
USB的D+引脚、D-引脚；
USB与单线接口模式控制位寄存器，用于存储模式标识，所述模式包括USB模式、单线接口模式；
USB控制器，包括EOP检测模块及单线接口包结束检测模块，EOP检测模块的输入端连接D+引脚、D-引脚，单线接口包结束检测模块的输入端连接D+引脚；EOP检测模块及单线接口包结束检测模块的输出端输出USB包结束触发信号；
所述USB控制器用于根据模式标识决定USB包结束触发信号，当所述模式标识为USB模式时，运行USB模式，选择用EOP检测模块的输出作为USB包结束触发信号，且USB控制器控制D+引脚和D-引脚的输出使能；当所述模式标识为单线接口模式时，运行单线接口模式，选择用单线接口包结束检测模块的输出作为USB包结束触发信号，且USB控制器仅控制D+引脚的输出使能，不控制D-引脚的输出使能。
2.根据权利要求1所述的USB复用单线接口单元，其特征在于，所述USB控制器还包括USB总线复位检测模块及单线接口总线复位检测模块，USB总线复位检测模块的输入端连接D+引脚、D-引脚，单线接口总线复位检测模块的输入端连接D+引脚；USB总线复位检测模块及单线接口总线复位检测模块的输出端输出总线复位信号或USB设备拔除信号；
所述USB控制器用于根据模式标识决定总线复位信号或USB设备拔除信号，当为USB模式时，选择用USB总线复位检测模块的输出信号作为总线复位信号或USB设备拔除信号；当为单线接口模式时，选择用单线接口总线复位检测模块的输出作为总线复位信号或USB设备拔除信号。
3.根据权利要求1所述的USB复用单线接口单元，其特征在于，所述单线接口包结束检测模块检测到D+引脚信号出现预设信号时输出有效信号。
4.根据权利要求3所述的USB复用单线接口单元，其特征在于，所述预设信号为以下信号中的一种或两种：
依次包括token类型的PID、2个字节数据及2个数据位宽度的低电平；
连续7个以上数据位宽度的高电平信号。
5.根据权利要求3所述的USB复用单线接口单元，其特征在于，所述预设信号为以下信号中的一种或两种：
依次包括token类型的PID、2个字节数据及2个数据位宽度的低电平；
依次包括2个数据位宽度的低电平及连续7个以上数据位宽度的高电平。
6.根据权利要求2所述的USB复用单线接口单元，其特征在于，当为单线接口模式时，当单线接口总线复位检测单元检测到连续24个数据位宽度以上的低电平时，对于USB设备模式便输出总线复位信号，对于USB主机模式便输出USB设备拔除信号。
7.根据权利要求1至6任一所述的USB复用单线接口单元，其特征在于，根据模式标识决定USB控制器对物理层的输入位数据，当所述模式标识为USB模式时，选择用D+和D-引脚的差分信号作为物理层的输入位数据；当所述模式标识为单线接口模式时，选择用D+引脚的电平信号作为物理层的输入位数据。
8.根据权利要求1至6任一所述的USB复用单线接口单元，其特征在于，所述USB控制器选择USB包结束触发信号采用选择器或与选择逻辑等效的电路实现。
9.一种芯片，其特征在于，包含权利要求1-8任一所述的USB复用单线接口单元、微处理器内核及***总线，微处理器内核连接***总线，所述USB复用单线接口单元中的USB控制器连接到***总线上。
10.一种通信***，其特征在于，包括至少第一芯片、第二芯片，所述第一芯片与第二芯片均为权利要求9所述的芯片，第一芯片的USB控制器工作于USB主机功能模式，第二芯片的USB控制器工作于USB设备功能模式，第一芯片的D+引脚与第二芯片的D+引脚连接，第一芯片的D-引脚与第二芯片的D-引脚未连接。
CN202210544095.8A 2022-05-19 2022-05-19 Usb复用单线接口单元、芯片及通信*** Active CN114637718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210544095.8A CN114637718B (zh) 2022-05-19 2022-05-19 Usb复用单线接口单元、芯片及通信***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210544095.8A CN114637718B (zh) 2022-05-19 2022-05-19 Usb复用单线接口单元、芯片及通信***

Publications (2)

Publication Number Publication Date
CN114637718A CN114637718A (zh) 2022-06-17
CN114637718B true CN114637718B (zh) 2022-07-29

Family

ID=81953337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210544095.8A Active CN114637718B (zh) 2022-05-19 2022-05-19 Usb复用单线接口单元、芯片及通信***

Country Status (1)

Country Link
CN (1) CN114637718B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN112804128A (zh) * 2021-03-25 2021-05-14 广州智慧城市发展研究院 一种支持多协议的总线控制***及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102546869B (zh) * 2012-01-06 2014-09-17 海能达通信股份有限公司 一种usb接口复用的对讲机及其控制方法
CN104731746A (zh) * 2013-12-20 2015-06-24 上海华虹集成电路有限责任公司 设备控制器装置
CN103853689A (zh) * 2014-02-17 2014-06-11 上海大学 一种usb与4线串口uart自动切换装置及方法
CN106654770B (zh) * 2016-12-30 2018-11-20 深圳朗田亩半导体科技有限公司 通用串行总线usb延长线

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN112804128A (zh) * 2021-03-25 2021-05-14 广州智慧城市发展研究院 一种支持多协议的总线控制***及方法

Also Published As

Publication number Publication date
CN114637718A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
US20230214348A1 (en) Pcie device, apparatus, and method with different bandwidths compatible in same slot
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
Bainbridge et al. Chain: a delay-insensitive chip area interconnect
CN101399654B (zh) 一种串行通信方法和装置
CN110765058A (zh) Gpio实现spi从机功能方法、***、设备及介质
CN102122156B (zh) 一种新型i/o总线
CN112559410A (zh) 一种基于fpga的lio总线扩展uart外设***及方法
CN103488600A (zh) 通用从机同步串行接口电路
CN114637718B (zh) Usb复用单线接口单元、芯片及通信***
CN115065575A (zh) 基于can总线控制器的数据传输***及电子设备
CN103226531B (zh) 一种双端口外设配置接口电路
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
CN110765066B (zh) 一种片上***
US11609876B1 (en) USB multiplexing single-wire interface unit, chip and communication system
Li et al. UART Controller with FIFO Buffer Function Based on APB Bus
CN201955776U (zh) 一种新型i/o总线
CN115840592A (zh) Flash访问方法、控制器、***及可读存储介质
CN213276462U (zh) 双路服务器主板及双路服务器
CN113032321B (zh) 地址扩展电路、通信接口芯片及通信***
CN221378621U (zh) 一种接口电路和soc芯片
CN114371876A (zh) 一种寄存器的配置电路以及一种集成电路芯片
CN112835834B (zh) 数据传输***
KR100642158B1 (ko) 슬레이브 그룹 인터페이스 장치와, 슬레이브 그룹 인터페이스 장치를 통해 버스와 주변 장치를 인터페이스하는 방법 및 시스템
CN112540944B (zh) 并行总线协议以及基于协议实现板间数据交互的方法
KR20210076533A (ko) 시스템-온-칩 자동 설계 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant