CN114597228A - 显示装置和拼接显示装置 - Google Patents

显示装置和拼接显示装置 Download PDF

Info

Publication number
CN114597228A
CN114597228A CN202111466060.9A CN202111466060A CN114597228A CN 114597228 A CN114597228 A CN 114597228A CN 202111466060 A CN202111466060 A CN 202111466060A CN 114597228 A CN114597228 A CN 114597228A
Authority
CN
China
Prior art keywords
substrate
contact hole
display device
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111466060.9A
Other languages
English (en)
Inventor
朴埈弘
金泰均
郑义锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114597228A publication Critical patent/CN114597228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置和一种拼接显示装置。显示装置包括：第一基底，包括第一接触孔和与第一接触孔间隔开的坝；导电线，包括在第一接触孔中的第一部分和在坝上的第二部分；第二基底，在第一基底和导电线上，第二基底包括在显示装置的厚度方向上与坝重叠的第二接触孔；焊盘电极，在第二基底上并且包括在第二接触孔中的部分；以及显示层，在第二基底和焊盘电极上。

Description

显示装置和拼接显示装置
技术领域
本公开涉及一种显示装置和一种包括显示装置的拼接显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求正在以各种形式增加。例如，显示装置正被应用于各种电子装置，诸如智能电话、数码相机、笔记本计算机、导航装置和智能电视。显示装置可以是诸如液晶显示装置、场发射显示装置和发光显示装置的平板显示装置。在平板显示装置中，发光显示装置包括使显示面板的每个像素能够自身发射光的发光元件。因此，发光显示装置可以在没有向显示面板提供光的背光单元的情况下显示图像。
当显示装置被制造为具有大的尺寸时，发光元件的缺陷率可能由于像素的数量的增加而增加，并且生产率或可靠性可能降低。为了解决这些问题，可以通过连接多个相对小的显示装置来实现拼接显示装置，以提供大的屏幕。由于邻近于彼此的显示装置中的每一个的非显示区域或边框区域，拼接显示装置可以包括显示装置之间的称为接缝的边界部分。当一个图像显示在整个屏幕上时，显示装置之间的边界部分赋予整个屏幕分离感，从而降低图像的沉浸感。
发明内容
本公开的实施例的各方面提供了一种拼接显示装置，拼接显示装置可以通过防止显示装置之间的耦接区域或非显示区域被识别来消除多个显示装置之间的分离感并改善图像的沉浸感。
本公开的实施例的各方面还提供了一种显示装置和一种包括显示装置的拼接显示装置，在显示装置和拼接显示装置中，焊盘电极***到其中的接触孔的宽高比或纵横比被改善以改善焊盘电极的薄膜均匀性，从而防止焊盘电极的薄膜翘起和破裂。
本公开的实施例的各方面还提供了一种显示装置和一种包括显示装置的拼接显示装置，在显示装置和拼接显示装置中，可以保护设置在基底下面的导电线并改善柔性膜的模块产量而无需在显示装置的下表面上使用单独的掩模执行光刻工艺。
然而，本公开的实施例的各方面不限于本文中阐述的方面。通过参考下面给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员而言将变得更明显。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔和与第一接触孔间隔开的坝；导电线，包括在第一接触孔中的第一部分和在坝上的第二部分；第二基底，在第一基底和导电线上，第二基底包括在显示装置的厚度方向上与坝重叠的第二接触孔；焊盘电极，在第二基底上并且包括在第二接触孔中的部分；以及显示层，在第二基底和焊盘电极上。
坝的上表面的在第一方向上的长度可以大于第二接触孔的底部的在第一方向上的长度。
显示装置还可以包括：接触电极，在厚度方向上被第一接触孔重叠，接触电极包括第一基底中的部分。
导电线的第一部分连接到接触电极；并且导电线的第二部分连接到第二接触孔中的焊盘电极。
显示装置还可以包括：连接膜，在接触电极的下表面上；柔性膜，附接到连接膜的下表面并且通过连接膜电连接到接触电极；以及显示驱动器，安装在柔性膜上。
导电线的第一部分可以暴露在第一基底的下表面处；并且导电线的第二部分连接到焊盘电极的在第二接触孔中的部分。
显示装置还可以包括：连接膜，在导电线的第一部分的下表面上；柔性膜，附接到连接膜的下表面并且通过连接膜电连接到导电线；以及显示驱动器，安装在柔性膜上。
显示层可以包括：缓冲层，覆盖第二基底的表面和焊盘电极；栅极绝缘层，在缓冲层上；以及连接线，在栅极绝缘层上，连接线包括在穿透缓冲层和栅极绝缘层的第三接触孔中的部分。连接线的部分可以在第三接触孔中连接到焊盘电极。
显示层还可以包括薄膜晶体管层，薄膜晶体管层在第二基底上并且包括至少一个薄膜晶体管。连接线可以电连接到至少一个薄膜晶体管。
显示装置还可以包括：填充部分，通过填充焊盘电极的由第二接触孔形成的凹陷部分来平坦化焊盘电极的顶部。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔；导电线，在第一基底上，导电线包括在第一接触孔中的第一部分；第二基底，在第一基底和导电线上，第二基底包括第二接触孔；焊盘电极，在第二基底上，焊盘电极包括在第二接触孔中的部分；以及显示层，在第二基底和焊盘电极上。
导电线的在第一接触孔中的部分包括：下表面，从第一基底的下表面突出；和侧表面，从第一基底的下表面倾斜。
导电线的第一部分的下表面可以在显示装置的厚度方向上与第一基底的下表面间隔开并且在平面图中可以被第一基底的下表面围绕。
显示装置还可以包括：连接膜，在导电线的第一部分的下表面上；柔性膜，附接到连接膜的下表面并且通过连接膜电连接到导电线；以及显示驱动器，安装在柔性膜上。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔并且包括在邻近于第一接触孔的区域中从第一基底的上表面突出的部分；导电线，在第一基底上并且包括在第一接触孔中的第一部分；第二基底，在第一基底和导电线上，第二基底包括第二接触孔；焊盘电极，在第二基底上，焊盘电极包括在第二接触孔中的部分；显示层，在第二基底和焊盘电极上；以及接触电极，连接到导电线的第一部分并且从第一基底的下表面突出。
接触电极的上表面的一部分可以连接到导电线的第一部分，接触电极的上表面的另一部分可以被第一基底覆盖，并且接触电极的下表面可以从第一基底的下表面突出。
第一基底还可以包括从第一基底的下表面突出以支撑接触电极的下边缘的剩余部分。
显示装置还可以包括：连接膜，在接触电极的下表面上；柔性膜，附接到连接膜的下表面并且通过连接膜电连接到接触电极；以及显示驱动器，安装在柔性膜上。
根据本公开的实施例，一种拼接显示装置包括多个显示装置，显示装置包括具有像素的多个显示区域和多个显示区域之中的邻近的显示区域之间的耦接区域。显示装置中的每一个包括：第一基底，包括第一接触孔和与第一接触孔间隔开的坝；导电线，在第一基底上，导电线包括在第一接触孔中的第一部分和在坝上的第二部分；第二基底，覆盖第一基底和导电线，第二基底包括在显示装置的厚度方向上与坝重叠的第二接触孔；焊盘电极，在第二基底上并且包括在第二接触孔中的部分；以及显示层，在第二基底和焊盘电极上。
坝的上表面的在第一方向上的长度可以大于第二接触孔的底部的在第一方向上的长度。
附图说明
通过结合附图进行的实施例的以下描述，本公开的实施例的这些和/或其它方面和特征将变得明显并且更容易地领会，在附图中：
图1是根据实施例的拼接显示装置的平面图；
图2是沿图1的线I-I’截取的截面图；
图3是图2的区域A1的放大图；
图4是沿图1的线II-II’截取的示例的截面图；
图5至图10是示出制造图4的显示装置的工艺的截面图；
图11是沿图1的线II-II’截取的示例的截面图；
图12至图17是示出制造图11的显示装置的工艺的截面图；
图18是沿图1的线II-II’截取的示例的截面图；
图19至图23是示出制造图18的显示装置的工艺的截面图；
图24是沿图1的线II-II’截取的示例的截面图；以及
图25至图29是示出制造图24的显示装置的工艺的截面图。
具体实施方式
在以下描述中，出于说明的目的，阐述了许多细节，以便提供对本公开的各种实施例或实施方式的透彻理解。如本文中所使用的，“实施例”和“实施方式”是作为采用本文中公开的一个或多个实施方式或实施例的装置或方法的非限制性示例的可互换词语。然而，显而易见的是，可以在没有这些细节或具有一个或多个等同布置的情况下实践各种实施例。在其它情况下，以框图形式示出了结构和装置，以避免不必要地混淆各种实施例。此外，各种实施例可以是不同的，但是不必是排他的。例如，在不脱离本公开的精神或范围的情况下，实施例的形状、配置和特性可以在另一实施例中使用或实现。
除非另有说明，否则所示出的实施例将被理解为提供一些或多个可以在实践中实施本公开的方式的可变细节的特征。因此，除非另有说明，否则在不脱离本公开的范围的情况下，可以将各种实施例的特征、组件、模块、层、膜、面板、区和/或方面等(在下文中，单独地称为或统称为“元件”)以其它方式组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影的使用来澄清邻近元件之间的边界。这样，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大了元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行工艺顺序。例如，两个连续地描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。另外，同样的附图标记指代同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，所述元件可以直接在所述另一元件或层上、直接连接到或直接耦接到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或者不具有居间元件的物理连接、电连接和/或流体连接。此外，X轴、Y轴和Z轴不限于诸如x轴、y轴和z轴的直角坐标系的三个轴，并且可以以更广泛的含义来解释。例如，X轴、Y轴和Z轴可以基本上彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(种)”和“从由X、Y和Z组成的组中选择的至少一个(种)”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
术语“和”和“或”可以在连接或分离的含义上使用，并且可以理解为等同于“和/或”。
尽管在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因而，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
为了描述的目的，在本文中可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧”(例如，如在“侧壁”中)等的空间相对术语，并且由此，以描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语还旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将定向“在”其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，所述设备可以被另外定向(例如，旋转90度或大约90度或者在其它方位处)，并且，如此，相应地解释本文中使用的空间相对描述语。
术语“重叠(overlap或overlapped)”是指第一对象可以在第二对象上方或下方或侧面，反之亦然。此外，术语“重叠”可以包括层叠、堆叠、面对(face或facing)、在……之上延伸、覆盖或部分地覆盖或者本领域普通技术人员将领会和理解的任何其它合适术语。
当元件被描述为“不重叠(not overlapping或to not overlap)”另一元件时，这可以包括：这些元件彼此间隔开、彼此偏移或彼此分开或者本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面对(face和facing)”可以指第一元件可以直接或间接地与第二元件相对。在第三元件介于第一元件与第二元件之间的情况下，尽管仍然彼此面对，但是第一元件和第二元件可以理解为彼此间接相对。
本文中使用的术语是出于描述实施例的目的，并且不旨在进行限制。如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也旨在包括复数形式。另外，当在本说明书中使用时，术语“包括(comprises，comprising)”、“包含(includes和/或including)”、“具有(has和/或having)”和/或它们的变型说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如本文中所使用的，术语“基本上”、“大约”和其它类似术语用作近似术语而非程度术语，并且如此，用于解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
考虑到讨论中的测量和与特定量的测量相关的误差(即，测量***的局限性)，例如，如本文中所使用的“大约”或“近似”包括所述值，并且意指在由本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在一个或多个标准偏差内，或者在所述值的±30％、±20％、±10％、±5％内。
在本文中参照作为实施例和/或中间结构的示意图的截面图和/或分解图来描述各种实施例。这样，将预计到由于例如制造技术和/或公差引起的示图的形状的变化。因此，本文中公开的实施例不应当必然被解释为局限于示出的区的形状，而是将包括例如由于制造引起的形状的偏差。以这种方式，附图中示出的区在本质上可以是示意性的，并且这些区的形状可以不反映装置的区的实际形状，并且如此，不必然旨在是限制性的。
在功能块、单元和/或模块方面，在附图中描述和示出了一些或多个实施例。本领域技术人员将领会的是，这些块、单元和/或模块通过可以使用基于半导体的制作技术或其它制造技术形成的电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件和布线连接等)来物理地实现。在块、单元和/或模块通过微处理器或其它类似硬件实现的情况下，它们可以使用软件(例如，微代码)来编程和控制，以执行本文中所讨论的各种功能，并且可以可选地由固件和/或软件来驱动。还预期的是，每个块、单元和/或模块可以通过专用硬件来实现，或者可以实现为执行一些或多个功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。另外，在不脱离本公开的范围的情况下，一些或多个实施例的每个块、单元和/或模块可以在物理上分成两个或更多个交互和分立的块、单元和/或模块。此外，在不脱离本公开的范围的情况下，一些或多个实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同的含义。除非在本文中明确地如此定义，否则术语(诸如在通用词典中定义的术语)应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，并且不应当以理想化的或过于形式化的含义来解释。
图1是根据实施例的拼接显示装置TD的平面图。
参考图1，拼接显示装置TD可以包括多个显示装置10(即，显示装置10-1、10-2、10-3和10-4)。显示装置10可以以格子形状布置，但是本公开不限于此。显示装置10可以在第一方向(X轴方向)或第二方向(Y轴方向)上连接到彼此，并且拼接显示装置TD可以具有特定形状。例如，显示装置10可以具有相同的尺寸，但是本公开不限于此。又例如，显示装置10可以具有不同的尺寸。
显示装置10中的每一个可以成形为像包括长边和短边的矩形。显示装置10的长边或短边可以连接到彼此。显示装置10中的一些可以设置在拼接显示装置TD的边缘处以形成拼接显示装置TD的侧边。显示装置10中的一些其它的显示装置10可以设置在拼接显示装置TD的角部处并且可以形成拼接显示装置TD的两个邻近的边。显示装置10中的其它的显示装置10可以设置在拼接显示装置TD内部并且可以被其它显示装置10围绕。
显示装置10中的每一个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括多个像素以显示图像。非显示区域NDA可以设置在显示区域DA周围以沿着显示区域DA的边缘或***围绕显示区域DA，并且可以不显示图像。
拼接显示装置TD的整体形状可以是平面形状，但是本公开不限于此。拼接显示装置TD还可以具有三维(3D)形状以向用户提供3D效果。例如，当拼接显示装置TD具有3D形状时，显示装置10中的至少一些可以具有弯曲形状。又例如，显示装置10可以各自具有平面形状，但是可以以合适的角度(例如，设定或预定角度)连接到彼此，使得拼接显示装置TD可以具有3D形状。
拼接显示装置TD可以包括设置在多个显示区域DA之间的耦接区域SM。拼接显示装置TD可以通过连接邻近的显示装置10的各个非显示区域NDA来形成。显示装置10可以通过设置在耦接区域SM中的耦接构件或粘合构件来连接到彼此。显示装置10的各个显示区域DA之间的距离可以小到足以使显示装置10之间的耦接区域SM无法被用户识别。此外，显示装置10中的每一个的显示区域DA的外部光反射率与邻近的显示装置10之间的耦接区域SM的外部光反射率可以基本上相等。因此，拼接显示装置TD可以通过防止邻近的显示装置10之间的耦接区域SM被用户识别来消除邻近的显示装置10之间的分离感并改善图像的沉浸感。
显示装置10中的每一个可以包括显示区域DA中的沿着多个行和多个列布置的多个像素。像素中的每一个可以包括由像素限定层或堤限定的发光区域LA并且可以通过发光区域LA发射光(例如，具有设定或预定峰值波长的光)。例如，显示装置10中的每一个的显示区域DA可以包括第一发光区域LA1至第三发光区域LA3。第一发光区域LA1至第三发光区域LA3中的每一个可以是由显示装置10的发光元件产生的光发射到显示装置10的外部的区域。
第一发光区域LA1至第三发光区域LA3中的每一个可以将光(例如，具有设定或预定峰值波长的光)发射到显示装置10的外部。第一发光区域LA1可以发射第一颜色的光，第二发光区域LA2可以发射第二颜色的光，并且第三发光区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有610至650nm的峰值波长的红光，第二颜色的光可以是具有510至550nm的峰值波长的绿光，并且第三颜色的光可以是具有440至480nm的峰值波长的的蓝光。然而，本公开不限于此。
第一发光区域LA1至第三发光区域LA3可以沿着显示区域DA的第一方向(X轴方向)顺序地且重复地布置。例如，第一发光区域LA1的面积可以大于第二发光区域LA2的面积，并且第二发光区域LA2的面积可以大于第三发光区域LA3的面积。又例如，第一发光区域LA1的面积、第二发光区域LA2的面积和第三发光区域LA3的面积可以基本上相等。
每个显示装置10的显示区域DA可以包括围绕发光区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发光区域LA1至第三发光区域LA3发射的光的颜色混合。
拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量和耦接关系不限于图1的实施例。显示装置10的数量可以由显示装置10和拼接显示装置TD中的每一个的尺寸确定。
图2是沿图1的线I-I’截取的截面图。
参考图2，图1中的显示装置10的显示区域DA可以包括第一发光区域LA1至第三发光区域LA3。第一发光区域LA1至第三发光区域LA3中的每一个可以是由相应的像素的发光二极管ED产生的光发射到显示装置10的外部的区域。
显示装置10可以包括第一基底BR、第二基底SUB、显示层DPL和封装层TFE。
第一基底BR可以支撑第二基底SUB和显示层DPL并且可以保护第二基底SUB的下表面。第一基底BR可以包括能够防止空气或湿气渗透的无机材料。例如，第一基底BR可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。又例如，第一基底BR可以包括聚酰亚胺(PI)。
第二基底SUB可以设置在第一基底BR上。第二基底SUB可以是基体基底或基体构件并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB可以是刚性基底。当第二基底SUB是刚性基底时，第二基底SUB可以包括但不限于玻璃材料或金属材料。又例如，第二基底SUB可以是能够弯折、折叠、卷曲等的柔性基底。当第二基底SUB是柔性基底时，第二基底SUB可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL可以设置在第二基底SUB上。薄膜晶体管层TFTL可以包括缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、层间绝缘膜ILD、第一连接电极CNE1、第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括交替地堆叠的多个无机层。
薄膜晶体管TFT可以设置在缓冲层BF上并且可以形成多个像素的各自的像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。薄膜晶体管TFT中的每一个可以包括半导体区ACT、栅极电极GE、源极电极SE和漏极电极DE。
半导体区ACT、源极电极SE和漏极电极DE可以设置在缓冲层BF上。半导体区ACT可以在第二基底SUB的厚度方向(即，Z轴方向)上被栅极电极GE重叠，并且可以通过设置在缓冲层BF以及薄膜晶体管TFT的半导体区ACT、源极电极SE和漏极电极DE之上的栅极绝缘层GI与栅极电极GE绝缘。源极电极SE和漏极电极DE可以通过使半导体区ACT的材料导电来形成。
栅极电极GE可以设置在栅极绝缘层GI上。栅极电极GE可以在第二基底SUB的厚度方向(即，Z轴方向)上与半导体区ACT重叠，栅极绝缘层GI介于栅极电极GE与半导体区ACT之间。
栅极绝缘层GI可以设置在半导体区ACT、源极电极SE和漏极电极DE上。例如，栅极绝缘层GI可以覆盖半导体区ACT、源极电极SE、漏极电极DE和缓冲层BF，并且可以使半导体区ACT与栅极电极GE绝缘。栅极绝缘层GI可以包括接触孔，第一连接电极CNE1和第二连接电极CNE2穿过所述接触孔。例如，栅极绝缘层GI可以包括用于穿过薄膜晶体管TFT的连接电极CNE1和CNE2的相应的接触孔。
层间绝缘膜ILD可以设置在栅极电极GE和栅极绝缘层GI上。例如，层间绝缘膜ILD可以包括接触孔，第一连接电极CNE1和第二连接电极CNE2穿过所述接触孔。这里，层间绝缘膜ILD的接触孔可以连接到栅极绝缘层GI的对应的接触孔。
第一连接电极CNE1和第二连接电极CNE2可以设置在层间绝缘膜ILD上并且可以彼此间隔开。第一连接电极CNE1可以将数据线或电源线连接到薄膜晶体管TFT的源极电极SE。第一连接电极CNE1可以***到提供在栅极绝缘层GI和层间绝缘膜ILD中的对应的接触孔中以接触源极电极SE。
第二连接电极CNE2可以连接薄膜晶体管TFT的漏极电极DE和发光元件EL的第一电极AE。第二连接电极CNE2可以***到提供在栅极绝缘层GI和层间绝缘膜ILD中的对应的接触孔中以接触漏极电极DE。
第一钝化层PAS1可以设置在第一连接电极CNE1和第二连接电极CNE2上以保护薄膜晶体管TFT。第一钝化层PAS1也可以提供在层间绝缘膜ILD上。例如，第一钝化层PAS1可以包括接触孔，发光元件EL的第一电极AE穿过所述接触孔以与第二连接电极CNE2接触，以连接到薄膜晶体管TFT的漏极电极DE。
第一平坦化层OC1可以设置在第一钝化层PAS1上以平坦化薄膜晶体管层TFTL的顶部。例如，第一平坦化层OC1可以包括接触孔，发光元件EL的第一电极AE穿过所述接触孔。这里，第一平坦化层OC1的接触孔可以连接到第一钝化层PAS1的相应的接触孔。第一平坦化层OC1可以包括有机材料。
发光元件层EML可以包括发光元件EL、第一堤BNK1、第二堤BNK2、第二钝化层PAS2和第二平坦化层OC2。
发光元件EL可以设置在薄膜晶体管TFT上。发光元件EL中的每一个可以包括第一电极AE、第二电极CE和发光二极管ED。
第一电极AE可以设置在第一平坦化层OC1上。例如，第一电极AE可以设置在提供在第一平坦化层OC1上的第一堤BNK1上以覆盖第一堤BNK1。第一电极AE可以在厚度方向(即，Z轴方向)上与由第二堤BNK2限定的第一发光区域LA1至第三发光区域LA3中的一个重叠。此外，第一电极AE可以经由第二连接电极CNE2连接到薄膜晶体管TFT的漏极电极DE以接收驱动电流。第一电极AE可以是但不限于每个发光元件EL的阳极。
第二电极CE可以设置在第一平坦化层OC1上并且可以在X轴方向上与第一电极AE间隔开。例如，第二电极CE可以设置在提供在第一平坦化层OC1上的第一堤BNK1上以覆盖第一堤BNK1。第二电极CE可以在厚度方向(即，Z轴方向)上与由第二堤BNK2限定的第一发光区域LA1至第三发光区域LA3中的一个重叠。例如，第二电极CE可以接收供应到所有像素的公共电压。第二电极CE可以是但不限于每个发光元件EL的阴极。
发光二极管ED可以在第一电极AE与第二电极CE之间设置在第一平坦化层OC1上。发光二极管ED的一个端部可以连接到第一电极AE，并且发光二极管ED的另一端部可以连接到第二电极CE。多个发光二极管ED可以包括具有相同的材料的有源层以发射相同的波段的光或相同的颜色的光。从第一发光区域LA1至第三发光区域LA3发射的光可以具有相同的颜色。例如，发光二极管ED可以发射第三颜色的光或具有440至480nm的峰值波长的蓝光。因此，发光元件层EML可以发射第三颜色的光或蓝光。
第二堤BNK2可以设置在第一平坦化层OC1上以限定第一发光区域LA1至第三发光区域LA3。例如，第二堤BNK2可以围绕第一发光区域LA1至第三发光区域LA3中的每一个，但是本公开不限于此。第二堤BNK2可以使发光元件EL的各个第一电极AE或第二电极CE分离开并绝缘。第二堤BNK2可以设置在光阻挡区域BA中。
第二钝化层PAS2可以设置在发光元件EL和第二堤BNK2上。第二钝化层PAS2可以覆盖发光元件EL并且可以保护发光元件EL。第二钝化层PAS2可以通过防止来自外部的诸如湿气或空气的杂质渗透来防止对发光元件EL的损坏。
第二平坦化层OC2可以设置在第二钝化层PAS2上以平坦化发光元件层EML的顶部。例如，第二平坦化层OC2可以包括有机材料。
波长转换层WLCL可以包括第一覆盖层CAP1、第一光阻挡构件BK1、第一波长转换部分WLC1、第二波长转换部分WLC2、光透射部分LTU、第二覆盖层CAP2和第三平坦化层OC3。
第一覆盖层CAP1可以设置在发光元件层EML的第二平坦化层OC2上。第一覆盖层CAP1可以密封第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的下表面。例如，第一覆盖层CAP1可以包括无机材料。
第一光阻挡构件BK1可以在光阻挡区域BA中设置在第一覆盖层CAP1上。第一光阻挡构件BK1可以在厚度方向(即，Z轴方向)上与第二堤BNK2重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以通过防止光侵入第一发光区域LA1至第三发光区域LA3之间来防止颜色混合，从而改善显示装置10的色域。例如，在平面图中，第一光阻挡构件BK1可以以围绕第一发光区域LA1至第三发光区域LA3的格子形状设置。
第一光阻挡构件BK1可以包括有机光阻挡材料和疏液组分。例如，第一光阻挡构件BK1可以由包括疏液组分的黑色有机材料制成。第一光阻挡构件BK1可以通过涂覆和暴露包括疏液组分的有机光阻挡材料来形成。
第一波长转换部分WLC1可以在第一发光区域LA1中设置在第一覆盖层CAP1上。第一波长转换部分WLC1可以被第一光阻挡构件BK1围绕。第一波长转换部分WLC1可以包括第一基体树脂BS1、第一散射体SCT1和第一波长变换器WLS1。
第一基体树脂BS1可以包括具有相对高的透光率的材料。第一基体树脂BS1可以由透明有机材料制成。例如，第一基体树脂BS1可以包括诸如环氧树脂、丙烯酸树脂、Cardo树脂和酰亚胺树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基体树脂BS1的折射率不同的折射率并且可以与第一基体树脂BS1形成光学界面。例如，第一散射体SCT1可以包括散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包括诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物或者可以包括诸如丙烯酸树脂或聚氨酯树脂的有机颗粒。无论入射光的入射方向如何，第一散射体SCT1都可以在任何方向上散射入射光，而基本上不转换入射光的峰值波长。
第一波长变换器WLS1可以将入射光的峰值波长转换或变换为第一峰值波长。例如，第一波长变换器WLS1可以将由发光元件层EML提供的蓝光转换为具有610至650nm的单一峰值波长的红光并发射红光。第一波长变换器WLS1可以是量子点、量子棒或磷光体。量子点可以是当电子从导带跃迁到价带时发射特定颜色的光的微粒材料。
由发光元件层EML提供的蓝光的一部分可以通过第一波长转换部分WLC1透射而不被第一波长变换器WLS1转换成红光。在由发光元件层EML提供的蓝光中，入射在第一滤色器CF1上而没有被第一波长转换部分WLC1转换的光可以被第一滤色器CF1阻挡。此外，由发光元件层EML提供的蓝光已经被第一波长转换部分WLC1转换成的红光可以通过第一滤色器CF1发射到外部。因此，第一发光区域LA1可以发射红光。
第二波长转换部分WLC2可以在第二发光区域LA2中设置在第一覆盖层CAP1上。第二波长转换部分WLC2可以被第一光阻挡构件BK1围绕。第二波长转换部分WLC2可以包括第二基体树脂BS2、第二散射体SCT2和第二波长变换器WLS2。
第二基体树脂BS2可以包括具有相对高的透光率的材料。第二基体树脂BS2可以由透明有机材料制成。例如，第二基体树脂BS2可以由与第一基体树脂BS1相同的材料制成，或者可以由例如第一基体树脂BS1的描述中的材料中的任何一种制成。
第二散射体SCT2可以具有与第二基体树脂BS2的折射率不同的折射率并且可以与第二基体树脂BS2形成光学界面。例如，第二散射体SCT2可以包括散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2可以由与第一散射体SCT1相同的材料制成，或者可以由例如第一散射体SCT1的描述中的材料中的任何一种制成。无论入射光的入射方向如何，第二散射体SCT2都可以在任何方向上散射入射光，而基本上不转换入射光的峰值波长。
第二波长变换器WLS2可以将入射光的峰值波长转换或变换为与第一波长变换器WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长变换器WLS2可以将由发光元件层EML提供的蓝光转换为具有510至550nm的单一峰值波长的绿光并发射绿光。第二波长变换器WLS2可以是量子点、量子棒或磷光体。第二波长变换器WLS2可以包括与例如第一波长变换器WLS1的描述中的材料具有相同的目的的材料。第二波长变换器WLS2可以由量子点、量子棒或磷光体制成，使得第二波长变换器WLS2的波长转换范围与第一波长变换器WLS1的波长转换范围不同。
光透射部分LTU可以在第三发光区域LA3中设置在第一覆盖层CAP1上。光透射部分LTU可以被第一光阻挡构件BK1围绕。光透射部分LTU可以在保持入射光的峰值波长的同时透射入射光。光透射部分LTU可以包括第三基体树脂BS3和第三散射体SCT3。
第三基体树脂BS3可以包括具有相对高的透光率的材料。第三基体树脂BS3可以由透明有机材料制成。例如，第三基体树脂BS3可以由与第一基体树脂BS1或第二基体树脂BS2相同的材料制成，或者可以由例如第一基体树脂BS1或第二基体树脂BS2的描述中的材料中的任何一种制成。
第三散射体SCT3可以具有与第三基体树脂BS3的折射率不同的折射率并且可以与第三基体树脂BS3形成光学界面。例如，第三散射体SCT3可以包括散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2相同的材料制成，或者可以由例如第一散射体SCT1或第二散射体SCT2的描述中的材料中的任何一种制成。无论入射光的入射方向如何，第三散射体SCT3都可以在任何方向上散射入射光，而基本上不转换入射光的峰值波长。
因为波长转换层WLCL直接设置在发光元件层EML的第二平坦化层OC2上，所以显示装置10可以不需要用于第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的单独的基底或基体构件。因此，第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU可以分别容易地在第一发光区域LA1至第三发光区域LA3中对准，并且可以相对地减小显示装置10的厚度。
第二覆盖层CAP2可以覆盖第一波长转换部分WLC1和第二波长转换部分WLC2、光透射部分LTU以及第一光阻挡构件BK1。例如，第二覆盖层CAP2可以通过密封第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU来防止对第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的损坏或者第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的污染。例如，第二覆盖层CAP2可以包括无机材料。
第三平坦化层OC3可以设置在第二覆盖层CAP2上以平坦化第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的顶表面。例如，第三平坦化层OC3可以包括有机材料。
滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1至第三滤色器CF3以及第三钝化层PAS3。
第二光阻挡构件BK2可以在光阻挡区域BA中设置在第三平坦化层OC3上。第二光阻挡构件BK2可以在厚度方向(即，Z轴方向)上与第一光阻挡构件BK1和/或第二堤BNK2重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以通过防止光侵入第一发光区域LA1至第三发光区域LA3之间来防止颜色混合，从而改善显示装置10的色域。第二光阻挡构件BK2可以以围绕第一发光区域LA1至第三发光区域LA3的格子形状设置。
第一滤色器CF1可以在第一发光区域LA1中设置在第三平坦化层OC3上。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(即，Z轴方向)上与第一波长转换部分WLC1重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红光)并且可以阻挡或吸收第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且可以包括红色着色剂。
第二滤色器CF2可以在第二发光区域LA2中设置在第三平坦化层OC3上。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(即，Z轴方向)上与第二波长转换部分WLC2重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿光)并且可以阻挡或吸收第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且可以包括绿色着色剂。
第三滤色器CF3可以在第三发光区域LA3中设置在第三平坦化层OC3上。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向(即，Z轴方向)上与光透射部分LTU重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝光)并且可以阻挡或吸收第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且可以包括蓝色着色剂。
第一滤色器CF1至第三滤色器CF3可以吸收来自显示装置10的外部的光的一部分，从而减少由于外部光引起的反射光。因此，第一滤色器CF1至第三滤色器CF3可以防止或减少由于外部光的反射引起的颜色失真。
因为第一滤色器CF1至第三滤色器CF3直接设置在波长转换层WLCL的第三平坦化层OC3上，所以显示装置10可以不需要用于第一滤色器CF1至第三滤色器CF3的单独的基底或基体构件。因此，可以相对地减小显示装置10的厚度。
第三钝化层PAS3可以覆盖第一滤色器CF1至第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1至第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PAS3上。封装层TFE可以覆盖包含薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL的显示层DPL的上表面和侧表面。例如，封装层TFE可以包括至少一个无机层以防止氧或湿气渗透。此外，封装层TFE可以包括至少一个有机层以保护显示装置10免受诸如灰尘的异物的影响。
图3是图2的区域A1的放大图。
参考图3，显示装置10(见图1)的发光元件层EML(见图2)可以设置在薄膜晶体管层TFTL(见图2)上并且可以包括第一绝缘层IL1至第三绝缘层IL3。
多个第一堤BNK1可以设置在图2中的第一发光区域LA1至第三发光区域LA3中的每一个中。第一堤BNK1中的每一个可以对应于第一电极AE或第二电极CE。第一堤BNK1可以设置在第一平坦化层OC1上，并且第一堤BNK1中的每一个的侧表面可以从第一平坦化层OC1倾斜。第一电极AE和第二电极CE可以分别设置在对应的第一堤BNK1上。第一堤BNK1可以包括但不限于聚酰亚胺(PI)。
第一电极AE和第二电极CE可以包括透明导电材料。例如，第一电极AE和第二电极CE中的每一个可以包括但不限于氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。
第一电极AE和第二电极CE可以包括具有高反射率的导电材料。例如，第一电极AE和第二电极CE可以包括具有高反射率的金属，诸如银(Ag)、铜(Cu)或铝(Al)。第一电极AE和第二电极CE可以将从发光二极管ED入射的光反射到显示装置10上方。
第一绝缘层IL1可以设置在第一平坦化层OC1、第一电极AE和第二电极CE上。第一绝缘层IL1可以覆盖第一电极AE和第二电极CE中的每一个的一部分。例如，第一绝缘层IL1可以包括暴露第一电极AE和第二电极CE的对应于第一堤BNK1的上表面的部分的开口。第一绝缘层IL1可以保护第一电极AE和第二电极CE并且可以使第一电极AE与第二电极CE彼此绝缘。第一绝缘层IL1可以防止发光二极管ED直接接触其它构件并由此被损坏。
例如，第一绝缘层IL1可以包括无机绝缘材料并且可以包括在第一电极AE与第二电极CE之间凹陷的台阶。第二绝缘层IL2可以填充第一绝缘层IL1的凹陷台阶。因此，第二绝缘层IL2可以使第一绝缘层IL1的上表面平坦化，并且发光二极管ED可以设置在第一绝缘层IL1和第二绝缘层IL2上。
发光二极管ED可以在第一电极AE与第二电极CE之间设置在第一绝缘层IL1和第二绝缘层IL2上。发光二极管ED的一个端部可以连接到第一电极AE，并且发光二极管ED的另一端部可以连接到第二电极CE。例如，发光二极管ED可以通过第一接触电极CTE1连接到第一电极AE并且可以通过第二接触电极CTE2连接到第二电极CE。
发光二极管ED可以是具有微米或纳米的尺寸并且包括无机材料的无机发光二极管。无机发光二极管可以根据在两个电极AE和CE之间在特定方向上形成的电场在彼此面对的两个电极AE和CE之间对准。
发光二极管ED可以包括第一半导体层111、第二半导体层113、有源层115、电极层117和绝缘膜118。
第一半导体层111可以是n型半导体。例如，当发光二极管ED发射蓝光时，第一半导体层111可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。第一半导体层111可以包括从n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中选择的至少一种半导体材料。第一半导体层111可以掺杂有诸如Si、Ge、Se或Sn的n型掺杂剂。第一半导体层111可以是但不限于掺杂有n型Si的n-GaN。
第二半导体层113可以设置在有源层115上并且可以是p型半导体。例如，当发光二极管ED发射蓝光或绿光时，第二半导体层113可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层113可以包括从p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中选择的至少一种半导体材料。第二半导体层113可以掺杂有诸如Mg、Zn、Ca或Ba的p型掺杂剂。第二半导体层113可以是但不限于掺杂有p型Mg的p-GaN。
有源层115可以设置在第一半导体层111与第二半导体层113之间。有源层115可以包括具有单量子阱结构或多量子阱结构的材料。当有源层115包括具有多量子阱结构的材料时，有源层115可以具有多个量子层和多个阱层交替地堆叠的结构。有源层115可以根据通过第一半导体层111和第二半导体层113接收的电信号通过电子-空穴对的结合发射光。例如，当有源层115发射蓝光时，有源层115可以包括诸如AlGaN或AlGaInN的材料。当有源层115具有量子层和阱层交替地堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。有源层115可以包括作为量子层的AlGaInN和作为阱层的AlInN以发射蓝光。
电极层117可以是欧姆接触电极。可替代地，电极层117可以是肖特基接触电极。发光二极管ED可以包括例如设置在第二半导体层113上的至少一个电极层117。当发光二极管ED电连接到第一接触电极CTE1或第二接触电极CTE2时，电极层117可以降低发光二极管ED与第一接触电极CTE1或第二接触电极CTE2之间的电阻。电极层117可以包括导电金属。
绝缘膜118可以围绕多个半导体层和多个电极层的外表面(例如，外圆周表面或***表面)。绝缘膜118可以围绕有源层115的外表面(例如，外圆周表面或***表面)并且可以在发光二极管ED延伸所沿的方向上延伸。绝缘膜118可以保护发光二极管ED。例如，绝缘膜118可以围绕发光二极管ED的侧表面并且可以在纵向方向上暴露发光二极管ED的两个端部。此外，绝缘膜118可以保护包括有源层115的发光二极管ED的外表面(例如，外圆周表面或***表面)，从而防止发光效率的降低。
第三绝缘层IL3可以设置在发光二极管ED的设置在第一电极AE与第二电极CE之间的部分上。第三绝缘层IL3可以部分地覆盖发光二极管ED的外表面(例如，外圆周表面或***表面)。第三绝缘层IL3可以保护发光二极管ED。
第一接触电极CTE1可以覆盖第一电极AE和发光二极管ED的一个端部(例如，第一端部部分)并且可以电连接第一电极AE和发光二极管ED。第二接触电极CTE2可以覆盖第二电极CE和发光二极管ED的另一端部(例如，第二端部部分)并且可以电连接第二电极CE和发光二极管ED。第一接触电极CTE1和第二接触电极CTE2可以包括导电材料。例如，第一接触电极CTE1和第二接触电极CTE2可以包括但不限于氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或铝(Al)。
图4是沿图1的线II-II’截取的示例的截面图。在以下描述中，将简要地描述或将不描述与上面描述的元件相同的元件。
参考图4，拼接显示装置TD(见图1)可以包括多个显示装置10(见图1)、耦接构件20和盖构件30。
显示装置10中的每一个可以包括第一基底BR、导电线LDL、第二基底SUB、焊盘电极PAD、填充部分FIL、显示层DPL、连接线CWL、封装层TFE、接触电极CTM、连接膜ACF、柔性膜FPCB和显示驱动器DIC。
第一基底BR可以支撑第二基底SUB和显示层DPL并且可以保护第二基底SUB的下表面。第一基底BR可以通过覆盖导电线LDL的下表面来保护导电线LDL，并且可以防止空气或湿气通过第二接触孔CNT2进入显示层DPL。第一基底BR可以包括能够防止空气或湿气渗透的无机材料。例如，第一基底BR可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。又例如，第一基底BR可以包括聚酰亚胺(PI)。
第一基底BR可以包括第一接触孔CNT1和坝DAM。第一接触孔CNT1可以从第一基底BR的一个表面穿透到另一表面。第一接触孔CNT1可以从第一基底BR的上表面穿透到下表面并且可以暴露接触电极CTM的上表面。
在截面图中，坝DAM可以在X轴方向上与第一接触孔CNT1间隔开。坝DAM可以从第一基底BR的所述一个表面(例如，上表面)突出。坝DAM的上表面可以在比第一基底BR的上表面高的高度处。坝DAM可以在厚度方向(即，Z轴方向)上被第二基底SUB的第二接触孔CNT2重叠。例如，坝DAM的上表面的面积可以大于第二接触孔CNT2的底部的面积。坝DAM的上表面的在第一方向(X轴方向)上的长度可以大于第二接触孔CNT2的底部的在第一方向(X轴方向)上的长度。
导电线LDL可以设置在第一基底BR的所述一个表面或上表面上。导电线LDL可以连接接触电极CTM和焊盘电极PAD。导电线LDL可以包括第一部分(或第一部件)LDL1和第二部分(或第二部件)LDL2。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中并且连接到接触电极CTM。导电线LDL的第二部分LDL2可以设置在坝DAM上。导电线LDL的第二部分LDL2可以连接到***到第二接触孔CNT2中的焊盘电极PAD。在平面图中，导电线LDL可以具有但不限于蜘蛛形状。例如，导电线LDL可以具有但不限于铝和铜的堆叠结构(Al/Cu)或者铝和钛的堆叠结构(Ti/Al/Ti)。
第二基底SUB可以覆盖第一基底BR的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。第二基底SUB可以包括在厚度方向(即，Z轴方向)上与坝DAM重叠的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在坝DAM上的第二部分LDL2。第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以通过坝DAM减小。例如，当第二基底SUB平坦化第一基底BR的上表面时，第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以随着坝DAM的高度或坝DAM的在Z轴方向上的长度增加而减小。因此，可以改善第二接触孔CNT2的宽高比或纵横比，并且可以改善***到第二接触孔CNT2中的焊盘电极PAD的薄膜均匀性。在每个显示装置10中，可以通过改善焊盘电极PAD的薄膜均匀性来防止焊盘电极PAD的薄膜翘起和破裂。此外，在每个显示装置10中，可以通过改善第二接触孔CNT2的宽高比或纵横比来精确地且精细地加工第二接触孔CNT2。
焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL的第二部分LDL2。例如，焊盘电极PAD的一部分可以***到第二接触孔CNT2中并且可以包括与第二接触孔CNT2的尺寸相对应的凹陷部分或台阶。焊盘电极PAD可以连接连接线CWL和导电线LDL。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。因为填充部分FIL填充焊盘电极PAD的由第二接触孔CNT2提供的凹陷部分，所以缓冲层BF可以在具有相对小的厚度的同时容易地覆盖焊盘电极PAD、填充部分FIL以及第二基底SUB的上表面。
填充部分FIL可以包括有机材料。例如，填充部分FIL可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种。
参考图2和图4，显示层DPL可以设置在第二基底SUB上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL可以设置在第二基底SUB上。薄膜晶体管层TFTL可以包括缓冲层BF、薄膜晶体管TFT、栅极绝缘层GI、层间绝缘膜ILD、第一连接电极CNE1、第二连接电极CNE2、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括交替地堆叠的多个无机层。栅极绝缘层GI可以设置在缓冲层BF以及薄膜晶体管TFT的半导体区ACT、源极电极SE和漏极电极DE上。栅极绝缘层GI和缓冲层BF可以包括第三接触孔CNT3，连接线CWL穿过第三接触孔CNT3。
薄膜晶体管层TFTL还可以包括设置在栅极绝缘层GI上的连接线CWL。连接线CWL可以***到第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL和接触电极CTM。连接线CWL可以将从焊盘电极PAD接收的电信号供应到薄膜晶体管TFT。
连接线CWL可以与薄膜晶体管TFT的栅极电极GE形成在相同的层上并且由相同的材料形成。在这种情况下，连接线CWL可以连接到多条栅极线并且可以将栅极信号供应到薄膜晶体管TFT的栅极电极GE。
又例如，连接线CWL可以连接到多条数据线并且可以将数据电压供应到薄膜晶体管TFT的源极电极SE。在这种情况下，连接线CWL可以通过数据线连接到第一连接电极CNE1并且可以通过第一连接电极CNE1连接到薄膜晶体管TFT的源极电极SE。
接触电极CTM可以***到第一基底BR的另一表面或下表面中。接触电极CTM的上表面的一部分可以连接到导电线LDL的***到第一接触孔CNT1中的第一部分LDL1，并且接触电极CTM的上表面的另一部分可以被第一基底BR覆盖。接触电极CTM可以在厚度方向(即，Z轴方向)上被第一接触孔CNT1重叠。接触电极CTM的下表面可以与第一基底BR的下表面位于相同的平面中。接触电极CTM的下表面可以附接到连接膜ACF的上表面。因此，接触电极CTM可以连接附接到连接膜ACF的下表面的柔性膜FPCB和导电线LDL。接触电极CTM可以从柔性膜FPCB接收各种电压或信号并将电压或信号供应到导电线LDL。
因为图1中的每个显示装置10包括***到第一基底BR的下表面中的接触电极CTM，所以连接膜ACF所附接到的区域可以被平坦化。在每个显示装置10中，因为连接膜ACF和柔性膜FPCB附接到接触电极CTM的平坦化的下表面，所以可以改善模块产量。
连接膜ACF可以将柔性膜FPCB附接到接触电极CTM的下表面。连接膜ACF的一个表面可以附接到接触电极CTM，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖接触电极CTM的整个下表面，但是本公开不限于此。
连接膜ACF可以包括各向异性导电膜。当连接膜ACF包括各向异性导电膜时，连接膜ACF可以在接触电极CTM和柔性膜FPCB的接触焊盘彼此接触所在的区域中具有导电性并且可以将柔性膜FPCB电连接到接触电极CTM。
柔性膜FPCB可以设置在第一基底BR下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到接触电极CTM，并且柔性膜FPCB的另一侧可以连接到第一基底BR下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到薄膜晶体管层TFTL。显示驱动器DIC可以是但不限于集成电路。例如，显示驱动器DIC可以基于时序控制器的数据控制信号将数字视频数据转换为模拟数据电压并通过柔性膜FPCB将模拟数据电压供应到图1中的显示区域DA的数据线。又例如，显示驱动器DIC可以基于时序控制器的栅极控制信号产生栅极信号并通过柔性膜FPCB将栅极信号供应到显示区域DA的栅极线。
耦接构件20可以设置在图1中的拼接显示装置TD的耦接区域SM中。拼接显示装置TD可以通过使用设置在邻近的显示装置10之间的耦接构件20将邻近的显示装置10的侧表面耦接到彼此来形成。耦接构件20可以连接以格子形状布置的图1中的第一显示装置10-1至第四显示装置10-4的侧表面，从而实现拼接显示装置TD。耦接构件20可以耦接邻近的显示装置10的各个第一基底BR的侧表面、各个第二基底SUB的侧表面以及各个封装层TFE的侧表面。
例如，耦接构件20可以由具有相对小的厚度的粘合剂或双面胶带制成以减小或最小化显示装置10之间的距离。又例如，耦接构件20可以由具有相对小的厚度的耦接框架制成以减小或最小化邻近的显示装置10之间的距离。因此，拼接显示装置TD可以防止邻近的显示装置10之间的耦接区域SM被用户识别。
盖构件30可以设置在显示装置10和耦接构件20的上表面上以覆盖显示装置10和耦接构件20。例如，盖构件30可以设置在显示装置10中的每一个的封装层TFE的上表面上。盖构件30可以保护拼接显示装置TD的上表面。
图5至图10是示出制造图4的显示装置10的工艺的截面图。
在图4和图5中，在形成第一基底BR上的第二基底SUB、显示层DPL和封装层TFE的工艺中，载体基底CG可以支撑第一基底BR。例如，载体基底CG可以是但不限于载体玻璃。
牺牲层SCL可以设置在载体基底CG上。牺牲层SCL可以包括无机材料。例如，牺牲层SCL可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。可选地，可以省略牺牲层SCL。
接触电极CTM可以设置在牺牲层SCL上，并且第一基底BR可以覆盖接触电极CTM和牺牲层SCL。例如，第一基底BR可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR可以包括聚酰亚胺(PI)。
在图6中，可以通过多色调光刻工艺蚀刻第一基底BR。例如，可以通过具有多级透射率的光掩模蚀刻第一基底BR。因此，第一基底BR可以包括从第一基底BR的上表面突出的坝DAM。第一基底BR可以具有第一厚度H1，并且坝DAM距第一基底BR的上表面可以具有第二厚度H2。在平面图中，坝DAM可以形成在与接触电极CTM间隔开的点处。因为通过多色调光刻工艺蚀刻第一基底BR，所以可以在一个光刻工艺中形成第一基底BR和从第一基底BR突出的坝DAM。
在形成坝DAM之后，第一接触孔CNT1可以穿透第一基底BR的上表面。第一接触孔CNT1可以穿透第一基底BR的上表面以暴露***到第一基底BR的下表面中的接触电极CTM。例如，第一接触孔CNT1可以在用于形成坝DAM的多色调光刻工艺中形成。又例如，第一接触孔CNT1可以通过与用于形成坝DAM的多色调光刻工艺分离开的工艺形成。
在图7中，导电线LDL可以设置在第一基底BR的一个表面或上表面上。导电线LDL可以包括第一部分LDL1和第二部分LDL2。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中并且连接到接触电极CTM。导电线LDL的第二部分LDL2可以设置在坝DAM上。导电线LDL的第二部分LDL2的上表面可以被第二接触孔CNT2暴露。在平面图中，导电线LDL可以具有但不限于蜘蛛形状。例如，导电线LDL可以具有但不限于铝和铜的堆叠结构(Al/Cu)或者铝和钛的堆叠结构(Ti/Al/Ti)。
第二基底SUB可以覆盖第一基底BR的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。第二基底SUB可以包括在厚度方向(即，Z轴方向)上与坝DAM重叠的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在坝DAM上的第二部分LDL2。第二基底SUB的第二接触孔CNT2可以在厚度方向(即，Z轴方向)上与坝DAM重叠。例如，坝DAM的上表面的面积可以大于第二接触孔CNT2的底部的面积。坝DAM的上表面的在第一方向(X轴方向)上的长度L1可以大于第二接触孔CNT2的底部的在第一方向(X轴方向)上的长度L2。
第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以通过坝DAM减小。例如，当第二基底SUB平坦化第一基底BR的上表面时，第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以随着坝DAM的高度或坝DAM的在Z轴方向上的长度增加而减小。因此，可以改善第二接触孔CNT2的宽高比或纵横比。
在图8中，焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL的第二部分LDL2。例如，焊盘电极PAD可以***到第二接触孔CNT2中并且可以包括与第二接触孔CNT2的尺寸相对应的凹陷部分或台阶。***到第二接触孔CNT2中的焊盘电极PAD的下表面的在第一方向(X轴方向)上的长度L2可以小于坝DAM的上表面的在第一方向(X轴方向)上的长度L1。
因为改善了第二接触孔CNT2的宽高比或纵横比，所以可以改善***到第二接触孔CNT2中的焊盘电极PAD的薄膜均匀性。在图1中的显示装置10中，可以通过改善焊盘电极PAD的薄膜均匀性来防止焊盘电极PAD的薄膜翘起和破裂。此外，在显示装置10中，可以通过改善第二接触孔CNT2的宽高比或纵横比来精确地且精细地加工第二接触孔CNT2。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。
在图9中，显示层DPL可以设置在第二基底SUB的所述一个表面和焊盘电极PAD上。图2中的薄膜晶体管层TFTL可以包括缓冲层BF、栅极绝缘层GI、连接线CWL、层间绝缘膜ILD、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。栅极绝缘层GI可以设置在缓冲层BF上。栅极绝缘层GI和缓冲层BF可以包括第三接触孔CNT3，连接线CWL穿过第三接触孔CNT3。
连接线CWL可以***到第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL和接触电极CTM。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
图2中的发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在薄膜晶体管层TFTL上。封装层TFE可以覆盖显示层DPL的上表面和侧表面。
在图10中，在完成显示层DPL和封装层TFE的堆叠之后可以去除图9中的载体基底CG。例如，当激光照射到图9中的牺牲层SCL时，牺牲层SCL可以熔化，并且载体基底CG可以与第一基底BR分离开。当载体基底CG和牺牲层SCL被去除时，***到第一基底BR的下表面中的接触电极CTM的下表面可以被暴露。
在去除牺牲层SCL和载体基底CG之后，连接膜ACF可以附接到接触电极CTM的下表面。连接膜ACF可以将柔性膜FPCB附接到接触电极CTM的下表面。因此，在图1中的显示装置10中，可以在第一基底BR的下表面上执行将连接膜ACF与柔性膜FPCB附接的工艺而无需使用单独的掩模执行光刻工艺。
连接膜ACF的一个表面可以附接到接触电极CTM，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖接触电极CTM的整个下表面，但是本公开不限于此。
柔性膜FPCB可以设置在第一基底BR下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到接触电极CTM，并且柔性膜FPCB的另一侧可以连接到第一基底BR下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到图2中的薄膜晶体管层TFTL。
图11是沿图1的线II-II’截取的示例的截面图。图11的拼接显示装置TD(见图1)与图4的拼接显示装置TD的不同之处在于，图11的拼接显示装置TD不包括接触电极CTM。因此，将简要地给出或省略与上面描述的元件相同的元件的描述。
参考图11，拼接显示装置TD可以包括多个显示装置10(见图1)、耦接构件20和盖构件30。
显示装置10中的每一个可以包括第一基底BR、导电线LDL、第二基底SUB、焊盘电极PAD、填充部分FIL、显示层DPL、连接线CWL、封装层TFE、连接膜ACF、柔性膜FPCB和显示驱动器DIC。
第一基底BR可以支撑第二基底SUB和显示层DPL并且可以保护第二基底SUB的下表面。第一基底BR可以通过覆盖导电线LDL的下表面来保护导电线LDL，并且可以防止空气或湿气通过第二接触孔CNT2进入显示层DPL。例如，第一基底BR可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR可以包括聚酰亚胺(PI)。
第一基底BR可以包括第一接触孔CNT1和坝DAM。第一接触孔CNT1可以从第一基底BR的一个表面穿透到另一表面。第一接触孔CNT1可以从第一基底BR的上表面穿透到下表面。
在截面图中，坝DAM可以在X轴方向上与第一接触孔CNT1间隔开。坝DAM可以从第一基底BR的所述一个表面突出。坝DAM的上表面可以在比第一基底BR的上表面高的高度处。坝DAM可以在厚度方向(即，Z轴方向)上被第二基底SUB的第二接触孔CNT2重叠。例如，坝DAM的上表面的面积可以大于第二接触孔CNT2的底部的面积。坝DAM的上表面的在第一方向(X轴方向)上的长度可以大于第二接触孔CNT2的底部的在第一方向(X轴方向)上的长度。
导电线LDL可以设置在第一基底BR的所述一个表面或上表面上。导电线LDL可以连接柔性膜FPCB和焊盘电极PAD。导电线LDL可以包括第一部分LDL1和第二部分LDL2。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中，并且可以通过连接膜ACF连接到柔性膜FPCB。导电线LDL可以从柔性膜FPCB接收各种电压或信号并经由焊盘电极PAD将电压或信号供应到连接线CWL。导电线LDL的第二部分LDL2可以设置在坝DAM上。导电线LDL的第二部分LDL2可以连接到***到第二接触孔CNT2中的焊盘电极PAD。
第二基底SUB可以覆盖第一基底BR的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。第二基底SUB可以包括在厚度方向(即，Z轴方向)上与坝DAM重叠的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在坝DAM上的第二部分LDL2。第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以通过坝DAM减小。例如，当第二基底SUB平坦化第一基底BR的上表面时，第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以随着坝DAM的高度或坝DAM的在Z轴方向上的长度增加而减小。因此，可以改善第二接触孔CNT2的宽高比或纵横比，并且可以改善***到第二接触孔CNT2中的焊盘电极PAD的薄膜均匀性。在每个显示装置10中，可以通过改善焊盘电极PAD的薄膜均匀性来防止焊盘电极PAD的薄膜翘起和破裂。此外，在每个显示装置10中，可以通过改善第二接触孔CNT2的宽高比或纵横比来精确地且精细地加工第二接触孔CNT2。
焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL的第二部分LDL2。焊盘电极PAD可以连接连接线CWL和导电线LDL。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。因为填充部分FIL填充焊盘电极PAD的由第二接触孔CNT2提供的凹陷部分，所以缓冲层BF可以在具有相对小的厚度的同时容易地覆盖焊盘电极PAD、填充部分FIL以及第二基底SUB的上表面。
显示层DPL可以设置在第二基底SUB上。显示层DPL可以包括图2中的薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
连接线CWL可以***到穿透薄膜晶体管层TFTL的缓冲层BF和栅极绝缘层GI的第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
连接膜ACF可以将柔性膜FPCB附接到导电线LDL的第一部分LDL1的下表面。连接膜ACF的一个表面可以附接到导电线LDL的第一部分LDL1，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF的面积可以但不限于大于导电线LDL的第一部分LDL1的下表面的面积。连接膜ACF可以将柔性膜FPCB电连接到导电线LDL。
导电线LDL的第一部分LDL1的下表面可以与第一基底BR的下表面位于相同的平面处。导电线LDL的第一部分LDL1的下表面可以是平坦的，并且连接膜ACF可以附接到导电线LDL的第一部分LDL1的平坦化的下表面。因此，因为连接膜ACF和柔性膜FPCB附接到每个显示装置10中的导电线LDL的第一部分LDL1的平坦化的下表面，所以可以改善模块产量。
柔性膜FPCB可以设置在第一基底BR下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到导电线LDL，并且柔性膜FPCB的另一侧可以连接到第一基底BR下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到薄膜晶体管层TFTL。
图12至图17是示出制造图11的显示装置10的工艺的截面图。
在图11和图12中，在形成第一基底BR上的第二基底SUB、显示层DPL和封装层TFE工艺中，载体基底CG可以支撑第一基底BR。例如，载体基底CG可以是但不限于载体玻璃。
牺牲层SCL可以设置在载体基底CG上。牺牲层SCL可以包括无机材料。可选地，可以省略牺牲层SCL。
第一基底BR可以设置在牺牲层SCL上。例如，第一基底BR可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR可以包括聚酰亚胺(PI)。
在图13中，可以通过多色调光刻工艺蚀刻第一基底BR。例如，可以通过具有多级透射率的光掩模蚀刻第一基底BR。因此，第一基底BR可以包括从第一基底BR的上表面突出的坝DAM。第一基底BR可以具有第一厚度H1，并且坝DAM距第一基底BR的上表面可以具有第二厚度H2。在平面图中，坝DAM可以形成在X轴方向上与第一接触孔CNT1间隔开的点处。因为通过多色调光刻工艺蚀刻第一基底BR，所以可以在一个光刻工艺中形成第一基底BR和从第一基底BR突出的坝DAM。
在形成坝DAM之后，第一接触孔CNT1可以穿透第一基底BR的上表面。第一接触孔CNT1可以穿透第一基底BR的上表面以暴露牺牲层SCL。例如，第一接触孔CNT1可以在用于形成坝DAM的多色调光刻工艺中形成。又例如，第一接触孔CNT1可以通过与用于形成坝DAM的多色调光刻工艺分离开的工艺形成。
在图14中，导电线LDL可以设置在第一基底BR的一个表面或上表面上。导电线LDL可以包括第一部分LDL1和第二部分LDL2。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中以面对牺牲层SCL的上表面。导电线LDL的第二部分LDL2可以设置在坝DAM上。导电线LDL的第二部分LDL2的上表面可以被第二接触孔CNT2暴露。
第二基底SUB可以覆盖第一基底BR的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。第二基底SUB可以包括在厚度方向(即，Z轴方向)上与坝DAM重叠的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在坝DAM上的第二部分LDL2。第二基底SUB的第二接触孔CNT2可以在厚度方向(即，Z轴方向)上与坝DAM重叠。例如，坝DAM的上表面的面积可以大于第二接触孔CNT2的底部的面积。
第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以通过坝DAM减小。例如，当第二基底SUB平坦化第一基底BR的上表面时，第二接触孔CNT2的高度或第二接触孔CNT2的在Z轴方向上的长度可以随着坝DAM的高度或坝DAM的在Z轴方向上的长度增加而减小。因此，可以改善第二接触孔CNT2的宽高比或纵横比。
在图15中，焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL的第二部分LDL2。例如，焊盘电极PAD可以***到第二接触孔CNT2中并且可以包括与第二接触孔CNT2的尺寸相对应的凹陷部分或台阶。***到第二接触孔CNT2中的焊盘电极PAD的下表面的在第一方向(X轴方向)上的长度L2可以小于坝DAM的上表面的在第一方向(X轴方向)上的长度L1。
因为改善了第二接触孔CNT2的宽高比或纵横比，所以可以改善***到第二接触孔CNT2中的焊盘电极PAD的薄膜均匀性。在图1中的显示装置10中，可以通过改善焊盘电极PAD的薄膜均匀性来防止焊盘电极PAD的薄膜翘起和破裂。此外，在显示装置10中，可以通过改善第二接触孔CNT2的宽高比或纵横比来精确地且精细地加工第二接触孔CNT2。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。
在图16中，显示层DPL可以设置在第二基底SUB的所述一个表面和焊盘电极PAD上。图2中的薄膜晶体管层TFTL可以包括缓冲层BF、栅极绝缘层GI、连接线CWL、层间绝缘膜ILD、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。栅极绝缘层GI可以设置在缓冲层BF上。栅极绝缘层GI和缓冲层BF可以包括第三接触孔CNT3，连接线CWL穿过第三接触孔CNT3。
连接线CWL可以***到第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
图2中的发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在薄膜晶体管层TFTL上。封装层TFE可以覆盖显示层DPL的上表面和侧表面。
在图17中，在完成显示层DPL和封装层TFE的堆叠之后可以去除图16中的载体基底CG。例如，当激光照射到图16中的牺牲层SCL时，牺牲层SCL可以熔化，并且载体基底CG可以与第一基底BR分离开。当载体基底CG和牺牲层SCL被去除时，***到第一基底BR的下表面中的导电线LDL的第一部分LDL1的下表面可以被暴露。
在去除牺牲层SCL和载体基底CG之后，连接膜ACF可以附接到导电线LDL的第一部分LDL1的下表面。连接膜ACF可以将柔性膜FPCB附接到导电线LDL的第一部分LDL1的下表面。因此，在图1中的显示装置10中，可以在第一基底BR的下表面上执行将连接膜ACF与柔性膜FPCB附接的工艺而无需使用单独的掩模执行光刻工艺。
连接膜ACF的一个表面可以附接到导电线LDL，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖导电线LDL的第一部分LDL1的整个下表面，但是本公开不限于此。
柔性膜FPCB可以设置在第一基底BR下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到导电线LDL，并且柔性膜FPCB的另一侧可以连接到第一基底BR下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到图2中的薄膜晶体管层TFTL。
图18是沿图1的线II-II’截取的示例的截面图。图18的拼接显示装置TD(见图1)与图11的拼接显示装置TD的不同之处在于，图18的拼接显示装置TD不包括坝DAM(见图11)。因此，将简要地给出或省略与上面描述的元件相同的元件的描述。
参考图18，拼接显示装置TD可以包括多个显示装置10(见图1)、耦接构件20和盖构件30。
显示装置10中的每一个可以包括第一基底BR1、导电线LDL、第二基底SUB、焊盘电极PAD、填充部分FIL、显示层DPL、连接线CWL、封装层TFE、连接膜ACF、柔性膜FPCB和显示驱动器DIC。
第一基底BR1可以支撑第二基底SUB和显示层DPL并且可以保护第二基底SUB的下表面。第一基底BR1可以通过覆盖导电线LDL的下表面来保护导电线LDL，并且可以防止空气或湿气通过第二接触孔CNT2进入显示层DPL。例如，第一基底BR1可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR1可以包括聚酰亚胺(PI)。
第一基底BR1可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一基底BR1的一个表面穿透到另一表面。第一接触孔CNT1可以从第一基底BR1的上表面穿透到下表面。
导电线LDL可以设置在第一基底BR1的所述一个表面或上表面上。导电线LDL可以连接柔性膜FPCB和焊盘电极PAD。导电线LDL可以包括第一部分LDL1。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中，并且导电线LDL的第一部分LDL1的下表面可以从第一基底BR1的下表面突出。导电线LDL的第一部分LDL1的侧表面可以从第一基底BR1的下表面倾斜。因此，导电线LDL的第一部分LDL1的下表面可以在Z轴方向上与第一基底BR1的下表面间隔开并且在平面图中可以被第一基底BR1的下表面围绕。导电线LDL的第一部分LDL1可以通过连接膜ACF连接到柔性膜FPCB。导电线LDL可以从柔性膜FPCB接收各种电压或信号并将电压或信号供应到连接线CWL。
第二基底SUB可以覆盖第一基底BR1的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。在截面图中，第二基底SUB可以包括在X轴方向上与第一接触孔CNT1间隔开的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在第一基底BR1上的部分。
焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL。焊盘电极PAD可以连接连接线CWL和导电线LDL。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。因为填充部分FIL填充焊盘电极PAD的由第二接触孔CNT2提供的凹陷部分，所以缓冲层BF可以在具有相对小的厚度的同时容易地覆盖焊盘电极PAD、填充部分FIL以及第二基底SUB的上表面。
显示层DPL可以设置在第二基底SUB上。显示层DPL可以包括图2中的薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
连接线CWL可以***到穿透薄膜晶体管层TFTL的缓冲层BF和栅极绝缘层GI的第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
连接膜ACF可以将柔性膜FPCB附接到导电线LDL的第一部分LDL1的下表面。连接膜ACF的一个表面可以附接到导电线LDL的第一部分LDL1，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖导电线LDL的第一部分LDL1的整个下表面，但是本公开不限于此。连接膜ACF可以将柔性膜FPCB电连接到导电线LDL。
柔性膜FPCB可以设置在第一基底BR1下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到导电线LDL，并且柔性膜FPCB的另一侧可以连接到第一基底BR1下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到薄膜晶体管层TFTL。
图19至图23是示出制造图18的显示装置10的工艺的截面图。
在图19中，在形成图18中的第一基底BR1上的第二基底SUB、显示层DPL和封装层TFE的工艺中，载体基底CG可以支撑第一基底BR1。例如，载体基底CG可以是但不限于载体玻璃。
牺牲层SCL可以设置在载体基底CG上。牺牲层SCL可以包括无机材料。可选地，可以省略牺牲层SCL。
阻挡层BR2可以设置在牺牲层SCL上，并且第一基底BR1可以设置在阻挡层BR2上。例如，第一基底BR1和阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR1和阻挡层BR2可以包括聚酰亚胺(PI)。
第一接触孔CNT1可以穿透第一基底BR1的上表面。第一接触孔CNT1可以穿透第一基底BR1的上表面以暴露阻挡层BR2的一部分。
导电线LDL可以设置在第一基底BR1的一个表面或上表面上。导电线LDL可以包括第一部分LDL1。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中以面对阻挡层BR2的上表面。
在图20中，第二基底SUB可以覆盖第一基底BR1的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。在截面图中，第二基底SUB可以包括在X轴方向上与第一接触孔CNT1间隔开的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在第一基底BR1上的部分。
焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL。例如，焊盘电极PAD可以***到第二接触孔CNT2中并且可以包括与第二接触孔CNT2的尺寸相对应的凹陷部分或台阶。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。
在图21中，显示层DPL可以设置在第二基底SUB的所述一个表面和焊盘电极PAD上。图2中的薄膜晶体管层TFTL可以包括缓冲层BF、栅极绝缘层GI、连接线CWL、层间绝缘膜ILD、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。栅极绝缘层GI可以设置在缓冲层BF上。栅极绝缘层GI和缓冲层BF可以包括第三接触孔CNT3，连接线CWL穿过第三接触孔CNT3。
连接线CWL可以***到第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
图2中的发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在薄膜晶体管层TFTL上。封装层TFE可以覆盖显示层DPL的上表面和侧表面。
在图22中，在完成显示层DPL和封装层TFE的堆叠之后可以去除图21中的载体基底CG。例如，当激光照射到图21中的牺牲层SCL时，牺牲层SCL可以熔化，并且载体基底CG可以与图21中的阻挡层BR2分离开。
在去除载体基底CG和牺牲层SCL之后，可以完全地去除阻挡层BR2，并且可以去除第一基底BR1的整个表面，仅留下期望的厚度(例如，设定或预定厚度)。例如，可以通过干蚀刻工艺、湿蚀刻工艺、化学机械抛光(CMP)工艺和激光蚀刻工艺中的至少一种去除第一基底BR1的一部分和阻挡层BR2。
当阻挡层BR2被完全地去除并且第一基底BR1的整个表面被部分地去除时，导电线LDL的***到第一接触孔CNT1中的第一部分LDL1的下表面LDL1a可以被暴露。导电线LDL的第一部分LDL1的下表面LDL1a可以从第一基底BR1的下表面突出。导电线LDL的第一部分LDL1的侧表面LDL1b可以从第一基底BR1的下表面倾斜。因此，导电线LDL的第一部分LDL1的下表面LDL1a可以在Z轴方向上与第一基底BR1的下表面间隔开并且在平面图中可以被第一基底BR1的下表面包围。因此，在图1中的显示装置10中，可以暴露导电线LDL的第一部分LDL1的平坦化的下表面LDL1a而无需在第一基底BR1的下表面上使用单独的掩模执行光刻工艺。
在图23中，连接膜ACF可以附接到导电线LDL的第一部分LDL1的下表面。连接膜ACF可以将柔性膜FPCB附接到导电线LDL的第一部分LDL1的下表面。连接膜ACF的一个表面可以附接到导电线LDL，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖导电线LDL的第一部分LDL1的整个下表面，但是本公开不限于此。
柔性膜FPCB可以设置在第一基底BR1下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到导电线LDL，并且柔性膜FPCB的另一侧可以连接到第一基底BR1下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到图2中的薄膜晶体管层TFTL。
图24是沿图1的线II-II’截取的示例的截面图。图24的拼接显示装置TD(见图1)与图18的拼接显示装置TD的不同之处在于，图24的拼接显示装置TD还包括接触电极CTM。因此，将简要地给出或省略与上面描述的元件相同的元件的描述。
参考图24，拼接显示装置TD可以包括多个显示装置10(见图1)、耦接构件20和盖构件30。
显示装置10中的每一个可以包括第一基底BR1、导电线LDL、第二基底SUB、焊盘电极PAD、填充部分FIL、显示层DPL、连接线CWL、封装层TFE、接触电极CTM、连接膜ACF、柔性膜FPCB和显示驱动器DIC。
第一基底BR1可以支撑第二基底SUB和显示层DPL并且可以保护第二基底SUB的下表面。第一基底BR1可以通过覆盖导电线LDL的下表面来保护导电线LDL，并且可以防止空气或湿气通过第二接触孔CNT2进入显示层DPL。例如，第一基底BR1可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR1可以包括聚酰亚胺(PI)。
第一基底BR1可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一基底BR1的一个表面穿透到另一表面。第一接触孔CNT1可以从第一基底BR1的上表面穿透到下表面。
第一基底BR1可以包括剩余部分BR1a(例如，如图28和图29中所示)。第一基底BR1的剩余部分BR1a可以不被蚀刻，因为第一基底BR1的剩余部分BR1a在第一基底BR1的整个表面蚀刻工艺期间被接触电极CTM保护。第一基底BR1的剩余部分BR1a可以从第一基底BR1的下表面突出以支撑接触电极CTM的下边缘。
导电线LDL可以设置在第一基底BR1的所述一个表面或上表面上。导电线LDL可以连接接触电极CTM和焊盘电极PAD。导电线LDL可以包括第一部分LDL1。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中，并且可以连接到接触电极CTM。
第二基底SUB可以覆盖第一基底BR1的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。在截面图中，第二基底SUB可以包括在X轴方向上与第一接触孔CNT1间隔开的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在第一基底BR1上的部分。
焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL。焊盘电极PAD可以连接连接线CWL和导电线LDL。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。因为填充部分FIL填充焊盘电极PAD的由第二接触孔CNT2提供的凹陷部分，所以缓冲层BF可以在具有相对小的厚度的同时容易地覆盖焊盘电极PAD、填充部分FIL以及第二基底SUB的上表面。
显示层DPL可以设置在第二基底SUB上。显示层DPL可以包括图2中的薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
连接线CWL可以***到穿透薄膜晶体管层TFTL的缓冲层BF和栅极绝缘层GI的第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
接触电极CTM可以连接附接到连接膜ACF的下表面的柔性膜FPCB和导电线LDL。接触电极CTM的上表面的一部分可以连接到导电线LDL的第一部分LDL1，并且接触电极CTM的上表面的另一部分可以被第一基底BR1覆盖。接触电极CTM可以在厚度方向(即，Z轴方向)上被第一接触孔CNT1重叠。接触电极CTM的下表面可以从第一基底BR1的下表面突出。接触电极CTM的下表面可以附接到连接膜ACF的上表面。接触电极CTM可以从柔性膜FPCB接收各种电压或信号并将电压或信号供应到导电线LDL。
因为每个显示装置10包括从第一基底BR1的下表面突出的接触电极CTM，所以连接膜ACF所附接到的区域可以被平坦化。在每个显示装置10中，因为连接膜ACF和柔性膜FPCB附接到接触电极CTM的平坦化的下表面，所以可以改善模块产量。
连接膜ACF可以将柔性膜FPCB附接到接触电极CTM的下表面。连接膜ACF的一个表面可以附接到接触电极CTM，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖接触电极CTM的整个下表面，但是本公开不限于此。连接膜ACF可以将柔性膜FPCB电连接到接触电极CTM。
柔性膜FPCB可以设置在第一基底BR1下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到接触电极CTM，并且柔性膜FPCB的另一侧可以连接到第一基底BR1下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到薄膜晶体管层TFTL。
图25至图29是示出制造图24的显示装置10的工艺的截面图。
参考图25，在形成图24中的第一基底BR1上的第二基底SUB、显示层DPL和封装层TFE工艺中，载体基底CG可以支撑第一基底BR1。例如，载体基底CG可以是但不限于载体玻璃。
牺牲层SCL可以设置在载体基底CG上。牺牲层SCL可以包括无机材料。可选地，可以省略牺牲层SCL。
阻挡层BR2可以设置在牺牲层SCL上，并且接触电极CTM可以设置在阻挡层BR2上。第一基底BR1可以覆盖接触电极CTM和阻挡层BR2。例如，第一基底BR1和阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。又例如，第一基底BR1和阻挡层BR2可以包括聚酰亚胺(PI)。
第一接触孔CNT1可以穿透第一基底BR1的上表面。第一接触孔CNT1可以穿透第一基底BR1的上表面以暴露接触电极CTM的上表面。
导电线LDL可以设置在第一基底BR1的一个表面或上表面上。导电线LDL可以包括第一部分LDL1。导电线LDL的第一部分LDL1可以***到第一接触孔CNT1中并且连接到接触电极CTM。
在图26中，第二基底SUB可以覆盖第一基底BR1的所述一个表面和导电线LDL。第二基底SUB可以是基体基底或基体构件。例如，第二基底SUB可以由诸如聚合物树脂的绝缘材料制成。又例如，第二基底SUB可以包括玻璃材料或金属材料。又例如，第二基底SUB可以包括聚酰亚胺(PI)。在截面图中，第二基底SUB可以包括在X轴方向上与第一接触孔CNT1间隔开的第二接触孔CNT2。
第二接触孔CNT2可以从第二基底SUB的一个表面穿透到另一表面。第二接触孔CNT2可以从第二基底SUB的上表面穿透到下表面并且可以暴露导电线LDL的设置在第一基底BR1上的部分。
焊盘电极PAD可以设置在第二基底SUB的所述一个表面或上表面上。焊盘电极PAD可以***到第二接触孔CNT2中并且连接到导电线LDL。例如，焊盘电极PAD可以***到第二接触孔CNT2中并且可以包括与第二接触孔CNT2的尺寸相对应的凹陷部分或台阶。
填充部分FIL可以通过填充焊盘电极PAD的由第二接触孔CNT2形成的凹陷部分来平坦化焊盘电极PAD的顶部。填充部分FIL的上表面可以与焊盘电极PAD的上表面位于相同的平面处。
在图27中，显示层DPL可以设置在第二基底SUB的所述一个表面和焊盘电极PAD上。图2中的薄膜晶体管层TFTL可以包括缓冲层BF、栅极绝缘层GI、连接线CWL、层间绝缘膜ILD、第一钝化层PAS1和第一平坦化层OC1。
缓冲层BF可以设置在第二基底SUB上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。栅极绝缘层GI可以设置在缓冲层BF上。栅极绝缘层GI和缓冲层BF可以包括第三接触孔CNT3，连接线CWL穿过第三接触孔CNT3。
连接线CWL可以***到第三接触孔CNT3中并且连接到焊盘电极PAD，并且可以通过焊盘电极PAD连接到导电线LDL。连接线CWL可以将从焊盘电极PAD接收的电信号供应到图2中的薄膜晶体管TFT。
图2中的发光元件层EML、波长转换层WLCL和滤色器层CFL可以顺序地堆叠在薄膜晶体管层TFTL上。封装层TFE可以覆盖显示层DPL的上表面和侧表面。
在图28中，在完成显示层DPL和封装层TFE的堆叠之后可以去除图27中的载体基底CG。例如，当激光照射到图27中的牺牲层SCL时，牺牲层SCL可以熔化，并且载体基底CG可以与图27中的阻挡层BR2分离开。
在去除载体基底CG和牺牲层SCL之后，可以完全地去除阻挡层BR2，并且可以去除第一基底BR1的整个表面，仅留下期望的厚度(例如，设定或预定厚度)。例如，可以通过干蚀刻工艺、湿蚀刻工艺、CMP工艺和激光蚀刻工艺中的至少一种去除第一基底BR1的一部分和阻挡层BR2。
当阻挡层BR2被完全地去除并且第一基底BR1的整个表面被部分地去除时，接触电极CTM的下表面可以被暴露。第一基底BR1的剩余部分BR1a可以不被蚀刻，因为第一基底BR1的剩余部分BR1a在第一基底BR1的整个表面蚀刻工艺期间被接触电极CTM保护。第一基底BR1的剩余部分BR1a可以从第一基底BR1的下表面突出以支撑接触电极CTM的下边缘。因此，在图1中的显示装置10中，可以暴露接触电极CTM的平坦化的下表面而无需在第一基底BR1的下表面上使用单独的掩模执行光刻工艺。
在图29中，连接膜ACF可以附接到接触电极CTM的下表面。连接膜ACF可以将柔性膜FPCB附接到接触电极CTM的下表面。连接膜ACF的一个表面可以附接到接触电极CTM，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖接触电极CTM的整个下表面，但是本公开不限于此。
柔性膜FPCB可以设置在第一基底BR1下面。柔性膜FPCB的一侧可以通过连接膜ACF连接到接触电极CTM，并且柔性膜FPCB的另一侧可以连接到第一基底BR1下面的源极电路板。柔性膜FPCB可以将显示驱动器DIC的信号传输到图2中的薄膜晶体管层TFTL。
在根据本公开的一个或多个实施例的显示装置和包括该显示装置的拼接显示装置中，可以减小或最小化多个显示装置之间的距离以防止邻近的显示装置之间的耦接区域或边界部分被用户识别。因此，这可以消除显示装置之间的分离感并改善图像的沉浸感。
在根据本公开的一个或多个实施例的显示装置和包括该显示装置的拼接显示装置中，焊盘电极***到其中的接触孔的高度可以通过第一基底的坝减小。可以改善焊盘电极***到其中的接触孔的宽高比或纵横比，并且可以改善焊盘电极的薄膜均匀性。因此，在所描述的显示装置中，可以通过改善焊盘电极的薄膜均匀性来防止焊盘电极的薄膜翘起和破裂。此外，在所描述的显示装置中，可以通过改善焊盘电极***到其中的接触孔的宽高比或纵横比来精确地且精细地加工接触孔。
在根据一些实施例的显示装置和包括该显示装置的拼接显示装置中，可以保护设置在第二基底下面的导电线，并且可以改善柔性膜的模块产量而无需在显示装置的下表面上使用单独的掩模执行光刻工艺。
然而，本公开的实施例的各方面和各特征不限于在本文中阐述的方面和特征。通过参考权利范围，本公开的实施例的上面的和其它方面和特征对于本公开所属领域的普通技术人员而言将变得更明显。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
第一基底，包括第一接触孔并且包括与所述第一接触孔间隔开的坝；
导电线，包括在所述第一接触孔中的第一部分和在所述坝上的第二部分；
第二基底，在所述第一基底和所述导电线上，所述第二基底包括在所述显示装置的厚度方向上与所述坝重叠的第二接触孔；
焊盘电极，在所述第二基底上并且包括在所述第二接触孔中的部分；以及
显示层，在所述第二基底和所述焊盘电极上。
2.根据权利要求1所述的显示装置，其中，所述坝的上表面的在第一方向上的长度大于所述第二接触孔的底部的在所述第一方向上的长度。
3.根据权利要求1所述的显示装置，其中，所述显示装置还包括：接触电极，在所述厚度方向上与所述第一接触孔重叠，所述接触电极包括所述第一基底中的部分。
4.根据权利要求3所述的显示装置，其中，所述导电线的所述第一部分连接到所述接触电极；并且
其中，所述导电线的所述第二部分连接到所述焊盘电极的在所述第二接触孔中的所述部分。
5.根据权利要求3所述的显示装置，其中，所述显示装置还包括：
连接膜，在所述接触电极的下表面上；
柔性膜，附接到所述连接膜的下表面并且通过所述连接膜电连接到所述接触电极；以及
显示驱动器，安装在所述柔性膜上。
6.根据权利要求1所述的显示装置，其中，
所述导电线的所述第一部分暴露在所述第一基底的下表面处；并且
其中，所述导电线的所述第二部分连接到所述焊盘电极的在所述第二接触孔中的所述部分。
7.根据权利要求6所述的显示装置，其中，所述显示装置还包括：
连接膜，在所述导电线的所述第一部分的下表面上；
柔性膜，附接到所述连接膜的下表面并且通过所述连接膜电连接到所述导电线；以及
显示驱动器，安装在所述柔性膜上。
8.根据权利要求1所述的显示装置，其中，所述显示层包括：
缓冲层，覆盖所述第二基底的表面和所述焊盘电极；
栅极绝缘层，在所述缓冲层上；以及
连接线，在所述栅极绝缘层上，所述连接线包括在穿透所述缓冲层和所述栅极绝缘层的第三接触孔中的部分，
其中，所述连接线的在所述第三接触孔中的所述部分连接到所述焊盘电极。
9.根据权利要求8所述的显示装置，其中，所述显示层还包括薄膜晶体管层，所述薄膜晶体管层在所述第二基底上并且包括至少一个薄膜晶体管，并且所述连接线电连接到所述至少一个薄膜晶体管。
10.根据权利要求1所述的显示装置，其中，所述显示装置还包括：填充部分，通过填充所述焊盘电极的由所述第二接触孔形成的凹陷部分来平坦化所述焊盘电极的顶部。
11.一种显示装置，其中，所述显示装置包括：
第一基底，包括第一接触孔；
导电线，在所述第一基底上，所述导电线包括在所述第一接触孔中的第一部分；
第二基底，在所述第一基底和所述导电线上，所述第二基底包括第二接触孔；
焊盘电极，在所述第二基底上，所述焊盘电极包括在所述第二接触孔中的部分；以及
显示层，在所述第二基底和所述焊盘电极上。
12.根据权利要求11所述的显示装置，其中，所述导电线的在所述第一接触孔中的所述部分包括：
下表面，从所述第一基底的下表面突出；和
侧表面，从所述第一基底的所述下表面倾斜。
13.根据权利要求12所述的显示装置，其中，所述导电线的所述第一部分的所述下表面在所述显示装置的厚度方向上与所述第一基底的所述下表面间隔开并且在平面图中被所述第一基底的所述下表面围绕。
14.根据权利要求12所述的显示装置，其中，所述显示装置还包括：
连接膜，在所述导电线的所述第一部分的所述下表面上；
柔性膜，附接到所述连接膜的下表面并且通过所述连接膜电连接到所述导电线；以及
显示驱动器，安装在所述柔性膜上。
15.一种显示装置，其中，所述显示装置包括：
第一基底，包括第一接触孔并且包括在邻近于所述第一接触孔的区域中从所述第一基底的上表面突出的部分；
导电线，在所述第一基底上并且包括***到所述第一接触孔中的第一部分；
第二基底，在所述第一基底和所述导电线上，所述第二基底包括第二接触孔；
焊盘电极，在所述第二基底上，所述焊盘电极包括在所述第二接触孔中的部分；
显示层，在所述第二基底和所述焊盘电极上；以及
接触电极，连接到所述导电线的所述第一部分并且从所述第一基底的下表面突出。
16.根据权利要求15所述的显示装置，其中，所述接触电极的上表面的一部分连接到所述导电线的所述第一部分，所述接触电极的所述上表面的另一部分被所述第一基底覆盖，并且所述接触电极的下表面从所述第一基底的所述下表面突出。
17.根据权利要求15所述的显示装置，其中，所述第一基底还包括从所述第一基底的所述下表面突出以支撑所述接触电极的下边缘的剩余部分。
18.根据权利要求15所述的显示装置，所述显示装置还包括：
连接膜，在所述接触电极的所述下表面上；
柔性膜，附接到所述连接膜的下表面并且通过所述连接膜电连接到所述接触电极；以及
显示驱动器，安装在所述柔性膜上。
19.一种拼接显示装置，其中，所述拼接显示装置包括多个显示装置，所述显示装置包括具有像素的多个显示区域和所述多个显示区域之中的邻近的显示区域之间的耦接区域，其中，所述显示装置中的每一个包括：
第一基底，包括第一接触孔并且包括与所述第一接触孔间隔开的坝；
导电线，在所述第一基底上，所述导电线包括在所述第一接触孔中的第一部分和在所述坝上的第二部分；
第二基底，覆盖所述第一基底和所述导电线，所述第二基底包括在所述显示装置的厚度方向上与所述坝重叠的第二接触孔；
焊盘电极，在所述第二基底上并且包括在所述第二接触孔中的部分；以及
显示层，在所述第二基底和所述焊盘电极上。
20.根据权利要求19所述的拼接显示装置，其中，所述坝的上表面的在第一方向上的长度大于所述第二接触孔的底部的在所述第一方向上的长度。
CN202111466060.9A 2020-12-04 2021-12-03 显示装置和拼接显示装置 Pending CN114597228A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200168040A KR20220079713A (ko) 2020-12-04 2020-12-04 표시 장치 및 이를 포함하는 타일형 표시 장치
KR10-2020-0168040 2020-12-04

Publications (1)

Publication Number Publication Date
CN114597228A true CN114597228A (zh) 2022-06-07

Family

ID=81803372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111466060.9A Pending CN114597228A (zh) 2020-12-04 2021-12-03 显示装置和拼接显示装置

Country Status (3)

Country Link
US (1) US20220181384A1 (zh)
KR (1) KR20220079713A (zh)
CN (1) CN114597228A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007754A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20220079713A (ko) 2022-06-14
US20220181384A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US11659750B2 (en) Tiled display
US12002816B2 (en) Display device and tiled display device including the same
US11824051B2 (en) Display device and tiled display device including the same
US11929386B2 (en) Display device and tiled display device including the same
US20220045124A1 (en) Tiled display device
US20220181384A1 (en) Display device and tiled display device including the same
US20220028964A1 (en) Display device and tiled display device including the same
US20220077195A1 (en) Display device and tiled display device including the same
CN115207041A (zh) 显示装置、其提供方法以及包括显示装置的平铺显示装置
US20220173126A1 (en) Display device and tiled display device including the same
EP3937252A2 (en) Display device and tiled display device including the same
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
EP3955293B1 (en) Display device and tiled display device including the same
US20220115495A1 (en) Tiled display
EP4060737A1 (en) Display device and tiled display device including the same
EP4174622A1 (en) Display device
US20220208850A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN116666418A (zh) 显示装置、制造其的方法及包括其的拼接显示装置
CN116193918A (zh) 显示装置及其制造方法和包括该显示装置的拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination