CN114585933A - 用于存储测试***中的设备接口的校准数据的方法、设备接口、测试***和计算机程序 - Google Patents

用于存储测试***中的设备接口的校准数据的方法、设备接口、测试***和计算机程序 Download PDF

Info

Publication number
CN114585933A
CN114585933A CN202080073969.5A CN202080073969A CN114585933A CN 114585933 A CN114585933 A CN 114585933A CN 202080073969 A CN202080073969 A CN 202080073969A CN 114585933 A CN114585933 A CN 114585933A
Authority
CN
China
Prior art keywords
calibration data
device interface
test system
information
channel modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080073969.5A
Other languages
English (en)
Inventor
小岛昭二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN114585933A publication Critical patent/CN114585933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G01R23/167—Spectrum analysis; Fourier analysis using filters with digital filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

描述了一种用于测试一个或多个被测设备的测试***，该测试***包括一个或多个通道模块和设备接口。其中，至少校准数据的第一部分的信息被存储在与一个或多个通道模块相关联的非易失性存储器上，并且至少校准数据的第二部分的信息被存储在与设备接口相关联的非易失性存储器上。还描述了相应的方法和计算机程序。

Description

用于存储测试***中的设备接口的校准数据的方法、设备接 口、测试***和计算机程序
技术领域
根据本发明的实施例涉及一种用于存储测试***中的设备接口的校准数据的方法。测试***也可以称为自动化测试设备。
根据本发明的其他实施例涉及一种包括一个或多个通道模块和设备接口的测试***。
根据本发明的其他实施例涉及用于测试***的设备接口。
根据本发明的其他实施例涉及相应的计算机程序。
根据本发明的实施例涉及存储用于在不同部分中使用测试***的校准数据。
背景技术
下面将提供一些传统的解决方案的介绍。
自动化测试设备(ATE)是对称为被测设备(DUT)的设备进行测试的任何装置，它使用自动化来快速执行测量并评估测试结果。ATE可以是简单的计算机控制的数字万用测量仪，或者是包含数十个复杂测试仪器(真实或模拟电子测试设备)的复杂***，能够自动测试和诊断复杂电子封装部件或晶圆(包括***芯片和集成电路)测试中的故障。DUT通过DUT接口或简单的设备接口连接到ATE。
结构测试使得能够对各个结构(所谓的单元)进行***测试覆盖，在片上***SOC内实现数字块的复杂功能。结构测试包括多种测试方法，包括但不限于内存内置自测、BIST、逻辑BIST(芯片上生成的图案)和扫描测试(外部提供的图案)。单独的测试被组合成测试块：例如扫描测试被分层地应用于各个块(串行或并行)。
先进的结构测试方法应用外部提供的测试数据(来自自动测试设备ATE的激励)和用于测试的片上设备(DFT)的组合，将外部提供的测试数据(所谓的种子)扩展到扫描链中。测试结果被压紧并压缩成较少量的测试数据，提供给SOC的主要输入输出接口IO。该数据称为接收到的数据，并由ATE与预期数据进行比较。接收到的数据也可以被ATE屏蔽。
DFT，有时也称为测试设计或可测试性设计，通常由集成电路设计技术组成，这些技术将可测试性特征添加到硬件产品设计或设备，即DUT。添加的特征使开发测试和将测试应用到DUT变得更加容易。
以下将扫描测试作为上述结构测试的一般表示来描述。
为了在设备接口上从被测设备获得有效结果，需要校准设备接口，以便从信号发生器SG到位于设备接口上的被测设备的单独传输路径不会导致被测设备的测试结果发生额外的不必要的变化。换言之，必须对信号的传输路径进行补偿，以改善测试结果。
图1显示了测试***(特别是传输路径)的现有技术细节。其中，通道模块100包括信号发生器SG 110，其通过传输路径，例如电缆120，将信号发送到DUT接口130上的被测设备。
虽然图1示出了测试***，其中通道模块生成要发送到被测设备的信号。类似地，但未描绘，从被测设备到通道模块上的信号接收器的传输路径可以在测试***中得到补偿，其中通道模块从被测设备接收数据。
图2示出了设备接口210、测试头220和测试器主机230，它们在一个示例性布置中可以构成整个测试***。在现有技术中，完整的校准数据存储在例如测试器主机中。
然而，随着新制造工艺实现的SOC复杂性的增加，经济高效地扩展扫描测试面临挑战。
一个挑战是需要存储在ATE上的测试数据量不断增加。另一个挑战是通过SOC IO馈送测试数据的测试时间不断增加。此外，日益增加的片上复杂性对将测试数据分配到被测块以及创建所需的时钟信号提出了挑战。
此外，复杂SOC的质量和可靠性预期需要在SOC被部署在最终应用中(例如，被部署在汽车或通信基础设施***中)时进行结构测试。
传统上，校准数据仅包括每个传输路径的传播延迟信息。然而，对于最近的高速接口，传输路径频率可以远超过5GHz，传输路径的频率特性的信息也应该包含在校准信息中，以补偿传输路径上的损耗。
鉴于这种情况，需要一种概念，当用自动化测试设备测试被测设备时，在要存储的数据、处理速度以及测试的质量和可靠性之间提供改进的折衷。
发明内容
本发明实现了校准数据的改进存储、校准时间的减少并且使得能够改进对高速数字接口的测试。
根据本发明的实施例是一种用于存储测试***中的设备接口的校准数据的方法。这样的***包括一个或多个通道模块和设备接口。
该方法包括在与一个或多个通道模块相关联的非易失性存储器上存储至少校准数据的第一部分的信息，以及在与设备接口相关联的非易失性存储器上存储至少校准数据的第二部分的信息。
已经发现有益的是，将校准数据分成两部分，使得可以相互分离的每个部分、通道模块和设备接口被单独校准，因此，每个部分都有自己的校准数据，可以单独存储。因此，例如，如果设备接口被更换，由此构成的***不必作为整体进行校准，而是每个部分的校准数据通过在工厂校准是事先已知的，并且可以组合用于这两个部分的校准数据。
在优选实施例中，该方法可以进一步包括在与附接件相关联的非易失性存储器上存储至少校准数据的第三部分的信息，该附接件位于一个或多个通道模块和设备接口之间。
已经发现有益的是，在附接件位于通道模块和设备接口之间的测试***中，附接件将设备接口连接到测试***的其余部分，附接件被单独校准。因此，更换附接件不需要重新校准测试***。
在该方法的优选实施例中，校准数据的第一部分、第二部分和/或第三部分的相应信息可以分别是相关联的一个或多个通道模块、设备和附接件的存储器地址和识别码，并且其中该方法还包括在存储器地址处的存储设备中存储校准数据。
已经发现有益的是，非易失性存储器仅将存储器地址存储为校准数据的信息，并且实际校准数据被存储在该存储器地址处的存储设备中。从而可以减小各个部分上的非易失性存储器的尺寸。
根据本发明的另一实施例是一种测试***，包括一个或多个通道模块和设备接口，其中至少校准数据的第一部分的信息存储在与一个或多个通道模块相关联的非易失性存储器上，并且至少校准数据的第二部分的信息存储在与设备接口相关联的非易失性存储器上。
根据本发明的另一个实施例是一种用于测试***的设备接口，该测试***还包括一个或多个通道模块，其中至少校准数据的第一部分的信息存储在与一个或多个通道模块相关联的非易失性存储器上，以及至少校准数据的第二部分的信息存储在与设备接口相关联的非易失性存储器上。
在优选实施例中，上述两个装置实施例中的测试***还可以包括位于一个或多个通道模块与设备接口之间的附接件，其中至少校准数据的与该附接件对应的第三部分的信息被存储在与附接件关联的非易失性存储器上。
在优选实施例中，在上述两个装置实施例的测试***中，校准数据的第一部分、第二部分和/或第三部分的相应信息可以是相关联的一个或多个通道模块、设备和附接件的存储器地址和识别码，并且校准数据可以存储在存储器地址处的存储设备中。
对于这两个装置实施例，同样的考虑适用于方法实施例。
以下特征适用于所有上述实施例。
在优选实施例中，校准数据的第一部分可以是对应于一个或多个通道模块的数据。校准数据的第二部分可以是与设备接口对应的数据。校准数据的第三部分可以是与附接件对应的数据。
已经发现有益的是，每个通道模块和/或设备接口和/或附接件被单独校准，使得更换不需要重新校准。
在优选实施例中，设备接口可以是高速数字接口。
如上所述，已经发现有益的是，本发明对于高速接口特别有用，其中传输路径频率可以远高于5GHz。
在优选实施例中，校准数据可以包含用于将信号从一个或多个通道模块传输到设备的组件的频率特性的信息。
已经发现有益的是，将频率特性包括在校准数据中，从而可以补偿损失。
在优选实施例中，校准数据可以包括至少两个过滤器，这些过滤器描述频率特性。
已经发现有益的是，频率特性以过滤器的形式包含在校准数据中。
在优选实施例中，校准数据的第一部分可以是第一过滤器，校准数据的第二部分可以是第二过滤器。校准数据的第三部分可以是第三过滤器。
已经发现有益的是，过滤器可以彼此不同，使得能够更有效地存储频率特性。
在优选实施例中，过滤器可以是补偿过滤器。
已经发现过滤器是补偿过滤器是有用的，从而使得能够更容易地将频率特性包含在校准数据中。
在优选实施例中，校准数据可以包括描述频率特性的传输函数。
已经发现将频率特性描述为传输函数对于校准数据存储的效率是有益的。
在优选实施例中，校准数据可以包括数字过滤器的抽头系数、傅里叶级数和/或两端口网络模型中的一项或多项。
已经发现如果校准数据包括数字过滤器的抽头系数、傅里叶级数和/或两端口网络模型，则对于校准数据的存储是有益的。
在优选实施例中，每个校准数据可以通过针对时域的卷积、针对频域的乘法和/或针对两端口网络的级联两端口网络来统一。
已经发现，如果校准数据例如通过针对时域的卷积、针对频域的乘法和/或针对两端口网络的级联两端口网络被统一，则对校准数据的存储效率是有益的。
在优选实施例中，与一个或多个通道模块相关联的非易失性存储器可以位于相应的通道模块上。与设备接口相关联的非易失性存储器可以在设备接口上。和/或，与附接件相关联的非易失性存储器可以在附接件上。
已经发现有益的是，存储部分(即通道模块、设备接口和/或附接件)的校准数据的非易失性存储器位于相应部分上。
在优选实施例中，可以以加密形式存储任何信息。
已经发现以加密方式存储所存储的信息是有益的。从而可以提高安全性。
在优选实施例中，一个或多个通道模块可以包括信号发生器或信号接收器。
已经发现有益的是，用于测试***测试的信号发生器和/或接收器位于通道模块上。测试从而可以被进一步优化。
在优选实施例中，设备可以是用于校准测试***的校准模块。
已经发现有益的是，可以在设备接口上使用特殊的校准模块(或校准设备)。通过这样的布置，可以促进通道模块和设备接口的校准。
所有实施例都基于与上述用于存储校准数据的方法相同的考虑。然而，应该注意的是，所有实施例都可以由这里描述的任何特征、功能和细节、特别是上述特征来补充。此外，每个实施例都可以由本文描述的特征、功能和细节来补充，无论是单独地还是组合地。
根据本发明的另一实施例是一种计算机程序，用于当该计算机程序在计算机上运行时执行本文所述的方法。
附图说明
随后将参照附图描述根据本发明的实施例，其中：
图1示出了根据现有技术的自动化测试设备的示意图；
图2示出了根据现有技术的自动化测试设备的示意图；
图3示出了根据本发明实施例的信息结构的示意框图；
图4示出了根据本发明实施例的自动化测试设备的示意框图；
图5示出了根据本发明另一实施例的信息结构的示意框图；
图6示出了本发明另一实施例的自动化测试设备的示意框图；
图7示出了根据本发明另一实施例的信息结构的示意框图；
图8示出了根据本发明另一实施例的自动化测试设备的示意框图；和
图9示出了根据本发明实施例的方法的流程图。
在图中，相似的附图标记表示相似的元件和特征。
具体实施方式
总体上，根据本发明实施例的自动化测试设备或测试***400、600、800用于测试通过设备接口420连接到测试***的一个或多个被测设备DUT。
例如通过向DUT提供测试数据、并以各种方式从他们接收测试结果来测试DUT。测试被测设备需要在测试***和DUT之间双向传输数据。其中一些传输是通过设备接口传输的。
数据可以为DUT提供测试数据、测试信号或测试程序，数据可以是测试***接收到的数据，或者是其处理后的版本，即提供给DUT的数据是基于该数据的数据。替代地，数据还可以表示来自被测设备的预期信号或预期结果，它们是在测试后由DUT返回到测试***的。数据也可以是期望数据或需要在测试***中处理，使得期望数据是基于测试***接收到的数据的数据。
上述的任何组合也是可能的，因为提供给一个或多个DUT的数据可以是上面详述的选项的组合。
图3示出了根据本发明实施例的信息结构300的示意框图。它表示校准数据的信息。在图3中，它由两部分组成，即第一部分310和第二部分320。
图4示出了根据本发明实施例的自动化测试设备或测试***400的示意框图。测试***400包括一个或多个通道模块410和设备接口420。设备接口420用于连接到设备，该设备是由测试***400测试的被测设备。替代地，设备接口可用于连接校准模块(未示出)以进行校准。
测试***可以包括多个通道模块410，尽管图中仅描绘了一个。本领域技术人员也可以容易地将本发明适用于其他通道模块。
校准数据300的第一部分310被存储在非易失性存储器430上。如稍后将讨论的，非易失性存储器可以位于不同的部分上。在图4中，它位于设备接口上。它可以很好地位于通道模块410中的一个或多个以及稍后引入的附接件470(如果存在的话)上。非易失性存储器430与一个或多个通道模块410相关联。此外，校准数据300的第二部分320存储在与被测设备接口420相关联的非易失性存储器430上。
校准数据的第一部分310可以是对应于一个或多个通道模块410的数据。这意味着第一部分描述与相应通道模块相关的校准信息。校准数据的第二部分320可以是对应于被测设备接口420的数据。这意味着第二部分是描述与设备接口相关的校准信息。
被测设备接口420可以是高速数字接口，用于具有高速能力的被测设备。
校准数据还可以包含用于将信号从一个或多个通道模块410传输到被测设备的组件的频率特性的信息。显然，本发明类似地适用于其他方向，即，适用于从被测设备传输到通道模块410的信号。在第一种情况下，通道模块可以包括信号发生器460，如图4和6所能看到的，在第二种情况下，通道模块410可以包括信号接收器465，如图8所能看到的。虽然各个图示出了本发明实施例的不同布置，但是通道模块410可以包括在任何特征组合中、即在任何实施例中的信号发生器460和/或信号接收器465。
校准数据可以包括至少两个过滤器，这些过滤器描述频率特性，其中，例如，校准数据的第一部分310是第一过滤器，校准数据的第二部分320是第二过滤器。虽然第一部分和第二部分可以是相同的过滤器，如果适用的话。
例如，第一过滤器仅包含涉及通道模块的信息，而第二过滤器仅包含有关设备接口的信息。所需信息即校准数据可以在工厂测量，通道模块、设备接口，即测试***，在工厂被制造，然后再被运送给客户。
例如，可以通过诸如网络分析仪或示波器的设备测量每个组件，并将获得的频率响应转换为适当的参数并存储到相应的非易失性存储器中。这意味着校准数据最初是属于每个组件的单独数据。
作为一种可能性，过滤器可以是所谓的补偿过滤器。校准数据可以进一步包括传输函数，其描述测试***400的各个部分的频率特性。作为进一步的示例，校准数据可以包含数字过滤器的抽头系数、傅里叶级数和/或两端口网络模型。所有这些都用于描述测试***400的各个部分的校准信息。
校准数据或其部分也可以被统一。例如，这种统一可以基于时域的卷积、频域的乘法和/或两端口网络的级联两端口网络。
综上所述，如图3所示，校准数据300分为两部分。校准数据的第一部分310例如可以是对应于例如通道模块410的补偿过滤器。这也可以包括图4、6和8所示的电缆。校准数据的第二部分320例如可以是对应于例如设备接口420的补偿过滤器。
通常，校准数据的一部分，即例如过滤器，是对构成从信号发生器460到被测设备或从被测设备到信号接收器465的一个或多个信号路径的组件的频率特性的描述，如后面所示。
频率特性可以存储为传输函数的形式而不是补偿过滤器，因为它们在数学上是等价的但互易的信息。
该信息可以具有数字过滤器的抽头系数、傅里叶级数和/或两端口网络模型的形式。
每个数据部分，例如过滤器，可以通过以下方式被统一：如果过滤器在时域中描述，则可以进行卷积；如果过滤器在频域中描述，则可进行乘法；如果过滤器被描述为两端口网络，则可以级联两端口网络。
例如校准数据的第二部分320的信息，即例如过滤器，被存储在设备接口上的非易失性存储器430中，如图4所示。
图6示出了根据本发明另一实施例的自动化测试设备的示意框图。如上所述，在图6中，可以看到更多的非易失性存储器430、440和450。对于测试***400所描述的通常适用于测试***600。在图6中由此表明测试***600的每个部分，即通道模块410、设备接口420和附接件470，可以分别包括其自己的非易失性存储器430、440和450。因此，相应的校准数据可以存储在它所属的测试***的实际部分上。
对应图5示出了根据本发明另一实施例的信息结构的示意框图。
如图5所示，校准数据可以分为两部分以上。例如，它们可以分为三个部分，分别对应于设备接口420、附接件470和通道模块410。
在该实施例中，示出了与一个或多个通道模块410相关联的非易失性存储器440可以位于相应的通道模块上。与被测设备接口420相关联的非易失性存储器430可以位于设备接口上。
测试***600可以进一步包括附接件470，其可以位于一个或多个通道模块410和设备接口420之间。校准数据于是可以包含校准数据的第三部分330，其对应于附接件。然后可以将该第三部分330存储在与附接件相关联的非易失性存储器430、440、450上。同样，该非易失性存储器可以位于附接件470本身上，但也可以位于通道模块410中的一个或多个或设备接口420上。
图7示出了根据本发明另一实施例的信息结构的示意框图，图8示出了根据本发明另一实施例的自动化测试设备的示意框图。
在该实施例中，示出了在测试***800中，一个或多个通道模块410不仅可以包括信号发生器460，如图4和6所示，还可以包括信号接收器(RX)465。如前所述，在本发明的每个实施例中，这些(即发生器460和接收器465)的组合是可能的。
因此，本发明也适用于接收器信号路径，其中通道模块410中的一个或多个包括信号接收器465。
此外，未示出，设备可以是用于校准测试***400、600、800的校准模块。因此，本发明也适用于将被测设备替换为校准测试***本身的校准模块的情况。
进一步注意，同样对于所有实施例，校准数据的第一部分310、第二部分320和/或第三部分330的相应信息也可以仅指关联设备的存储器地址和识别码。再次，关联设备是一个或多个通道模块410、设备接口420或附接件470。
然后可以将校准数据存储在存储器地址处的存储设备中。该存储设备可以位于测试器主机中，或任何其他可访问的存储器位置。该存储器位置可以通过已知技术之一通过有线或无线连接来访问。
存储器地址描述了校准数据的实际位置。由于因此只有地址存储在各个非易失性存储器(430、440和450之一)中，所以可以减小存储大小。
其地址存储在非易失性存储器(430、440和450之一)中的存储器可以是测试***或测试器主机的一部分或连接到测试***或测试器主机。如果它连接到测试***或或测试器主机，这种连接可以通过任何有线或无线数据连接来实现。
换言之，非易失性存储器(430、440和450之一)可以仅具有识别信息(ID)，而信息部分(例如过滤器信息)可以通过网络存储在诸如外部服务器的其他存储空间中。
一个实施例直接且单独地涉及如上所述的设备接口420，其是测试***的单独部分，由此可以包含其自己的校准数据。然而，注意，设备接口420也可以通过这里描述的要点和方面进行修改。这些也可以单独使用或组合使用，并且可以单独或组合地引入本文所述的设备接口420中。
图9示出了根据本发明实施例的方法的流程图。
方法900是用于存储在如上所述的测试***400、600、800中设备接口的校准数据的方法。该方法包括在与一个或多个通道模块相关联的非易失性存储器上存储910至少校准数据的第一部分的信息，以及在与设备接口相关联的非易失性存储器上存储920至少校准数据的第二部分的信息。
方法900的进一步可选步骤在图9中由虚线指示。
如果测试***400、600、800包括附接件470，则方法900还可以包括在与附接件相关联的非易失性存储器上存储930至少校准数据的与附接件相对应的第三部分的信息。
此外，与所有可能的实施例一样，存储的信息可以被加密。
此外，在校准数据的第一部分、第二部分和/或第三部分的相应信息分别是相关联的一个或多个通道模块、设备接口和附接件的存储器地址和识别码的情况下，方法900可以进一步包括将校准数据存储940在存储器地址处的存储设备中。
该方法基于与上述测试***相同的考虑。然而，应当注意，该方法可以由这里描述的也关于测试***的任何特征、功能和细节来补充。此外，该方法可以通过测试***的特性、功能和细节进行补充，无论是单独地还是组合地。
根据本发明的实施例创建了计算机程序，当计算机程序在计算机上运行时，用于执行本文描述的方法。
使用本发明，校准数据，即过滤器信息，可以包含在其组件本身中。此特征提高了校准数据的可移植性。此外，可以通过相对较小的计算成本来生成总数据，即过滤器的数据。最后，测试***及其任何组件都不需要在更改组件时重新校准。
结论
总之，这里描述的实施例可以可选地由这里描述的任何要点或方面来补充。然而，应当注意，这里描述的要点和方面可以单独使用或组合使用，并且可以单独和组合地引入到这里描述的任何实施例中。
实施替代
尽管已经在装置的上下文中描述了一些方面，但显然这些方面也表示相应方法的描述，其中块或设备对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面也表示对应装置的对应块或项或特征的描述。一些或所有的方法步骤可以通过(或使用)硬件装置来执行，例如微处理器、可编程计算机或电子电路。在一些实施例中，最重要的方法步骤中的一个或多个可以由这样的装置执行。
取决于某些实施要求，本发明的实施例可以以硬件或软件来实施。可以使用在其上存储有电子可读控制信号的数字存储介质来执行该实施，例如软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或闪存，其与可编程计算机***协作(或能够协作)以执行相应的方法。因此，数字存储介质可以是计算机可读的。
根据本发明的一些实施例包括具有电子可读控制信号的数据载体，其能够与可编程计算机***协作，从而执行本文描述的方法之一。
通常，本发明的实施例可以实现为具有程序代码的计算机程序产品，当计算机程序产品在计算机上运行时，该程序代码可操作用于执行方法之一。程序代码可以例如存储在机器可读载体上。
其他实施例包括存储在机器可读载体上的用于执行本文描述的方法之一的计算机程序。
换言之，本发明方法的实施例因此是具有程序代码的计算机程序，该程序代码用于当计算机程序在计算机上运行时执行本文描述的方法之一。
因此，本发明方法的另一个实施例是一种数据载体(或数字存储介质，或计算机可读介质)，包括其上记录有用于执行本文所述方法之一的计算机程序。数据载体、数字存储介质或记录介质通常是有形的和/或非暂态的。
因此，本发明方法的另一实施例是表示用于执行本文所述方法之一的计算机程序的数据流或信号序列。数据流或信号序列可以例如被配置为经由数据通信连接(例如经由互联网)传输。
另一实施例包括处理装置，例如计算机或可编程逻辑器件，其被配置为或适于执行本文描述的方法之一。
另一实施例包括其上安装有用于执行本文所述方法之一的计算机程序的计算机。
根据本发明的另一实施例包括一种装置或***，其被配置为将用于执行本文描述的方法之一的计算机程序(例如，电子地或光学地)传送到接收器。例如，接收器可以是计算机、移动设备、存储设备等。例如，该装置或***可以包括用于将计算机程序传送到接收器的文件服务器。
在一些实施例中，可编程逻辑器件(例如现场可编程门阵列)可用于执行本文描述的方法的一些或所有功能。在一些实施例中，现场可编程门阵列可以与微处理器协作以执行本文描述的方法之一。通常，这些方法优选地由任何硬件装置来执行。
这里描述的装置可以采用硬件装置实现，或者采用计算机实现，或者采用硬件装置和计算机的组合实现。
本文描述的装置或本文描述的装置的任何组件可以至少部分地以硬件和/或软件实现。
这里描述的方法可以使用硬件装置执行，或者使用计算机执行，或者使用硬件装置和计算机的组合执行。
本文描述的方法或本文描述的装置的任何组件可以至少部分地由硬件和/或软件执行。
上述实施例仅用于说明本发明的原理。应当理解，这里描述的布置和细节的修改和变化对于本领域的其他技术人员来说将是显而易见的。因此，意图仅受所附专利权利要求的范围的限制，而不是受本文实施例的描述和解释所呈现的具体细节的限制。

Claims (57)

1.一种用于存储测试***中的设备接口的校准数据的方法(900)，所述***包括一个或多个通道模块和设备接口，该方法包括：
在与所述一个或多个通道模块相关联的非易失性存储器上存储(910)至少所述校准数据的第一部分的信息，以及
在与所述设备接口相关联的非易失性存储器上存储(920)至少所述校准数据的第二部分的信息。
2.根据权利要求1所述的方法，其中，所述校准数据的所述第一部分是对应于所述一个或多个通道模块的数据。
3.根据权利要求1至2中任一项所述的方法，其中，所述校准数据的所述第二部分是对应于所述设备接口的数据。
4.根据权利要求1至3中任一项所述的方法，其中，所述设备接口是高速数字接口。
5.根据权利要求1至4中任一项所述的方法，其中，所述校准数据包含用于将信号从所述一个或多个信道模块传输到所述设备的组件的频率特性的信息。
6.根据权利要求1至5中任一项所述的方法，其中，所述校准数据包括至少两个过滤器，所述过滤器描述所述频率特性。
7.根据权利要求6所述的方法，其中，所述校准数据的所述第一部分是第一过滤器，并且所述校准数据的所述第二部分是第二过滤器。
8.根据权利要求6至7中任一项所述的方法，其中，所述过滤器是补偿过滤器。
9.根据权利要求1至8中任一项所述的方法，其中，所述校准数据包括传输函数，所述传输函数描述所述频率特性。
10.根据权利要求1至9中任一项所述的方法，其中，所述校准数据包括以下项中的一项或多项：
数字过滤器的抽头系数，
傅里叶级数，和/或
两端口网络模型。
11.根据权利要求1至10中任一项所述的方法，其中，每个校准数据通过以下方式被统一：
针对时域的卷积，
针对于频域的乘法，和/或
针对两端口网络的级联两端口网络。
12.根据权利要求1至11中任一项所述的方法，其中，与所述一个或多个通道模块相关联的所述非易失性存储器在相应的通道模块上。
13.根据权利要求1至12中任一项所述的方法，其中，与所述设备接口相关联的所述非易失性存储器在所述设备接口上。
14.根据权利要求1至13中任一项所述的方法，还包括
在与附接件相关联的非易失性存储器上存储(930)至少所述校准数据的与所述附接件相对应的第三部分的信息，所述附接件位于所述一个或多个通道模块和所述设备接口之间。
15.根据权利要求14所述的方法，其中，与所述附接件相关联的所述非易失性存储器在所述附接件上。
16.根据权利要求1至15中任一项所述的方法，其中，存储任何信息是存储加密的信息。
17.根据权利要求1至16中任一项所述的方法，其中，所述一个或多个通道模块包括信号发生器或信号接收器。
18.根据权利要求1至17中任一项所述的方法，其中，所述设备是用于校准所述测试***的校准模块。
19.根据权利要求1至18中任一项所述的方法，其中，所述校准数据的所述第一部分、所述第二部分和/或所述第三部分的相应信息分别是相关联的所述一个或多个通道模块、所述设备接口和所述附接件的存储器地址和识别码，并且其中，所述方法还包括在所述存储器地址处的存储设备中存储(940)所述校准数据。
20.一种用于处理设备的计算机程序，包括用于当所述程序在所述处理设备上运行时执行权利要求1至19中任一项的步骤的软件代码部分。
21.根据权利要求20所述的计算机程序，包括存储有所述软件代码部分的计算机可读介质，其中，所述程序能直接加载到所述处理设备的内部存储器中。
22.一种测试***(400、600、800)，包括一个或多个通道模块(410)和设备接口(420)，其中：
至少校准数据(300)的第一部分(310)的信息被存储在与所述一个或多个通道模块(410)相关联的非易失性存储器(440)上，并且
至少所述校准数据(300)的第二部分(320)的信息存储在与所述设备接口(420)相关联的非易失性存储器(430)上。
23.根据权利要求22所述的测试***(400、600、800)，其中，所述校准数据的所述第一部分(310)是对应于所述一个或多个通道模块(410)的数据。
24.根据权利要求22至23中任一项所述的测试***(400、600、800)，其中，所述校准数据的所述第二部分(320)是对应于所述设备接口(420)的数据。
25.根据权利要求22至24中任一项所述的测试***(400、600、800)，其中，所述设备接口(420)是高速数字接口。
26.根据权利要求22至25中任一项所述的测试***(400、600、800)，其中，所述校准数据包含用于将信号从所述一个或多个信道模块(410)传输到所述设备的组件的频率特性的信息。
27.根据权利要求22至26中任一项所述的测试***(400、600、800)，其中，所述校准数据包括至少两个过滤器，所述过滤器描述所述频率特性。
28.根据权利要求27所述的测试***(400、600、800)，其中，所述校准数据的所述第一部分(310)是第一过滤器，并且所述校准数据的所述第二部分(320)是第二过滤器。
29.根据权利要求27至28中任一项所述的测试***(400、600、800)，其中，所述过滤器是补偿过滤器。
30.根据权利要求22至29中任一项所述的测试***(400、600、800)，其中，所述校准数据包括传输函数，所述传输函数描述所述频率特性。
31.根据权利要求22至30中任一项所述的测试***(400、600、800)，其中，所述校准数据包括以下项中的一项或多项：
数字过滤器的抽头系数，
傅里叶级数，和/或
两端口网络模型。
32.根据权利要求22至31中任一项所述的测试***(400、600、800)，其中每个校准数据通过以下方式被统一：
针对于时域的卷积，
针对频域的乘法，和/或
针对两端口网络的级联两端口网络。
33.根据权利要求22至32中任一项所述的测试***(400、600、800)，其中，与所述一个或多个通道模块(410)相关联的所述非易失性存储器(440)在相应的通道模块(410)上。
34.根据权利要求22至33中任一项所述的测试***(400、600、800)，其中，与所述设备接口(420)相关联的所述非易失性存储器(430)在所述设备接口(420)上。
35.根据权利要求22至34中任一项所述的测试***(400、600、800)，还包括位于所述一个或多个通道模块(410)和所述设备接口(420)之间的附接件(470)，其中
至少所述校准数据的与所述附接件相对应的第三部分(330)的信息被存储在与所述附接件(470)相关联的非易失性存储器(430、440、450)上。
36.根据权利要求35所述的测试***(400、600、800)，其中，与所述附接件相关联的所述非易失性存储器(450)在所述附接件(470)上。
37.根据权利要求22至36中任一项所述的测试***(400、600、800)，其中，任何信息被加密存储。
38.根据权利要求22至37中任一项所述的测试***(400、600、800)，其中，所述一个或多个通道模块(410)包括信号发生器(460)或信号接收器(465)。
39.根据权利要求22至38中任一项所述的测试***(400、600、800)，其中，所述设备是用于校准所述测试***(400、600、800)的校准模块。
40.根据权利要求22至39中任一项所述的测试***(400、600、800)，其中，所述校准数据的所述第一部分(310)、所述第二部分(320)和/或所述第三部分(330)的相应信息分别是相关联的所述一个或多个通道模块(410)、所述设备接口(420)和所述附接件(470)的存储器地址和识别码，并且其中，所述校准数据被存储在所述存储器地址处的存储设备中。
41.一种用于测试***(400、600、800)的设备接口(420)，所述测试***(400、600、800)还包括一个或多个通道模块，其中：
至少校准数据(300)的第二部分(320)的信息被存储在与所述设备接口(420)相关联的非易失性存储器(430)上。
42.根据权利要求41所述的设备接口(420)，其中，所述校准数据的所述第一部分(310)是对应于所述一个或多个通道模块(410)的数据。
43.根据权利要求41至42中任一项所述的设备接口(420)，其中，所述校准数据的所述第二部分(320)是对应于所述设备接口(420)的数据。
44.根据权利要求41至43中任一项所述的设备接口(420)，其中，所述设备接口(420)是高速数字接口。
45.根据权利要求41至44中任一项所述的设备接口(420)，其中，所述校准数据包含用于将信号从所述一个或多个信道模块(410)传输到所述设备的组件的频率特性的信息。
46.根据权利要求41至45中任一项所述的设备接口(420)，其中，所述校准数据包括至少两个过滤器，所述过滤器描述所述频率特性。
47.根据权利要求46所述的设备接口(420)，其中，所述校准数据的所述第一部分(310)是第一过滤器，并且所述校准数据的所述第二部分(320)是第二过滤器。
48.根据权利要求46至47中任一项所述的设备接口(420)，其中，所述过滤器是补偿过滤器。
49.根据权利要求41至48中任一项所述的设备接口(420)，其中，所述校准数据包括传输函数，所述传输函数描述所述频率特性。
50.根据权利要求41至49中任一项所述的设备接口(420)，其中，所述校准数据包括以下项中的一项或多项：
数字过滤器的抽头系数，
傅里叶级数，和/或
两端口网络模型。
51.根据权利要求41至50中任一项所述的设备接口(420)，其中，每个校准数据通过以下方式被统一：
针对时域的卷积，
针对频域的乘法，和/或
针对双端口网络的级联双端口网络。
52.根据权利要求41至51中任一项所述的设备接口(420)，其中，与所述设备接口(420)相关联的所述非易失性存储器(430)在所述设备接口(420)上。
53.根据权利要求41至52中任一项所述的设备接口(420)，所述测试***(400、600、800)还包括位于所述一个或多个通道模块(410)和所述设备接口(420)之间的附接件(470)，其中
至少所述校准数据的与所述附接件相对应的第三部分(330)的信息被存储在与所述附接件(470)相关联的非易失性存储器(430、450)上。
54.根据权利要求53所述的设备接口(420)，其中，与所述附接件相关联的所述非易失性存储器(450)在所述附接件(470)上。
55.根据权利要求41至54中任一项所述的设备接口(420)，其中，任何信息被加密存储。
56.根据权利要求41至55中任一项所述的设备接口(420)，其中，所述设备是用于校准所述测试***(400、600、800)的校准模块。
57.根据权利要求41至56中任一项所述的设备接口(420)，其中，所述校准数据的所述第一部分(310)、所述第二部分(320)和/或所述第三部分(330)的相应信息分别是相关联的所述一个或多个通道模块(410)、所述设备接口(420)和所述附接件(470)的存储器地址和识别码，并且其中，所述校准数据被存储在所述存储器地址处的存储设备中。
CN202080073969.5A 2020-06-04 2020-06-04 用于存储测试***中的设备接口的校准数据的方法、设备接口、测试***和计算机程序 Pending CN114585933A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/065564 WO2021244751A1 (en) 2020-06-04 2020-06-04 Method for storing calibration data of a device interface in a test system, device interface, test system, and computer program

Publications (1)

Publication Number Publication Date
CN114585933A true CN114585933A (zh) 2022-06-03

Family

ID=71078504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080073969.5A Pending CN114585933A (zh) 2020-06-04 2020-06-04 用于存储测试***中的设备接口的校准数据的方法、设备接口、测试***和计算机程序

Country Status (7)

Country Link
US (1) US20220260633A1 (zh)
JP (1) JP2023527180A (zh)
KR (1) KR20230019810A (zh)
CN (1) CN114585933A (zh)
DE (1) DE112020007292T5 (zh)
TW (1) TWI792264B (zh)
WO (1) WO2021244751A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07294605A (ja) * 1994-04-22 1995-11-10 Advantest Corp 半導体試験装置用校正データの転送装置及びその方法
US5923098A (en) * 1997-10-03 1999-07-13 Micro Control Company Driver board having stored calibration data
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US20030110427A1 (en) * 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
JPWO2009104420A1 (ja) * 2008-02-21 2011-06-23 株式会社アドバンテスト デジタル変調信号の試験装置ならびにデジタル変調器、デジタル復調器、これらを用いた半導体装置
US20120166812A1 (en) * 2010-12-22 2012-06-28 Men Long Method, apparatus and system for secure communication of radio front end test/calibration instructions
US9176188B2 (en) * 2013-12-20 2015-11-03 Texas Instruments Incorporated Waveform calibration using built in self test mechanism
CN109709474B (zh) * 2019-02-28 2021-06-04 西安太乙电子有限公司 一种射频混合信号集成电路测试***与测试方法
CN110907693B (zh) * 2019-12-10 2022-02-01 航天新长征大道科技有限公司 紧凑型外设互联总线板卡
EP3860005B1 (en) * 2020-01-28 2023-02-22 Rohde & Schwarz GmbH & Co. KG System and method for calibrating a multi-channel radio frequency signal generation system

Also Published As

Publication number Publication date
US20220260633A1 (en) 2022-08-18
TW202202861A (zh) 2022-01-16
JP2023527180A (ja) 2023-06-27
WO2021244751A1 (en) 2021-12-09
KR20230019810A (ko) 2023-02-09
TWI792264B (zh) 2023-02-11
DE112020007292T5 (de) 2023-04-20

Similar Documents

Publication Publication Date Title
US9121892B2 (en) Semiconductor circuit and methodology for in-system scan testing
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
US8479066B2 (en) Process for making an electric testing of electronic devices
KR102124847B1 (ko) 내장형 테스터
US8327198B2 (en) On-die logic analyzer for semiconductor die
US7960189B2 (en) Method of manufacturing a system in package
JP4728238B2 (ja) 相互接続部のテストを実施するための方法および装置
US8539293B2 (en) Integrated circuit for compression mode scan test
KR101950731B1 (ko) 프로그램가능한 테스트 기기
CN113157501B (zh) 一种基于ate测试机的微***模块ac参数测试方法
CN101315411A (zh) 用于测试电路组合的***、方法和装置
US7096397B2 (en) Dft technique for avoiding contention/conflict in logic built-in self-test
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
US20040059971A1 (en) Device under test interface card with on-board testing
US20120017131A1 (en) Methods and apparatus for providing a built-in self test
CN109196481A (zh) 通过启用动态jtag测试模式进入及所有jtag引脚的共享来增加数据传输处理量
CN116774018B (zh) 一种芯片测试方法、装置及电子设备
US7148676B2 (en) Ancillary equipment for testing semiconductor integrated circuit
CN114585933A (zh) 用于存储测试***中的设备接口的校准数据的方法、设备接口、测试***和计算机程序
US7403027B2 (en) Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
Johnson The increasing importance of utilizing non-intrusive board test technologies for printed circuit board defect coverage
CN108008275B (zh) 一种具备故障诊断的***级芯片生产方法
US8543876B1 (en) Method and apparatus for serial scan test data delivery
Rumyantsev et al. Development of a high-speed multi-target measurement system-on-chip
CN118091370A (zh) 芯片硅验证及板级测试***、方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination