CN114580332B - 一种超结mosfet器件的仿真方法 - Google Patents

一种超结mosfet器件的仿真方法 Download PDF

Info

Publication number
CN114580332B
CN114580332B CN202210485117.8A CN202210485117A CN114580332B CN 114580332 B CN114580332 B CN 114580332B CN 202210485117 A CN202210485117 A CN 202210485117A CN 114580332 B CN114580332 B CN 114580332B
Authority
CN
China
Prior art keywords
model
resistance
mosfet device
junction mosfet
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210485117.8A
Other languages
English (en)
Other versions
CN114580332A (zh
Inventor
李伟聪
姜春亮
雷秀芳
林泳浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Shenzhen Vergiga Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Vergiga Semiconductor Co Ltd filed Critical Shenzhen Vergiga Semiconductor Co Ltd
Priority to CN202210485117.8A priority Critical patent/CN114580332B/zh
Publication of CN114580332A publication Critical patent/CN114580332A/zh
Application granted granted Critical
Publication of CN114580332B publication Critical patent/CN114580332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种超结MOSFET器件的仿真方法，仿真方法包括：构建电路模型，电路模型包括MOSFET模型、JFET模型、体二极管模型和第一电阻模型Ⅰ、第一电阻模型Ⅱ和第二电阻模型；MOSFET模型漏极与JFET模型源极连接；MOSFET模型源极分别与JFET模型栅极、体二级管模型正极连接；第一电阻模型Ⅰ的第一端与JFET模型漏极连接，第一电阻模型Ⅰ的第二端与第一电阻模型Ⅱ的第一端连接；第一电阻模型Ⅱ的第二端与体二极管模型负极连接。本发明提供的仿真方法能有效模拟超结MOSFET器件在各工作区域的特性，仿真准确性高。

Description

一种超结MOSFET器件的仿真方法
技术领域
本发明涉及半导体器件的仿真领域，具体涉及一种超结MOSFET器件的仿真方法。
背景技术
近年来，得益于计算机技术的迅猛发展，电路仿真越来越多的为人们所熟悉和利用，逐渐成为电路设计中必不可少的关键环节。SPICE（Simulation Program forIntegrated Circuits Emphasis）是由美国加州大学伯克利分校的电子研究实验室于1975年开发，集成电路设计、PCB板级和***级设计均离不开SPICE仿真。器件模型被看作是连接电路设计与工艺生产的桥梁，借助于电路仿真器，使用器件模型可以进行大量的虚拟实验－仿真，来预测电路的性能，从而提高设计效率，降低设计成本。
器件模型的精度直接影响电路行为仿真和性能评估的结果；然而传统的MOSFET模型都是面向横向结构的小功率MOS器件设计的，无法准确的描述功率超结MOSFET器件的特性，在电路设计应用到超结MOSFET器件时，仿真结果偏差较大；因此，需要一种或多种方法解决上述问题。
发明内容
本发明针对传统的MOSFET模型无法准确的描述超结MOSFET器件特性的问题，一方面提供一种超结MOSFET器件的仿真方法；另一方面提供一种超结MOSFET器件的模型结构，具体技术方案如下。
一方面，提供一种超结MOSFET器件的仿真方法，包括：
构建电路模型，电路模型包括MOSFET模型、JFET模型、体二极管模型和第一电阻模型Ⅰ、第一电阻模型Ⅱ和第二电阻模型；
根据超结MOSFET器件的源极、栅极、源区和阱区之间载流子的移动特性，将其等效为MOSFET模型；根据超结MOSFET器件的JFET区、P柱和N柱之间载流子的移动特性，将其等效为JFET模型、第一电阻模型Ⅰ和第二电阻模型；将超结MOSFET器件的衬底等效于第一电阻模型Ⅱ；根据超结MOSFET器件的阱区、P柱和N柱之间载流子的移动特性，将其等效为体二极管模型；
MOSFET模型漏极与JFET模型源极连接；MOSFET模型源极分别与JFET模型栅极、体二级管模型正极连接；第一电阻模型Ⅰ的第一端与JFET模型漏极连接，第一电阻模型Ⅰ的第二端与第一电阻模型Ⅱ的第一端连接；第一电阻模型Ⅱ的第二端与体二极管模型负极连接；
MOSFET模型栅极引出电路模型栅极，MOSFET模型源极引出电路模型源极，体二极管模型负极引出电路模型漏极。
进一步的，第一电阻模型Ⅰ为压控电阻模型；第一电阻模型Ⅱ为定值电阻模型。
进一步的，将第一电阻模型Ⅰ、第一电阻模型Ⅱ等效为第一电阻模型，第一电阻模型为温控电阻模型。
进一步的，根据超结MOSFET器件的线性区的输出特性曲线确定MOSFET模型的本征导电因子和阈值电压。
进一步的，根据超结MOSFET器件的准饱和区的输出特性曲线确定JFET模型的电流放大系数。
进一步的，根据超结MOSFET器件的源漏正偏的电流电压确定体二极管模型的发射系数、反向饱和电流、在大注入条件下的电流衰退程度及体二极管模型的寄生电阻。
进一步的，利用SPICE仿真器进行仿真。
另一方面，提供一种超结MOSFET器件的仿真模型结构，其包括MOSFET模型、JFET模型、体二极管模型和第一电阻模型；
MOSFET模型漏极与JFET模型源极连接；MOSFET模型源极分别与JFET模型栅极、体二级管模型正极连接；第一电阻模型的一端与JFET模型漏极连接，另一端与体二极管模型负极连接；MOSFET模型栅极引出电路模型栅极，MOSFET模型源极引出电路模型源极，体二极管模型负极引出电路模型漏极。
进一步的，第一电阻模型为温控电阻模型。
进一步的，第一电阻模型包括第一电阻模型Ⅰ和第一电阻模型Ⅱ；第一电阻模型Ⅰ为压控电阻，第一电阻模型Ⅱ为定值电阻；第一电阻模型Ⅰ的第一端与JFET模型的漏极连接，第一电阻模型Ⅰ的第二端与第一电阻模型Ⅱ的第一端连接；第一电阻模型Ⅱ的第二端与体二极管模型负极连接。
有益效果：本发明提供的超结MOSFET器件的仿真方法，从超结MOSFET器件的结构层面等效为相应模拟进行模拟仿真，能有效模拟超结MOSFET器件在各工作区域的特性，仿真准确性高，能很好拟合超结MOSFET的实测数据，且适用于所有超结MOSFET器件。
附图说明
下面结合附图和具体实施例对本发明作出进一步详细说明。
图1为本优选实施例的超结MOSFET器件的仿真方法流程图。
图2为本优选实施例的超结MOSFET器件元胞结构示意图。
图3为本优选实施例的超结MOSFET器件的电路模型结构示意图之一。
图4为本优选实施例的超结MOSFET器件的电路模型结构示意图之二。
图5为本优选实施例的超结MOSFET器件的电路模型的输出特性曲线与超结MOSFET器件的实测数据对比图。
图6为本优选实施例的超结MOSFET器件的体二极管模型的电流电压仿真曲线与超结MOSFET器件的体二极管的实测曲线对比图。
附图标记：1、MOSFET模型；11、MOSFET模型源极；12、MOSFET模型漏极；2、JFET模型；21、JFET模型栅极；22、JFET模型源极；23、JFET模型漏极； 3、体二极管模型；4、第一电阻模型；41、第一电阻模型Ⅰ；42、第一电阻模型Ⅱ；5、第二电阻模型；61、电路模型栅极；62、电路模型源极；63、电路模型漏极。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在本示例实施例中，首先提供了一种超结MOSFET器件的仿真方法；参考图1中所示，具体包括以下步骤：
S1、构建超结MOSFET器件的电路模型，所述仿真模型包括MOSFET模型1、JFET模型2、体二极管模型3、第一电阻模型Ⅰ41、第一电阻模型Ⅱ42、第二电阻模型5；MOSFET模型1为普通MOSFET模型；
根据超结MOSFET器件的源极、栅极、源区和阱区之间载流子的移动特性，将其等效为MOSFET模型1；MOSFET模型源极11对应于超结MOSFET器件的源极，MOSFET模型栅极对应于超结MOSFET器件的栅极，MOSFET模型漏极12对应于超结MOSFET器件远离源极侧沟道末端。
根据超结MOSFET器件的JFET区、P柱和N柱之间载流子的移动特性，将其等效为JFET模型2、第一电阻模型Ⅰ41和第二电阻模型5；第一电阻模型Ⅰ41为温控电阻。因超结MOSFET器件的存在自加热效应：当超结MOSFET器件的栅极与漏极电压大到工作电流产生的功耗不能及时耗散，此时超结MOSFET器件温度将升高，而温度对超结MOSFET器件影响显著，它将使漂移区载流子迁移率下降，从而超结MOSFET器件正向导通时的漂移区电阻将会随着温度升高而增大，该电阻与超结MOSFET器件的栅极和漏极电压存在一种关系，因此，使用第一电阻模型Ⅰ41等效于超结MOSFET器件的电阻，第一电阻模型Ⅰ41为压控电阻模型，用多项式进行拟合建立压控电阻模型；超结MOSFET器件的P柱属于浓度轻掺杂，因此，JFET模型栅极21串联第二电阻模型5，第二电阻为定值电阻模型。
超结MOSFET器件的衬底等效于第一电阻模型Ⅱ42，第一电阻模型Ⅱ42为定值电阻模型。
根据超结MOSFET器件的阱区、P柱与N柱之间载流子的移动特性，将其等效于体二极管模型3。
参考图3所示，MOSFET模型漏极12与JFET模型源极22连接；MOSFET模型源极11分别与JFET模型栅极21、体二级管模型正极连接；第一电阻模型Ⅰ41的第一端与JFET模型漏极23连接，第一电阻模型Ⅰ41的第二端与第一电阻模型Ⅱ42的第一端连接；第一电阻模型Ⅱ42的第二端与体二极管模型负极连接；
MOSFET模型栅极引出电路模型栅极61，电路模型栅极61对应于超结MOSFET器件栅极，MOSFET模型源极11引出电路模型源极62，电路模型源极62对应于超结MOSFET器件源极；体二极管模型负极引出电路模型漏极63，电路模型漏极63对应于超结MOSFET器件漏极。
本示例的实施例中，参考图4所示，第一电阻模型Ⅰ41与第一电阻模型Ⅱ42串联，还可等效于第一电阻模型4，第一电阻模型4为温控电阻模型。第一电阻模型4的一端与JFET模型漏极23连接，另一端与体二极管模型3的负极连接。
S2、根据超结MOSFET器件的线性区的输出特性曲线确定MOSFET模型1中的模型参数Kp、Vth，Kp为MOSFET模型1的本征导电因子，Vth为MOSFET模型1的阈值电压；
当超结MOSFET器件的栅压满足超结MOSFET器件工作在饱和区时，超结MOSFET器件的沟道电阻很大，超结MOSFET器件的漂移区电阻相对可忽略，此时MOSFET模型1占主导，并有如下电流电压模型公式
Figure DEST_PATH_IMAGE001
式中，Ids为MOSFET模型1的漏源电流，Kp为MOSFET模型1的本征导电因子，Vgs为MOSFET模型1的栅源电压，Vth为MOSFET模型1的阈值电压；
S3、根据超结MOSFET器件的准饱和区的输出特性曲线确定JFET模型2的模型参数β，β为JFET模型2的电流放大系数；
当超结MOSFET器件栅压大到超结MOSFET器件不会经历饱和区时，随着漏极电压增大，超结MOSFET器件会经历准饱和区，此时超结MOSFET器件的沟道电阻很小，超结MOSFET器件的漏极电压集中在漂移区。此时JFET模型2占主导，并有如下电流电压模型公式
Figure DEST_PATH_IMAGE002
式中，Ids为JFET模型2的漏源电流，β为JFET模型2的电流放大系数，Vds为JFET模型2的漏源电压，Vgs为JFET模型2的栅源电压，Vth为JFET模型2的阈值电压。
S4、根据超结MOSFET器件的源漏正偏的电流电压确定体二极管模型3的参数N、IS、IK以及体二极管模型3的寄生电阻；N为体二极管模型3的发射系数，I S为体二极管模型3的反向饱和电流，IK表征体二极管模型3在大注入条件下的电流衰退程度；寄生电容为R S。
对于体二极管模型3，有以下电流公式
Figure DEST_PATH_IMAGE003
式中，Id为有大注入条件下的体二极管3电流，Id1为没有大注入条件下的体二极管3电流，IK表征体二极管模型3在大注入条件下的电流衰退程度，IS为体二极管模型3反向饱和电流，Vd为体二极管模型3两端电压，N为体二极管模型3发射系数，VT为热电压，JS为体二极管模型3单位面积（底面方向）的反向饱和电流，JSW为体二极管模型3单位长度（周长方向）的反向饱和电流。Area与PJ分别为体二极管模型3的结面积与长度。
根据超结MOSFET器件的源漏正偏的电流电压曲线确定上述体二极管模型3中的模型参数N、IS、IK以及体二极管模型3的寄生电阻RS。具体提取方式将模型仿真曲线与实测曲线进行对比，不断调节上述体二极管模型3参数，使得模型仿真曲线与实测曲线能够完美拟合。
本示例的实施例中，利用SPICE仿真器进行超结MOSFET器件的仿真。
以华润某款超结产品为例，通过本实施例提供的仿真方法进行模型参数提取，参数如表1所示，
表1
Figure DEST_PATH_IMAGE004
将超结MOSFET器件的电路模型输出特性曲线与实测数据曲线对比，参考图5所示，此时电路模型仿真曲线与实测数据曲线的均方根误差为0.85%，最大误差为3.05%。
源漏正偏体二极管模型的电流电压仿真曲线与实测曲线对比，参考图6所示，此时模型仿真曲线与实测数据曲线的均方根误差为0.58%，最大误差为1.41%。可以看出，经过参数提取后超结MOSFET器件的电路模型仿真准确度很高，因此所建立的电路模型能够适用于超结MOSFET器件。
本示例的实施例中提供的超结MOSFET器件的仿真方法，从超结MOSFET器件的结构层面等效为相应模拟进行模拟仿真，能有效模拟超结MOSFET器件在各工作区域的特性，仿真准确性高，能很好拟合超结MOSFET的实测数据，且适用于所有超结MOSFET器件。
此外，参考图4所示，本示例的实施例还提供一种超结MOSFET器件的仿真模型结构，其包括MOSFET模型1、JFET模型2、体二极管模型3和第一电阻模型4；
MOSFET模型漏极12与JFET模型源极22连接；MOSFET模型源极11分别与JFET模型栅极21、体二级管模型正极连接；第一电阻模型4的一端与JFET模型漏极23连接，另一端与体二极管模型负极连接，第一电阻模型4为温控电阻模型；MOSFET模型栅极对应于超结MOSFET器件的栅极，MOSFET模型源极11对应于超结MOSFET器件的源极，体二极管负极对应于超结MOSFET器件的漏极。
本示例的实施例中，第一电阻模型4还可为串联的第一电阻模型Ⅰ41和第一电阻模型Ⅱ42，第一电阻模型Ⅰ41为压控电阻，第一电阻模型Ⅱ42为定值电阻；第一电阻模型Ⅰ41的第一端与JFET模型2的源极连接，第一电阻模型Ⅰ41的第二端与第一电阻模型Ⅱ42的第一端连接；第一电阻模型Ⅱ42的第二端与体二极管模型3的负极连接。
本示例的实施例提供的超结MOSFET器件的仿真模型结构，能有效模拟超结MOSFET器件在各工作区域的特性，仿真准确性高，能很好拟合超结MOSFET的实测数据，且适用于所有超结MOSFET器件。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种超结MOSFET器件的仿真方法，其特征在于，包括：
构建电路模型，电路模型包括MOSFET模型（1）、JFET模型（2）、体二极管模型（3）和第一电阻模型Ⅰ（41）、第一电阻模型Ⅱ（42）和第二电阻模型（5）；
根据超结MOSFET器件的源极、栅极、源区和阱区之间载流子的移动特性，将其等效为MOSFET模型（1）；根据超结MOSFET器件的JFET区、P柱和N柱之间载流子的移动特性，将其等效为JFET模型（2）、第一电阻模型Ⅰ（41）和第二电阻模型（5）；将超结MOSFET器件的衬底等效于第一电阻模型Ⅱ（42）；根据超结MOSFET器件的阱区、P柱和N柱之间载流子的移动特性，将其等效为体二极管模型（3）；
MOSFET模型漏极（12）与JFET模型源极（22）连接；MOSFET模型源极（11）分别与JFET模型栅极（21）、体二级管模型正极连接；第一电阻模型Ⅰ（41）的第一端与JFET模型漏极（23）连接，第一电阻模型Ⅰ（41）的第二端与第一电阻模型Ⅱ（42）的第一端连接；第一电阻模型Ⅱ（42）的第二端与体二极管模型负极连接；
MOSFET模型栅极引出电路模型栅极（61），MOSFET模型源极（11）引出电路模型源极（62），体二极管模型负极引出电路模型漏极（63）。
2.根据权利要求1所述超结MOSFET器件的仿真方法，其特征在于，第一电阻模型Ⅰ（41）为压控电阻模型；第一电阻模型Ⅱ（42）为定值电阻模型。
3.根据权利要求1所述超结MOSFET器件的仿真方法，其特征在于，将第一电阻模型Ⅰ（41）、第一电阻模型Ⅱ（42）等效为第一电阻模型（4），第一电阻模型（4）为温控电阻模型。
4.根据权利要求1所述超结MOSFET器件的仿真方法，其特征在于，根据超结MOSFET器件的线性区的输出特性曲线确定MOSFET模型（1）的本征导电因子和阈值电压。
5.根据权利要求1所述超结MOSFET器件的仿真方法，其特征在于，根据超结MOSFET器件的准饱和区的输出特性曲线确定JFET模型（2）的电流放大系数。
6.根据权利要求1所述超结MOSFET器件的仿真方法，其特征在于，根据超结MOSFET器件的源漏正偏的电流电压确定体二极管模型（3）的发射系数、反向饱和电流、在大注入条件下的电流衰退程度及体二极管模型（3）的寄生电阻。
7.根据权利要求1所述超结MOSFET器件的仿真方法，其特征在于，利用SPICE仿真器进行仿真。
CN202210485117.8A 2022-05-06 2022-05-06 一种超结mosfet器件的仿真方法 Active CN114580332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210485117.8A CN114580332B (zh) 2022-05-06 2022-05-06 一种超结mosfet器件的仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210485117.8A CN114580332B (zh) 2022-05-06 2022-05-06 一种超结mosfet器件的仿真方法

Publications (2)

Publication Number Publication Date
CN114580332A CN114580332A (zh) 2022-06-03
CN114580332B true CN114580332B (zh) 2022-08-12

Family

ID=81769126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210485117.8A Active CN114580332B (zh) 2022-05-06 2022-05-06 一种超结mosfet器件的仿真方法

Country Status (1)

Country Link
CN (1) CN114580332B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115310338B (zh) * 2022-10-12 2023-01-17 深圳市威兆半导体股份有限公司 一种igbt故障运行参数的动态模拟方法及***

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110092A (zh) * 2007-08-31 2008-01-23 上海集成电路研发中心有限公司 高压mos晶体管电路仿真宏模型
JP2009251862A (ja) * 2008-04-04 2009-10-29 Fuji Electric Device Technology Co Ltd Ｍｏｓトランジスタの模擬回路
CN106229343A (zh) * 2016-08-12 2016-12-14 上海鼎阳通半导体科技有限公司 超结器件
CN106709201A (zh) * 2017-01-06 2017-05-24 深圳市国微电子有限公司 一种用于ggnmos的电路级建模方法及模型电路
CN111164762A (zh) * 2017-09-15 2020-05-15 阿斯卡顿公司 肖特基二极管与mosfet的集成
CN213212164U (zh) * 2020-09-24 2021-05-14 芜湖启源微电子科技合伙企业(有限合伙) 一种集成栅保护结构的SiC MOSFET器件
CN112906334A (zh) * 2021-02-12 2021-06-04 上海韦尔半导体股份有限公司 一种基于物理结构的沟槽型mosfet电路模型及其建立方法
CN113327982A (zh) * 2021-05-20 2021-08-31 深圳市威兆半导体有限公司 超结mosfet器件及芯片
CN214848640U (zh) * 2021-05-20 2021-11-23 深圳市威兆半导体有限公司 超结mosfet器件
CN113991602A (zh) * 2021-10-19 2022-01-28 南京航空航天大学 一种固态直流断路器的软关断驱动电路及其参数设计方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095537B (zh) * 2014-05-08 2018-03-23 无锡华润上华科技有限公司 高压器件的仿真模型和高压器件仿真模型的建模方法
US20160112041A1 (en) * 2014-10-15 2016-04-21 Infineon Technologies Austria Ag Power transistor model
JP6995187B2 (ja) * 2017-11-01 2022-01-14 蘇州東微半導体股▲ふん▼有限公司 パワーｍｏｓｆｅｔデバイス

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110092A (zh) * 2007-08-31 2008-01-23 上海集成电路研发中心有限公司 高压mos晶体管电路仿真宏模型
JP2009251862A (ja) * 2008-04-04 2009-10-29 Fuji Electric Device Technology Co Ltd Ｍｏｓトランジスタの模擬回路
CN106229343A (zh) * 2016-08-12 2016-12-14 上海鼎阳通半导体科技有限公司 超结器件
CN106709201A (zh) * 2017-01-06 2017-05-24 深圳市国微电子有限公司 一种用于ggnmos的电路级建模方法及模型电路
CN111164762A (zh) * 2017-09-15 2020-05-15 阿斯卡顿公司 肖特基二极管与mosfet的集成
CN213212164U (zh) * 2020-09-24 2021-05-14 芜湖启源微电子科技合伙企业(有限合伙) 一种集成栅保护结构的SiC MOSFET器件
CN112906334A (zh) * 2021-02-12 2021-06-04 上海韦尔半导体股份有限公司 一种基于物理结构的沟槽型mosfet电路模型及其建立方法
CN113327982A (zh) * 2021-05-20 2021-08-31 深圳市威兆半导体有限公司 超结mosfet器件及芯片
CN214848640U (zh) * 2021-05-20 2021-11-23 深圳市威兆半导体有限公司 超结mosfet器件
CN113991602A (zh) * 2021-10-19 2022-01-28 南京航空航天大学 一种固态直流断路器的软关断驱动电路及其参数设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
采用经验方法的功率MOSFET的SPICEⅡ子电路模型;Gary M.Dolny等;《微电子学》;19880225(第01期);第53-58页 *

Also Published As

Publication number Publication date
CN114580332A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
WO2021017348A1 (zh) Igbt物理模型参数提取方法
CN114580332B (zh) 一种超结mosfet器件的仿真方法
Górecki et al. Modelling dynamic characteristics of the IGBT with thermal phenomena taken into account
Li et al. A simplified IGBT behavioral model with a tail current module for switching losses estimation
CN105528471A (zh) 功率晶体管模型
CN115392173A (zh) 超结mosfet器件漂移区线性可变电阻建模方法及模型
JP5069711B2 (ja) Ｍｏｓｆｅｔモデルのパラメータ抽出方法
Navarro et al. A sequential model parameter extraction technique for physics-based IGBT compact models
KR20160110116A (ko) 반도체 장치의 성능 분석을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
CN115422862A (zh) 超结mosfet器件漂移区抛物线可变电阻模型及建模方法
TWI702534B (zh) 功率金屬氧化物半導體電晶體的模擬方法
JP2009151546A (ja) 高耐圧ｍｏｓトランジスタの回路シミュレーション方法
US7409649B2 (en) System and method for automatically calculating parameters of an MOSFET
CN112906334A (zh) 一种基于物理结构的沟槽型mosfet电路模型及其建立方法
JP2008053617A (ja) 電流モデル作成方法および電子回路
CN113536723A (zh) 一种功率器件漏源寄生电容子电路模型及其建模方法
Górecki et al. Influence of MOSFET model form on characteristics of the boost converter
JP2009253218A (ja) 回路パラメータ抽出装置および回路パラメータ抽出方法
CN112287506B (zh) 功率金属氧化物半导体晶体管的模拟模型
d'Alessandro et al. SPICE simulation of electro-thermal effects in new-generation multicellular VDMOS transistors
Jiayi et al. An Optimized Scalable BSIM Macromodel for HV Double-Diffused Drain MOSFET ${I} $–${V} $ Characteristics
Borghese et al. An Electrothermal Compact Model for SiC MOSFETs Based on SPICE Primitives with Improved Description of the JFET Resistance
Jiang et al. A novel SPICE model of shorted-anode lateral insulated-gate bipolar transistor
CN111090938B (zh) 一种oled子电路模型
Wang et al. A simulation model for power VDMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Applicant after: Shenzhen Weizhao Semiconductor Co.,Ltd.

Address before: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Applicant before: VANGUARD SEMICONDUCTOR CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant