CN114556566B - 一种显示基板、显示面板及显示装置 - Google Patents

一种显示基板、显示面板及显示装置 Download PDF

Info

Publication number
CN114556566B
CN114556566B CN202080002038.6A CN202080002038A CN114556566B CN 114556566 B CN114556566 B CN 114556566B CN 202080002038 A CN202080002038 A CN 202080002038A CN 114556566 B CN114556566 B CN 114556566B
Authority
CN
China
Prior art keywords
substrate
layer
electrode
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002038.6A
Other languages
English (en)
Other versions
CN114556566A (zh
Inventor
黄耀
承天一
黄炜赟
龙跃
王本莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114556566A publication Critical patent/CN114556566A/zh
Application granted granted Critical
Publication of CN114556566B publication Critical patent/CN114556566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开实施例公开了一种显示基板、显示面板及显示装置，包括：顶栅型氧化物薄膜晶体管，顶栅型低温多晶硅薄膜晶体管，位于衬底基板上，顶栅型低温多晶硅薄膜晶体管在衬底基板上的正投影与顶栅型氧化物薄膜晶体管在衬底基板上的正投影不交叠，顶栅型低温多晶硅薄膜晶体管包括位于衬底基板上层叠设置的第一有源层和第一栅极；第一栅绝缘层，位于第一有源层和第一栅极之间；第二栅绝缘层，位于第一栅绝缘层和第一栅极之间；第二栅极，位于第一栅绝缘层和第二栅绝缘层之间，第二栅极在衬底基板上的正投影与顶栅型低温多晶硅薄膜晶体管在衬底基板上的正投影不交叠，且第二栅极在衬底基板上的正投影覆盖顶栅型氧化物薄膜晶体管在衬底基板上的正投影。

Description

一种显示基板、显示面板及显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种显示基板、显示面板及显示装置。
背景技术
低温多晶氧化物(英文：Low temperature polycrystalline oxide；简称：LTPO)基板是一种新型的显示基板，其具有低温多晶硅(英文：Low Temperature Poly-silicon；简称：LTPS)基板和氧化物(英文：Oxide)基板的优点，是未来显示基板的主要发展方向。其中，LTPS基板指的是显示单元中的薄膜晶体管(英文：Thin Film Transistor；简称：TFT)为LTPS TFT的显示基板，氧化物基板指的是显示单元中的TFT为氧化物TFT的显示基板，LTPO基板指的每个显示单元中包括LTPS TFT和氧化物TFT的显示基板，显示单元也称为子像素。
发明内容
本公开实施例提供的一种显示基板，包括：
衬底基板；
顶栅型氧化物薄膜晶体管，位于所述衬底基板上；
顶栅型低温多晶硅薄膜晶体管，位于所述衬底基板上，所述顶栅型低温多晶硅薄膜晶体管包括位于所述衬底基板上层叠设置的第一有源层和第一栅极；
第一栅绝缘层，位于所述第一有源层和所述第一栅极之间；
第二栅绝缘层，位于所述第一栅绝缘层和所述第一栅极之间；
第二栅极，位于所述第一栅绝缘层和所述第二栅绝缘层之间，所述第二栅极在所述衬底基板上的正投影与所述顶栅型低温多晶硅薄膜晶体管在所述衬底基板上的正投影不交叠，且所述第二栅极在所述衬底基板上的正投影覆盖所述顶栅型氧化物薄膜晶体管在所述衬底基板上的正投影。
可选地，在本公开实施例提供的上述显示基板中，所述第一栅绝缘层的材料为氧化硅，所述第二栅绝缘层的材料为氧化硅或氮化硅。
可选地，在本公开实施例提供的上述显示基板中，所述顶栅型氧化物薄膜晶体管包括：位于所述衬底基板上层叠设置的第二有源层和第三栅极，以及位于所述第三栅极背离所述衬底基板一侧的第一源极和第一漏极，所述第一源极和所述第一漏极分别与所述第二有源层电连接；所述第二栅极在所述衬底基板上的正投影覆盖所述第二有源层在所述衬底基板上的正投影；
所述顶栅型低温多晶硅薄膜晶体管还包括位于所述第一栅极背离所述衬底基板一侧的第二源极和第二漏极，所述第二源极和所述第二漏极分别与所述第一有源层电连接；
所述第一源极和所述第一漏极与所述第二源极和所述第二漏极位于同一层。
可选地，在本公开实施例提供的上述显示基板中，还包括：位于所述第一栅极和所述第二有源层之间的第一缓冲层，以及位于所述第一缓冲层和所述第二有源层之间的第二缓冲层；所述第一缓冲层的材料为氮化硅，所述第二缓冲层的材料为氧化硅。
可选地，在本公开实施例提供的上述显示基板中，还包括位于所述第二有源层和所述第三栅极之间的第三栅绝缘层，所述第三栅绝缘层的材料为氧化硅。
可选地，在本公开实施例提供的上述显示基板中，还包括：位于所述第三栅极和所述第一源极之间的层间绝缘层，位于所述第一源极背离所述衬底基板一侧的第一平坦层，位于所述第一平坦层背离所述衬底基板一侧的第二源漏金属层，位于所述第二源漏金属层背离所述衬底基板一侧的第二平坦层，以及位于所述第二平坦层背离所述衬底基板一侧的阳极；
所述第二源漏金属层通过贯穿所述第一平坦层的过孔与所述第二漏极电连接，所述阳极通过贯穿所述第二平坦层的过孔与所述第二源漏金属层电连接。
可选地，在本公开实施例提供的上述显示基板中，还包括：位于所述阳极背离所述衬底基板一侧的像素定义层，以及位于所述像素定义层上的隔垫物层。
可选地，在本公开实施例提供的上述显示基板中，还包括：位于所述衬底基板和所述第一有源层之间的阻挡层，以及位于所述阻挡层和所述第一有源层之间的第三缓冲层。
相应地，本公开实施例还提供了一种显示面板，包括本公开实施例提供的上述显示基板。
相应地，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。
附图说明
图1为本公开实施例提供的一种显示基板的局部截面结构示意图；
图2为本公开实施例提供的又一种显示基板的局部截面结构示意图；
图3为本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
显示基板是显示装置的主要部件，其包括衬底基板以及设置在衬底基板上的显示单元，显示单元包括薄膜晶体管(Thin Film Transistor，TFT)。LTPS基板指的是显示单元中的TFT为LTPS TFT的显示基板，氧化物基板指的是显示单元中的TFT为氧化物TFT的显示基板。多晶硅有源层的迁移率较大，使得LTPS TFT的漏电流(Ioff)较大，LTPS基板在低频驱动下的功耗较大，难以很好的保持静态黑画面，画面品质较差；并且，为了更好的展开灰阶，在LTPS基板中，需要将驱动薄膜晶体管(Driver Thin Film Transistor，DTFT)的沟道制作的很长，这样就难以实现LTPS基板的高分辨率，分辨率指的是每英寸所设置的像素数目(Pixel Per Inch，PPI)；此外，多晶硅有源层的迟滞(Hysteresis)较大，因此LTPS基板容易出现画面残像的问题。氧化物有源层的迁移率较小，使得氧化物TFT的漏电流较小，氧化物基板在低频驱动下的功耗较小，能够很好的保持静态黑画面，提升画面品质；并且，在氧化物基板中，无需将DTFT的沟道制作的很长，就能更好的展开灰阶，实现高PPI；此外，氧化物有源层的迟滞较小，氧化物基板不容易出现画面残像问题；进一步地，氧化物TFT的均一性比LTPS TFT的均一性好。
根据以上描述可知，氧化物工艺能够很好的弥补LTPS工艺的一些不足。但是，LTPS工艺和氧化物工艺各有利弊，因此，将LTPS工艺和氧化物工艺结合是一种非常有竞争力的工艺方案，将LTPS工艺和氧化物工艺结合的工艺为LTPO工艺，LTPO工艺未来很有可能应用在高端产品的开发中。
基于LTPO工艺的显示基板为LTPO基板，在LTPO基板中，每个显示单元包括LTPSTFT和氧化物TFT。
本公开实施例提供的一种显示基板，如图1和图2所示，包括：
衬底基板1；
顶栅型氧化物薄膜晶体管2，位于衬底基板1上；
顶栅型低温多晶硅薄膜晶体管3，位于衬底基板1上，顶栅型低温多晶硅薄膜晶体管3包括位于衬底基板1上层叠设置的第一有源层31和第一栅极32；本公开实施例以顶栅型低温多晶硅薄膜晶体管3在衬底基板1上的正投影与顶栅型氧化物薄膜晶体管2在衬底基板1上的正投影不交叠为例进行示意说明；
第一栅绝缘层4，位于第一有源层31和第一栅极32之间；
第二栅绝缘层5，位于第一栅绝缘层4和第一栅极32之间；
第二栅极6，位于第一栅绝缘层4和第二栅绝缘层5之间，第二栅极6在衬底基板1上的正投影与顶栅型低温多晶硅薄膜晶体管3在衬底基板1上的正投影不交叠，且第二栅极6在衬底基板1上的正投影覆盖顶栅型氧化物薄膜晶体管2在衬底基板1上的正投影。
本公开实施例提供的上述显示基板，通过在顶栅型低温多晶硅薄膜晶体管3的第一有源层31和第一栅极32之间设置第一栅绝缘层4和第二栅绝缘层5两层栅绝缘层，且将覆盖顶栅型氧化物薄膜晶体管2的第二栅极6设置在第一栅绝缘层4和第二栅绝缘层5之间，这样在不增加显示模组整体厚度的基础上，可以增大顶栅型低温多晶硅薄膜晶体管3的栅绝缘层的厚度，从而可以降低顶栅型低温多晶硅薄膜晶体管3的漏电流，增加其特性均一性，提高显示画面品质；另外，增大顶栅型低温多晶硅薄膜晶体管3的栅绝缘层的厚度，可以降低顶栅型低温多晶硅薄膜晶体管3的极间电容，从而可以降低栅极负载，减小栅线上的RCdelay，进而提高栅线的充电时长。
需要说明的是，上述所说的第二栅极6在衬底基板1上的正投影覆盖顶栅型氧化物薄膜晶体管2在衬底基板1上的正投影，是指第二栅极6在衬底基板1上的正投影能够至少完全遮挡顶栅型氧化物薄膜晶体管2在衬底基板1上的正投影，即第二栅极6在衬底基板1上的正投影面积大于等于顶栅型氧化物薄膜晶体管2在衬底基板1上的正投影面积。
在具体实施时，栅绝缘层的材料一般包括氧化硅或氮化硅，氧化硅的缺陷少，可以提高载流子的迁移率，而氮化硅的绝缘性能较好，因此，在本公开实施例提供的上述显示基板中，靠近第一有源层的第一栅绝缘层的材料可以为氧化硅，这样可以提高顶栅型低温多晶硅薄膜晶体管的载流子迁移率，第二栅绝缘层的材料可以为氧化硅或氮化硅。具体地，如图1所示，第一栅绝缘层4的材料为氧化硅，第二栅绝缘层5的材料为氮化硅；如图2所示，第一栅绝缘层4的材料为氧化硅，第二栅绝缘层5的材料也为氧化硅。
在具体实施时，在本公开实施例提供的上述显示基板中，如图1和图2所示，顶栅型氧化物薄膜晶体管2包括：位于衬底基板1上层叠设置的第二有源层21和第三栅极22，以及位于第三栅极22背离衬底基板1一侧的第一源极23和第一漏极24，第一源极23和第一漏极24分别与第二有源层21电连接；由于顶栅型氧化物薄膜晶体管2的第二有源层21为氧化物材料，受到外界环境光的影响会破坏其性能，本公开将第二栅极6在衬底基板1上的正投影设置成覆盖第二有源层21在衬底基板1上的正投影，因此本公开实施例提供的第二栅极6可以起到保护顶栅型氧化物薄膜晶体管2的第二有源层21不受外界环境光的影响，从而提高顶栅型氧化物薄膜晶体管2的性能；
顶栅型低温多晶硅薄膜晶体管3还包括位于第一栅极32背离衬底基板1一侧的第二源极33和第二漏极34，第二源极33和第二漏极34分别与第一有源层31电连接；具体地，第一有源层31中与第二源极33和第二漏极34电连接的部分均为导体化区域，可以采用离子掺杂形成导体化区；
第一源极23和第一漏极24与第二源极33和第二漏极34位于同一层。这样，只需要在形成第一源极23和第一漏极24时改变原有的构图图形，即可通过一次构图工艺形成第二源极33和第二漏极34与第一源极23和第一漏极24的图形，不用增加单独制备第二源极33和第二漏极34的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
在具体实施时，如图1和图2所示，第三栅极22是顶栅型氧化物薄膜晶体管2的一个栅极，第二栅极6也可以作为顶栅型氧化物薄膜晶体管2的另一个栅极，这样顶栅型氧化物薄膜晶体管2为具有双栅结构的薄膜晶体管，双栅结构可以降低漏薄膜晶体管的电流，提高其所在电路结构的稳定性。
需要说明的是，上述所说的第二栅极6在衬底基板1上的正投影覆盖第二有源层21在衬底基板1上的正投影，是指第二栅极6在衬底基板1上的正投影能够至少完全遮挡第二有源层21在衬底基板1上的正投影，即第二栅极6在衬底基板1上的正投影面积大于等于第二有源层21在衬底基板1上的正投影面积。
在具体实施时，在本公开实施例提供的上述显示基板中，如图1和图2所示，还包括：位于第一栅极32和第二有源层21之间的第一缓冲层7，以及位于第一缓冲层7和第二有源层21之间的第二缓冲层8；第一缓冲层7的材料可以为氮化硅，第二缓冲层8的材料可以为氧化硅。具体地，第一缓冲层7和第二缓冲层8可以起到平坦以及提高后续膜层与衬底基板1之间附着力的作用。
在具体实施时，在本公开实施例提供的上述显示基板中，如图1和图2所示，还包括位于第二有源层21和第三栅极22之间的第三栅绝缘层9，第三栅绝缘层9的材料可以为氧化硅。
在具体实施时，在本公开实施例提供的上述显示基板中，如图1和图2所示，还包括：位于第三栅极22和第一源极23之间的层间绝缘层10，位于第一源极23背离衬底基板1一侧的第一平坦层11，位于第一平坦层11背离衬底基板1一侧的第二源漏金属层12，位于第二源漏金属层12背离衬底基板1一侧的第二平坦层13，以及位于第二平坦层13背离衬底基板1一侧的阳极14；
第二源漏金属层12通过贯穿第一平坦层11的过孔与第二漏极34电连接，阳极14通过贯穿第二平坦层13的过孔与第二源漏金属层12电连接。
在具体实施时，在本公开实施例提供的上述显示基板中，如图1和图2所示，还包括：位于阳极14背离衬底基板1一侧的像素定义层15，以及位于像素定义层15上的隔垫物层16。具体地，像素定义层15具有多个像素开口，各像素开口裸露出部分阳极14，后续再制作位于阳极14背离衬底基板1一侧的发光层以及阴极，以及后续的封装层等其它功能性膜层，在此不做详述。隔垫物层16在后续显示基板与玻璃盖板对盒时起到支撑的作用。
具体地，通过薄膜晶体管向阳极输入阳极电压，阴极输入阴极电压，即在外界电压的驱动下，由阴极注入的电子和阳极注入的空穴在发光层中复合形成处于束缚能级的电子空穴对即激子，激子辐射退激发出光子，产生可见光。
在具体实施时，在本公开实施例提供的上述显示基板中，如图1和图2所示，还包括：位于衬底基板1和第一有源层31之间的阻挡层17，以及位于阻挡层17和第一有源层31之间的第三缓冲层18。具体地，阻挡层17是为了阻隔外界水汽，第三缓冲层18是为了提高后续制作的膜层与衬底基板1之间的附着力。阻挡层17的材料可以为氧化硅、氮化硅其中之一或组合，第三缓冲层18的材料可以为氧化硅。
当然，本公开实施例提供的显示装置还可以包括本领域技术人员熟知的其他功能性膜层，在此不做详述。
基于同一发明构思，本公开实施例还提供了一种显示面板，包括本公开实施例提供的上述显示基板。
具体地，本公开实施例提供的显示面板为有机发光显示面板。
基于同一发明构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示基板相似，因此该显示装置的实施可以参见前述显示基板的实施，重复之处在此不再赘述。
在具体实施时，本公开实施例提供的上述显示装置可以为有机发光显示装置。
在具体实施时，本公开实施例提供的上述显示装置可以为全面屏显示装置，或者也可以为柔性显示装置等，在此不作限定。
在具体实施时，本公开实施例提供的上述显示装置可以为如图3所示的全面屏的手机。当然，本公开实施例提供的上述显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
本公开实施例提供的上述显示基板、显示面板及显示装置，通过在顶栅型低温多晶硅薄膜晶体管的第一有源层和第一栅极之间设置第一栅绝缘层和第二栅绝缘层两层栅绝缘层，且将覆盖顶栅型氧化物薄膜晶体管的第二栅极设置在第一栅绝缘层和第二栅绝缘层之间，这样在不增加显示模组整体厚度的基础上，可以增大顶栅型低温多晶硅薄膜晶体管的栅绝缘层的厚度，从而可以降低顶栅型低温多晶硅薄膜晶体管的漏电流，增加其特性均一性，提高显示画面品质；另外，增大顶栅型低温多晶硅薄膜晶体管的栅绝缘层的厚度，可以降低顶栅型低温多晶硅薄膜晶体管的极间电容，从而可以降低栅极负载，减小栅线上的RC delay，进而提高栅线的充电时长。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (10)

1.一种显示基板，其中，包括：
衬底基板；
顶栅型氧化物薄膜晶体管，位于所述衬底基板上；
顶栅型低温多晶硅薄膜晶体管，位于所述衬底基板上，所述顶栅型低温多晶硅薄膜晶体管包括位于所述衬底基板上层叠设置的第一有源层和第一栅极；
第一栅绝缘层，位于所述第一有源层和所述第一栅极之间；
第二栅绝缘层，位于所述第一栅绝缘层和所述第一栅极之间；
第二栅极，位于所述第一栅绝缘层和所述第二栅绝缘层之间，所述第二栅极在所述衬底基板上的正投影与所述顶栅型低温多晶硅薄膜晶体管在所述衬底基板上的正投影不交叠，且所述第二栅极在所述衬底基板上的正投影覆盖所述顶栅型氧化物薄膜晶体管在所述衬底基板上的正投影；
所述顶栅型氧化物薄膜晶体管包括：位于所述衬底基板上层叠设置的第二有源层和第三栅极，位于所述第三栅极背离所述衬底基板一侧的第一源极和第一漏极，所述第一源极和所述第一漏极分别与所述第二有源层电连接；所述第二栅极作为所述顶栅型氧化物薄膜晶体管的另一个栅极，与所述第三栅极形成双栅结构。
2.如权利要求1所述的显示基板，其中，所述第一栅绝缘层的材料为氧化硅，所述第二栅绝缘层的材料为氧化硅或氮化硅。
3.如权利要求1所述的显示基板，其中，所述第二栅极在所述衬底基板上的正投影覆盖所述第二有源层在所述衬底基板上的正投影；
所述顶栅型低温多晶硅薄膜晶体管还包括位于所述第一栅极背离所述衬底基板一侧的第二源极和第二漏极，所述第二源极和所述第二漏极分别与所述第一有源层电连接；
所述第一源极和所述第一漏极与所述第二源极和所述第二漏极位于同一层。
4.如权利要求1所述的显示基板，其中，还包括：位于所述第一栅极和所述第二有源层之间的第一缓冲层，以及位于所述第一缓冲层和所述第二有源层之间的第二缓冲层；所述第一缓冲层的材料为氮化硅，所述第二缓冲层的材料为氧化硅。
5.如权利要求1所述的显示基板，其中，还包括位于所述第二有源层和所述第三栅极之间的第三栅绝缘层，所述第三栅绝缘层的材料为氧化硅。
6.如权利要求3所述的显示基板，其中，还包括：位于所述第三栅极和所述第一源极之间的层间绝缘层，位于所述第一源极背离所述衬底基板一侧的第一平坦层，位于所述第一平坦层背离所述衬底基板一侧的第二源漏金属层，位于所述第二源漏金属层背离所述衬底基板一侧的第二平坦层，以及位于所述第二平坦层背离所述衬底基板一侧的阳极；
所述第二源漏金属层通过贯穿所述第一平坦层的过孔与所述第二漏极电连接，所述阳极通过贯穿所述第二平坦层的过孔与所述第二源漏金属层电连接。
7.如权利要求6所述的显示基板，其中，还包括：位于所述阳极背离所述衬底基板一侧的像素定义层，以及位于所述像素定义层上的隔垫物层。
8.如权利要求1-7任一项所述的显示基板，其中，还包括：位于所述衬底基板和所述第一有源层之间的阻挡层，以及位于所述阻挡层和所述第一有源层之间的第三缓冲层。
9.一种显示面板，其中，包括如权利要求1-8任一项所述的显示基板。
10.一种显示装置，其中，包括如权利要求9所述的显示面板。
CN202080002038.6A 2020-09-18 2020-09-18 一种显示基板、显示面板及显示装置 Active CN114556566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/116152 WO2022056825A1 (zh) 2020-09-18 2020-09-18 一种显示基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114556566A CN114556566A (zh) 2022-05-27
CN114556566B true CN114556566B (zh) 2023-12-12

Family

ID=80775840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002038.6A Active CN114556566B (zh) 2020-09-18 2020-09-18 一种显示基板、显示面板及显示装置

Country Status (3)

Country Link
US (1) US20220336676A1 (zh)
CN (1) CN114556566B (zh)
WO (1) WO2022056825A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253307A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体素子及びその製造方法並びに液晶表示装置
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN204011436U (zh) * 2014-08-28 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置
CN108364956A (zh) * 2018-01-19 2018-08-03 昆山国显光电有限公司 一种显示基板及其制造方法、显示器件
CN110600501A (zh) * 2018-06-12 2019-12-20 三星显示有限公司 有机发光二极管显示装置及形成显示装置半导体层的方法
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
CN111587453A (zh) * 2018-01-15 2020-08-25 株式会社日本显示器 显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102516054B1 (ko) * 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP2018170152A (ja) * 2017-03-29 2018-11-01 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｏｌｅｄ表示装置の製造方法、マスク及びマスクの設計方法
KR102569915B1 (ko) * 2017-10-11 2023-08-22 엘지디스플레이 주식회사 표시 장치
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253307A (ja) * 2005-03-09 2006-09-21 Sharp Corp 半導体素子及びその製造方法並びに液晶表示装置
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN204011436U (zh) * 2014-08-28 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置
CN111587453A (zh) * 2018-01-15 2020-08-25 株式会社日本显示器 显示装置
CN108364956A (zh) * 2018-01-19 2018-08-03 昆山国显光电有限公司 一种显示基板及其制造方法、显示器件
CN110600501A (zh) * 2018-06-12 2019-12-20 三星显示有限公司 有机发光二极管显示装置及形成显示装置半导体层的方法
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置

Also Published As

Publication number Publication date
WO2022056825A1 (zh) 2022-03-24
CN114556566A (zh) 2022-05-27
US20220336676A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
US10784327B2 (en) Display device
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
US10325938B2 (en) TFT array substrate, method for manufacturing the same, and display device
KR101672091B1 (ko) 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
WO2020143433A1 (zh) 阵列基板、其制备方法及相关装置
CN102983155B (zh) 柔性显示装置及其制作方法
US10622483B2 (en) Thin film transistor, array substrate and display device
US11620953B2 (en) Display substrate and display device
US20080218061A1 (en) Pixel structure of organic electroluminescent display panel and method of making the same
JP2000231346A (ja) エレクトロルミネッセンス表示装置
US11133366B2 (en) Array substrate and method of manufacturing the same, and display device
US11605738B2 (en) Thin film transistor, method for fabricating the same, method for controlling the same, display panel and display device
WO2018086210A1 (zh) Tft基板及其制作方法
US20170243896A1 (en) Array substrate and liquid crystal display device
US20220336555A1 (en) Display substrate, display panel and display device
CN114256314A (zh) 显示基板及其制备方法、显示装置
CN114556566B (zh) 一种显示基板、显示面板及显示装置
JP7289793B2 (ja) 表示装置およびその補正方法
KR20210086247A (ko) 표시 장치
US11844250B2 (en) Display panel including grooved inorganic layer in bending area and display device including display panel
US20240172490A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN114784015A (zh) 一种显示基板、其制作方法、驱动方法及显示装置
CN110854172B (zh) 半导体器件、像素电路、显示面板及显示装置
CN108257975B (zh) 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant