CN114552987A - 一种自适应斜坡补偿的boost电路 - Google Patents

一种自适应斜坡补偿的boost电路 Download PDF

Info

Publication number
CN114552987A
CN114552987A CN202210166171.6A CN202210166171A CN114552987A CN 114552987 A CN114552987 A CN 114552987A CN 202210166171 A CN202210166171 A CN 202210166171A CN 114552987 A CN114552987 A CN 114552987A
Authority
CN
China
Prior art keywords
voltage
differential
circuit
output
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210166171.6A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Canrui Technology Co ltd
Original Assignee
Shanghai Canrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Canrui Technology Co ltd filed Critical Shanghai Canrui Technology Co ltd
Priority to CN202210166171.6A priority Critical patent/CN114552987A/zh
Publication of CN114552987A publication Critical patent/CN114552987A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种自适应斜坡补偿的BOOST电路，包括基础BOOST电路和自适应斜坡补偿电路，所述基础BOOST电路设置为接收输入电压Vin并提供输出电压Vout，所述自适应斜坡补偿电路包括差分电路和斜坡生成电路，所述差分电路设置为产生电流大小与输出电压Vout和输入电压Vin的差值成比例的差分电流，所述斜坡生成电路设置为产生斜率与输出电压Vout和输入电压Vin的差值成比例的锯齿波电压。本发明的自适应斜坡补偿的BOOST电路，利用差分电路和斜坡生成电路产生一个与输入输出电压有关同时随占空比变化的补偿斜坡电压信号，结构简单，易于实现，在较宽的输出电压范围内补偿性能良好。

Description

一种自适应斜坡补偿的BOOST电路
技术领域
本发明涉及集成电路技术领域，更具体地涉及一种自适应斜坡补偿的BOOST电路。
背景技术
随着电子产业井喷式的发展，电源管理芯片作为一种极其重要的稳压模块被广泛应用在便携式设备中，这要求芯片在宽输入和宽输出电压变化范围下能够保证稳定且高效的工作状态。相较于其他种类的电源管理芯片，DC-DC转换器在转换效率方面具有很大优势，尤其是峰值电流控制模式的BOOST电路，由于其瞬态响应快、增益带宽大、EMI特性优良等优点而被广泛采用。
但是峰值电流控制模式在占空比大于50％时会出现次谐波振荡，如图1A和1B所示，ΔI0为电感电流的初始扰动，ΔI1为经过一个周期后的扰动，其大小可以表示为：
Figure BDA0003516015480000011
其中Sn和Sf为BOOST电路中电感电流上升和下降的斜率，大小可以表示为：
Figure BDA0003516015480000012
和
Figure BDA0003516015480000013
于是ΔI1表达式可以变为：
Figure BDA0003516015480000014
则ΔI0经过n个周期后的扰动ΔIn可以表示为：
Figure BDA0003516015480000015
由上式可知，当D>50％时式子不收敛，出现次谐波振荡现象。为了抑制此现象需要利用斜坡补偿电路引入一个斜率为Se的补偿斜坡，则ΔIn的表达式可以变成：
Figure BDA0003516015480000021
只要保证Se的值使
Figure BDA0003516015480000022
即可使上式收敛，从而可以实现在占空比D>50％时不再出现次谐波振荡现象。
传统的斜坡补偿可以分为一次斜坡补偿和分段斜坡补偿，如图2所示，在一个时钟周期内构建一个固定斜率的斜坡信号，可以有效的抑制次谐波振荡现象，但在不同的占空比下，所需要的斜坡斜率往往不是固定值，确定斜坡斜率时一般采用最大占空比时所需要的斜率，相对的在占空比较小时会出现过补偿情况，使增益带宽减小，大大降低瞬态响应能力。而分段斜坡补偿是同时构建几个固定斜率斜坡信号，分别应用在不同占空比的情况下，这种方式并不是解决全占空比范围内补偿的最优解，同时由于多个充放电电容的引入会大幅度降低硅利用率。
发明内容
本发明的目的在于提供一种自适应斜坡补偿的BOOST电路，根据输入输出电压的变化动态调制补偿斜坡的斜率，从而避免过补偿或者欠补偿，有效抑制次谐波振荡，同时提高瞬态响应能力。
本发明提供一种自适应斜坡补偿的BOOST电路，包括：基础BOOST电路和自适应斜坡补偿电路，所述基础BOOST电路设置为接收输入电压Vin并提供输出电压Vout，所述自适应斜坡补偿电路包括差分电路和斜坡生成电路，所述差分电路设置为产生电流大小与输出电压Vout和输入电压Vin的差值成比例的差分电流，所述斜坡生成电路设置为产生斜率与输出电压Vout和输入电压Vin的差值成比例的锯齿波电压。
进一步地，所述基础BOOST电路包括功率开关管M1、同步整流管M2、储能电感Lsw、第一反馈电阻Rfb1、第二反馈电阻Rfb2、电感电流采样电路Vsense、误差放大器EA、脉冲宽度调制比较器PWM、逻辑电路、第一驱动缓冲器、第二驱动缓冲器、负载电阻RL，输出电容CO、第一电压源以及第二电压源，功率开关管M1的漏极和同步整流管M2的漏极相连且功率开关管M1和同步整流管M2的连接点设置为接收感生电压Vsw，储能电感Lsw的一端连接第一电压源以接收输入电压Vin，储能电感Lsw的另一端提供所述感生电压Vsw；功率开关管M1的源极连接参考地电压GND，同步整流管M2的源极连接输出电容CO的一端、负载电阻RL的一端和电压输出端，输出电容CO的另一端连接参考地电压GND，负载电阻RL的另一端连接参考地电压GND；第一反馈电阻Rfb1和第二反馈电阻Rfb2相连且连接点设置为提供反馈电压Vfb，第一反馈电阻Rfb1的另一端连接电压输出端以接收电压输出端所提供的输出电压Vout，第二反馈电阻Rfb2的另一端连接参考地电压GND；误差放大器EA的正向输入端连接第二电压源以接收基准电压Vref，负向输入端接收反馈电压Vfb；脉冲宽度调制比较器PWM的负向输入端连接误差放大器EA的输出端，输出端连接逻辑电路的输入端；逻辑电路的两个输出端分别连接第一驱动缓冲器和第二驱动缓冲器的输入端，第一驱动缓冲器和第二驱动缓冲器的输出端分别连接同步整流管M2和功率开关管M1的控制端；电感电流采样电路Vsense的输入端与储能电感Lsw的提供所述感生电压Vsw的一端连接，以接收流入的电感电流采样信号Isense，其输出端提供的输出信号与自适应斜坡补偿电路的输出电压相叠加后由脉冲宽度调制比较器PWM的正向输入端接收；所述自适应斜坡补偿电路的输出电压为所述锯齿波电压Vslope。
进一步地，所述差分电路包括第一、第二、第三和第四差分PMOS管MP1、MP2、MP3、MP4、第一、第二、第三和第四差分NMOS管MN1、MN2、MN3、MN4、第一电流源、第二电流源、第三电流源、第四电流源以及第一电阻R1；第一电流源的一端接收输入电压Vin，另一端连接第一差分PMOS管MP1、第二差分PMOS管MP2的栅极和第一差分NMOS管MN1的漏极；第二电流源I2的一端连接输入电压Vin，另一端连接第三差分PMOS管MP3、第四差分PMOS管MP4的栅极和第二差分NMOS管MN2的漏极，第一差分NMOS管MN1的栅极连接与输出电压Vout成比例的电压，第一差分NMOS管MN1的源极连接第三电流源的一端，第三电流源的另一端连接参考地电压GND；第二差分NMOS管MN2的栅极连接与输入电压Vin成比例的电压，第二差分NMOS管MN2的源极连接第四电流源的一端，第四电流源的另一端连接参考地电压GND；第一电阻R1的一端连接第三电流源的一端、第二差分PMOS管MP2的漏极和第一差分NMOS管MN1的源极，第一电阻R1的另一端连接第四电流源的一端、第三差分PMOS管MP3的漏极和第二差分NMOS管MN2的源极；第一差分PMOS管MP1、第二差分PMOS管MP2、第三差分PMOS管MP3和第四差分PMOS管MP4的源极接收输入电压Vin，第一差分PMOS管MP1的漏极连接第三差分NMOS管MN3的漏极和栅极，第三差分NMOS管MN3的源极连接参考地电压GND；第四差分PMOS管MP4的漏极连接第四差分NMOS管MN4的漏极，第四差分NMOS管MN4的源极连接参考地电压GND。
进一步地，与第一差分NMOS管MN1的栅极连接的电压为Vout/4。
进一步地，与第二差分NMOS管MN2的栅极连接的电压为Vin/4。
进一步地，所述第一电流源提供的第一固定电流I1等于所述第二电流源提供的第二固定电流I2，所述第三电流源提供的第三固定电流I3等于所述第四电流源提供的第四固定电流I4。
进一步地，所述斜坡生成电路包括第一、第二斜坡PMOS管MP5、MP6、斜坡NMOS管MN5和第一电容C1，第一斜坡PMOS管MP5和第二斜坡PMOS管MP6的源极接收输入电压Vin，第一斜坡PMOS管MP5的漏极与栅极连接并且连接第二斜坡PMOS管MP6的栅极、第四差分PMOS管MP4和第四差分NMOS管MN4的漏极，第二斜坡PMOS管MP6的漏极连接第一电容C1的一端和斜坡NMOS管MN5的漏极，并且设置为输出自适应斜坡补偿电路的输出电压，斜坡NMOS管MN5的栅极连接基础BOOST电路的时钟信号CLK，第一电容C1的另一端和斜坡NMOS管MN5的源极连接参考地电压GND。
进一步地，第三差分PMOS管MP3和第四差分PMOS管MP4、第二差分PMOS管MP2和第一差分PMOS管MP1以及第三差分NMOS管MN3和第四差分NMOS管MN4分别构成比例为1:1的电流镜。
进一步地，第一斜坡PMOS管MP5和第二斜坡PMOS管MP6构成比例为1:1的电流镜。
进一步地，所述第一电容C1、第一电阻R1和储能电感Lsw满足关系式：2R1C1＝Lsw。
本发明的自适应斜坡补偿的BOOST电路，利用差分电路和斜坡生成电路产生一个与输入输出电压有关同时随占空比变化的补偿斜坡电压信号，结构简单，易于实现，在较宽的输出电压范围内补偿性能良好。由于差分电路的特殊结构，差分电流可以很小，在降低功耗的同时，电容面积也可以相应减小，大大提高硅利用率。自适应斜坡补偿功能可以在不同占空比条件下为BOOST电路提供斜坡补偿的最优解，避免过补偿或者欠补偿，有效抑制次谐波振荡，同时提高瞬态响应能力。
附图说明
图1A和1B分别为现有的峰值电流模式的BOOST电路在占空比小于50％和大于50％时***受电感电流扰动的影响图；
图2为在现有的峰值电流模式的BOOST电路中引入一次斜坡补偿后***受电感电流扰动的影响图；
图3为根据本发明实施例的自适应斜坡补偿的BOOST电路架构框图；
图4为根据本发明实施例的自适应斜坡补偿电路的架构框图；
图5A为根据本发明实施例的输入电压固定输出电压变化时的斜坡电压波形图；
图5B为根据本发明实施例的输出电压固定输入电压变化时的斜坡电压波形图。
具体实施方式
下面结合附图，给出本发明的较佳实施例，并予以详细描述。
如图3所示，本发明实施例提供一种自适应斜坡补偿的BOOST电路，包括相互电连接的基础BOOST电路和自适应斜坡补偿电路102。基础BOOST电路包括功率开关管M1、同步整流管M2、储能电感Lsw、第一反馈电阻Rfb1、第二反馈电阻Rfb2、电感电流采样电路Vsense、误差放大器EA、脉冲宽度调制比较器PWM、逻辑电路101、第一驱动缓冲器103、第二驱动缓冲器104、负载电阻RL，输出电容CO、第一电压源以及第二电压源，其中第一电压源用于提供输入电压Vin，第二电压源用于提供基准电压Vref。
功率开关管M1的漏极和同步整流管M2的漏极连接，功率开关管M1和同步整流管M2的连接点设置为接收感生电压Vsw，储能电感Lsw的一端连接第一电压源以接收输入电压Vin，储能电感Lsw的另一端提供所述感生电压Vsw；功率开关管M1的源极接参考地电压GND，同步整流管M2的源极同时连接输出电容CO的一端、负载电阻RL的一端和电压输出端，以向电压输出端提供输出电压Vout，输出电容CO的另一端连接参考地电压GND，负载电阻RL的另一端连接参考地电压GND。在本实施例中，功率开关管M1为NMOS管，同步整流管M2为PMOS管。
第一反馈电阻Rfb1和第二反馈电阻Rfb2相连，第一反馈电阻Rfb1和第二反馈电阻Rfb2的连接点设置为提供一反馈电压Vfb，第一反馈电阻Rfb1的另一端连接电压输出端以接收电压输出端所提供的输出电压Vout，第二反馈电阻Rfb2的另一端连接参考地电压GND。
误差放大器EA的正向输入端连接第二电压源以接收基准电压Vref，负向输入端接收反馈电压Vfb。
脉冲宽度调制比较器PWM的负向输入端连接误差放大器EA的输出端，输出端连接逻辑电路101的输入端。
逻辑电路101的两个输出端分别连接第一驱动缓冲器103和第二驱动缓冲器104的输入端，第一驱动缓冲器103和第二驱动缓冲器104的输出端分别连接同步整流管M2和功率开关管M1的控制端。
电感电流采样电路Vsense的输入端与储能电感Lsw的提供所述感生电压Vsw的一端连接，以接收流入的电感电流采样信号Isense，其输出端提供的输出信号与自适应斜坡补偿电路102的输出电压相叠加后由脉冲宽度调制比较器PWM的正向输入端接收。
如图4所示，自适应斜坡补偿电路102包括差分电路和斜坡生成电路，其中差分电路用于产生电流大小与输出电压Vout和输入电压Vin的差值成比例的差分电流，斜坡生成电路用于产生斜率与输出电压Vout和输入电压Vin的差值成比例的锯齿波电压。
差分电路包括第一、第二、第三、第四差分PMOS管MP1、MP2、MP3、MP4、第一、第二、第三、第四差分NMOS管MN1、MN2、MN3、MN4、第一电流源、第二电流源、第三电流源、第四电流源以及第一电阻R1，斜坡生成电路包括第一、第二斜坡PMOS管MP5、MP6、斜坡NMOS管MN5和第一电容C1。
第一电流源和第二电流源分别用于提供第一固定电流I1和第二固定电流I2，且I1＝I2，第三电流源和第四电流源分别用于提供第三固定电流I3和第四固定电流I4，且I3＝I4。第一电容C1用于产生锯齿波电压信号Vslope。
第一电流源的一端接收输入电压Vin，另一端连接第一差分PMOS管MP1、第二差分PMOS管MP2的栅极和第一差分NMOS管MN1的漏极；第二电流源的一端连接输入电压Vin，另一端连接MP3、MP4的栅极和MN2的漏极。
MN1的栅极连接与输出电压Vout成比例的电压，本实施例中为Vout/4，MN1的源极连接第三电流源的一端，第三电流源的另一端连接参考地电压GND；MN2的栅极连接与输入电压Vin成比例的电压，本实施例中为Vin/4，MN2的源极连接第四电流源的一端，第四电流源的另一端连接参考地电压GND。
第一电阻R1的一端连接第三电流源的一端、MP2的漏极和MN1的源极，第一电阻R1的另一端连接第四电流源的一端、MP3的漏极和MN2的源极。
MP1、MP2、MP3和MP4的源极接收输入电压Vin，MP1的漏极连接MN3的漏极和栅极，MN3的源极连接参考地电压GND；MP4的漏极连接MN4的漏极，MN4的源极连接参考地电压GND。
PMOS管MP5和MP6的源极接收输入电压Vin，MP5的漏极与栅极连接并且连接MP6的栅极、MP4和MN4的漏极。
MP6的漏极连接第一电容C1的一端和MN5的漏极，并且设置为输出自适应斜坡补偿电路102的输出电压(即锯齿波电压Vslope)，MN5的栅极连接BOOST电路的时钟信号CLK，C1的另一端和MN5的源极连接参考地电压GND。
对于BOOST转换器的控制-输出传输函数可以表示为(脉宽调制DC-DC功率变换——电路、动态特性与控制设计[M].崔秉周，机械工业出版社，2018：472-477)：
Figure BDA0003516015480000071
其中s为复频域自变量，Kvc为低频增益，ωesr为输出电容ESR零点，ωrhp为右半边平面零点，ωp1为输出主极点，ωn为二分之一开关频率。
在电流控制模式BOOST电路的控制-输出传输函数中，二阶项的品质因数Q可以表示为(A new,continuous-time model for current-mode control[J].Ridley R B.IEEETransactions on Power Electronics,1991,6(2):271-280)：
Figure BDA0003516015480000081
其中，Sn为峰值电流模式下电感电流上升的斜率，Se为补偿斜坡的斜率，D为占空比，D’＝1-D。要使***稳定且瞬态性能良好，需要保证品质因数
Figure BDA0003516015480000082
对于峰值电流模式基础BOOST电路而言，电感电流上升斜率Sn和下降斜率Sf为：
Figure BDA0003516015480000083
将Sn代入Q的表达式中可以发现，当
Figure BDA0003516015480000084
时，
Figure BDA0003516015480000085
也就是说，要使***稳定且瞬态性能良好，需要保证
Figure BDA0003516015480000086
且此时电路实现相对容易。
由此可以得知，在不同的输入输出电压下，也就是不同占空比条件下，斜坡补偿的最优解并不是固定不变的，可以认为其与Vout和Vin差值存在线性关系，对于采用固定电感量Lsw的BOOST电路，可以认为关系系数为一固定值。
在差分电路中，因为I1＝I2，所以流过MN1和MN2的电流相等，而MN1和MN2的栅极分别连接Vout/4和Vin/4，因此有：
Figure BDA0003516015480000087
其中VR为第一电阻R1两端的电压差。
通过分析第一电阻R1两端的电流网络，可以得到：
IX＝I3+IR-I1
IY＝I4+IR-I2
其中，IX、IY、IR均为流入或流出第一电阻R1两端电流网络的电流，I1-I4为提前设置好的直流电流(即第一、第二、第三、第四固定电流)，其中差分对MN1和MN2控制端电压变化会影响到IX、IY的电流值，所以IX和IY的差值可以直接反应差分对管MN1和MN2控制端的差值。
在本实施例中，MP3和MP4、MP2和MP1分别构成比例为1：A的电流镜，而MN3和MN4构成比例为1:1的电流镜，此时有：
Iout1＝AIX
Iout2＝AIY
根据基尔霍夫电流定律，有：
Iout＝Iout1-Iout2
其中，Iout是差分电路的输出电流。
由于I1＝I2，I3＝I4，可以得到：
Figure BDA0003516015480000091
为产生不同的充电电流与不同的电容取值相匹配，在差分电流乘以电流镜系数A后再乘上电流镜系数B。为此，在斜坡生成电路中，MP5和MP6构成比例为1：B的电流镜，则斜坡生成电流Islope为：
Figure BDA0003516015480000092
为简化公式，在本实施例中，将电流镜比例A和B均设为1。当然，A和B也可以根据需要取其他合适的值。
利用Islope给第一电容C1，BOOST电路的时钟信号CLK通过MN5控制第一电容C1的充放电周期，从而形成锯齿波，自适应斜坡补偿电路102输出的锯齿波电压Vslope为：
Figure BDA0003516015480000093
通过前述分析可知基础BOOST电路斜坡补偿的斜率最优解为：
Figure BDA0003516015480000094
因此只需要设置R1和C1的取值，使2R1C1＝L，便可以在不同占空比下为BOOST电路提供最优的补偿斜坡，在本实施例中，L＝Lsw。
如图5A所示，当输入电压固定不变，输出电压逐渐增大也就是占空比变大的情况下，斜坡电压斜率逐渐增大；如图5B所示，当输出电压固定不变，输入电压逐渐增大也就是占空比变小的情况下，斜坡电压斜率逐渐减小；从而实现自适应斜坡补偿功能。
本发明实施例提供的自适应斜坡补偿的BOOST电路，利用差分电路和斜坡生成电路产生一个与输入输出电压有关同时随占空比变化的补偿斜坡电压信号，结构简单，易于实现，在较宽的输出电压范围内补偿性能良好。由于差分电路的特殊结构，差分电流可以很小，在降低功耗的同时，电容面积也可以相应减小，大大提高硅利用率。自适应斜坡补偿功能可以在不同占空比条件下为BOOST电路提供斜坡补偿的最优解，避免过补偿或者欠补偿，有效抑制次谐波振荡，同时提高瞬态响应能力。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (10)

1.一种自适应斜坡补偿的BOOST电路，其特征在于，包括基础BOOST电路和自适应斜坡补偿电路，所述基础BOOST电路设置为接收输入电压Vin并提供输出电压Vout，所述自适应斜坡补偿电路包括差分电路和斜坡生成电路，所述差分电路设置为产生电流大小与输出电压Vout和输入电压Vin的差值成比例的差分电流，所述斜坡生成电路设置为产生斜率与输出电压Vout和输入电压Vin的差值成比例的锯齿波电压。
2.根据权利要求1所述的自适应斜坡补偿的BOOST电路，其特征在于，所述基础BOOST电路包括功率开关管M1、同步整流管M2、储能电感Lsw、第一反馈电阻Rfb1、第二反馈电阻Rfb2、电感电流采样电路Vsense、误差放大器EA、脉冲宽度调制比较器PWM、逻辑电路、第一驱动缓冲器、第二驱动缓冲器、负载电阻RL，输出电容CO、第一电压源以及第二电压源，功率开关管M1的漏极和同步整流管M2的漏极相连且功率开关管M1和同步整流管M2的连接点设置为接收感生电压Vsw，储能电感Lsw的一端连接第一电压源以接收输入电压Vin，储能电感Lsw的另一端提供所述感生电压Vsw；功率开关管M1的源极连接参考地电压GND，同步整流管M2的源极连接输出电容CO的一端、负载电阻RL的一端和电压输出端，输出电容CO的另一端连接参考地电压GND，负载电阻RL的另一端连接参考地电压GND；第一反馈电阻Rfb1和第二反馈电阻Rfb2相连且连接点设置为提供反馈电压Vfb，第一反馈电阻Rfb1的另一端连接电压输出端以接收电压输出端所提供的输出电压Vout，第二反馈电阻Rfb2的另一端连接参考地电压GND；误差放大器EA的正向输入端连接第二电压源以接收基准电压Vref，负向输入端接收反馈电压Vfb；脉冲宽度调制比较器PWM的负向输入端连接误差放大器EA的输出端，输出端连接逻辑电路的输入端；逻辑电路的两个输出端分别连接第一驱动缓冲器和第二驱动缓冲器的输入端，第一驱动缓冲器和第二驱动缓冲器的输出端分别连接同步整流管M2和功率开关管M1的控制端；电感电流采样电路Vsense的输入端与储能电感Lsw的提供所述感生电压Vsw的一端连接，以接收流入的电感电流采样信号Isense，其输出端提供的输出信号与自适应斜坡补偿电路的输出电压相叠加后由脉冲宽度调制比较器PWM的正向输入端接收；所述自适应斜坡补偿电路的输出电压为所述锯齿波电压Vslope。
3.根据权利要求2所述的自适应斜坡补偿的BOOST电路，其特征在于，所述差分电路包括第一、第二、第三和第四差分PMOS管MP1、MP2、MP3、MP4、第一、第二、第三和第四差分NMOS管MN1、MN2、MN3、MN4、第一电流源、第二电流源、第三电流源、第四电流源以及第一电阻R1；第一电流源的一端接收输入电压Vin，另一端连接第一差分PMOS管MP1、第二差分PMOS管MP2的栅极和第一差分NMOS管MN1的漏极；第二电流源I2的一端连接输入电压Vin，另一端连接第三差分PMOS管MP3、第四差分PMOS管MP4的栅极和第二差分NMOS管MN2的漏极，第一差分NMOS管MN1的栅极连接与输出电压Vout成比例的电压，第一差分NMOS管MN1的源极连接第三电流源的一端，第三电流源的另一端连接参考地电压GND；第二差分NMOS管MN2的栅极连接与输入电压Vin成比例的电压，第二差分NMOS管MN2的源极连接第四电流源的一端，第四电流源的另一端连接参考地电压GND；第一电阻R1的一端连接第三电流源的一端、第二差分PMOS管MP2的漏极和第一差分NMOS管MN1的源极，第一电阻R1的另一端连接第四电流源的一端、第三差分PMOS管MP3的漏极和第二差分NMOS管MN2的源极；第一差分PMOS管MP1、第二差分PMOS管MP2、第三差分PMOS管MP3和第四差分PMOS管MP4的源极接收输入电压Vin，第一差分PMOS管MP1的漏极连接第三差分NMOS管MN3的漏极和栅极，第三差分NMOS管MN3的源极连接参考地电压GND；第四差分PMOS管MP4的漏极连接第四差分NMOS管MN4的漏极，第四差分NMOS管MN4的源极连接参考地电压GND。
4.根据权利要求3所述的自适应斜坡补偿的BOOST电路，其特征在于，与第一差分NMOS管MN1的栅极连接的电压为Vout/4。
5.根据权利要求3所述的自适应斜坡补偿的BOOST电路，其特征在于，与第二差分NMOS管MN2的栅极连接的电压为Vin/4。
6.根据权利要求3所述的自适应斜坡补偿的BOOST电路，其特征在于，所述第一电流源提供的第一固定电流I1等于所述第二电流源提供的第二固定电流I2，所述第三电流源提供的第三固定电流I3等于所述第四电流源提供的第四固定电流I4。
7.根据权利要求3所述的自适应斜坡补偿的BOOST电路，其特征在于，所述斜坡生成电路包括第一、第二斜坡PMOS管MP5、MP6、斜坡NMOS管MN5和第一电容C1，第一斜坡PMOS管MP5和第二斜坡PMOS管MP6的源极接收输入电压Vin，第一斜坡PMOS管MP5的漏极与栅极连接并且连接第二斜坡PMOS管MP6的栅极、第四差分PMOS管MP4和第四差分NMOS管MN4的漏极，第二斜坡PMOS管MP6的漏极连接第一电容C1的一端和斜坡NMOS管MN5的漏极，并且设置为输出自适应斜坡补偿电路的输出电压，斜坡NMOS管MN5的栅极连接基础BOOST电路的时钟信号CLK，第一电容C1的另一端和斜坡NMOS管MN5的源极连接参考地电压GND。
8.根据权利要求7所述的自适应斜坡补偿的BOOST电路，其特征在于，第三差分PMOS管MP3和第四差分PMOS管MP4、第二差分PMOS管MP2和第一差分PMOS管MP1以及第三差分NMOS管MN3和第四差分NMOS管MN4分别构成比例为1:1的电流镜。
9.根据权利要求8所述的自适应斜坡补偿的BOOST电路，其特征在于，第一斜坡PMOS管MP5和第二斜坡PMOS管MP6构成比例为1:1的电流镜。
10.根据权利要求7所述的自适应斜坡补偿的BOOST电路，其特征在于，所述第一电容C1、第一电阻R1和储能电感Lsw满足关系式：2R1C1＝Lsw。
CN202210166171.6A 2022-02-23 2022-02-23 一种自适应斜坡补偿的boost电路 Pending CN114552987A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210166171.6A CN114552987A (zh) 2022-02-23 2022-02-23 一种自适应斜坡补偿的boost电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210166171.6A CN114552987A (zh) 2022-02-23 2022-02-23 一种自适应斜坡补偿的boost电路

Publications (1)

Publication Number Publication Date
CN114552987A true CN114552987A (zh) 2022-05-27

Family

ID=81677512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210166171.6A Pending CN114552987A (zh) 2022-02-23 2022-02-23 一种自适应斜坡补偿的boost电路

Country Status (1)

Country Link
CN (1) CN114552987A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378258A (zh) * 2022-10-26 2022-11-22 苏州浪潮智能科技有限公司 一种服务器及其直流降压电路的补偿电路
CN116667650A (zh) * 2023-04-18 2023-08-29 华南理工大学 一种基于自适应斜坡校准方式的单电感多电平直流转换器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378258A (zh) * 2022-10-26 2022-11-22 苏州浪潮智能科技有限公司 一种服务器及其直流降压电路的补偿电路
CN116667650A (zh) * 2023-04-18 2023-08-29 华南理工大学 一种基于自适应斜坡校准方式的单电感多电平直流转换器
CN116667650B (zh) * 2023-04-18 2024-02-20 华南理工大学 一种基于自适应斜坡校准方式的单电感多电平直流转换器

Similar Documents

Publication Publication Date Title
US10355591B2 (en) Multilevel boost DC to DC converter circuit
US11088631B2 (en) Three-level DC-DC converter and voltage balancing circuit thereof
US11444537B2 (en) Power converters and compensation circuits thereof
US7375992B2 (en) Switched-capacitor regulators
US8174250B2 (en) Fixed frequency ripple regulator
US8860395B2 (en) Circuit and method for generating a ramp compensation voltage for a switching regulator
CN105207480B (zh) 一种轻载时低输出纹波的同步降压型dc‑dc转换器
CN114552987A (zh) 一种自适应斜坡补偿的boost电路
WO2009016898A1 (en) Switching regulator and method for controlling operation thereof
US10447154B2 (en) PWM control scheme for providing minimum on time
JP2013046496A (ja) 制御回路、電源装置及び電源の制御方法
CN116633139B (zh) 功率变换器及其斜坡信号产生器及斜坡信号产生方法
CN114744869B (zh) 一种三电平降压直流变换器
CN105896972A (zh) 一种用于buck变换器的自适应二次斜坡补偿电路
CN108599566A (zh) 一种降压型dc-dc变换器自适应斜坡补偿电路
WO2023280328A1 (zh) 开关变换器及其控制电路
Liu et al. Dynamic performance analysis of 3-level integrated buck converters
CN116915047A (zh) Dc-dc转换器电路和对应的操作方法
Farooq et al. A Three phase interleaved boost converter with L & C voltage extension mechanism
CN115483816A (zh) 一种用于开关电源的电感电流纹波片内补偿电路
CN110299843B (zh) 一种复合dcdc电路
CN102882374A (zh) 一种面积优化的混合信号伪三型补偿电路
Bouhalli et al. Multiphase coupled converter models dedicated to transient response and output voltage regulation studies
Jheng et al. Design and implementation of fast transient response buck converter with new current-mode controlled techniques
CN117353578B (zh) 一种三电平Buck直流变换器及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination