CN114551409A - 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 - Google Patents
用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 Download PDFInfo
- Publication number
- CN114551409A CN114551409A CN202210455316.4A CN202210455316A CN114551409A CN 114551409 A CN114551409 A CN 114551409A CN 202210455316 A CN202210455316 A CN 202210455316A CN 114551409 A CN114551409 A CN 114551409A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonded
- core
- copper
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000010949 copper Substances 0.000 claims abstract description 90
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052802 copper Inorganic materials 0.000 claims abstract description 65
- 239000007771 core particle Substances 0.000 claims abstract description 61
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000009713 electroplating Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 83
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用于提高多芯粒晶圆集成可靠性的混合键合结构和方法，该结构包括：对待键合晶圆的上表面对应芯粒键合区域的介电层和n个待键合芯粒的下表面的介电层进行光刻刻蚀，分别形成晶圆凹槽和芯粒凹槽；在凹槽中沉积TiN阻挡层以及铜的籽晶层，利用电镀生长铜填满凹槽，再利用CMP平整表面，形成晶圆铜壁和芯粒铜壁；将形成铜壁的待键合芯粒与的待键合晶圆对准贴合后进行混合键合，得到预键合晶圆组；将预键合晶圆组进行退火热处理，实现晶圆与芯粒的稳定键合。本发明可以阻隔集成芯粒之间及芯粒内部的电信号干扰，并且对D2W集成的散热有很大提升，避免芯粒工作时热量的局部堆积，提升了键合结果的可靠性。
Description
技术领域
本发明涉及半导体领域，具体涉及一种用于提高多芯粒晶圆集成可靠性的混合键合结构和方法。
背景技术
随着集成电路产业的发展，芯片的关键节距以及尺寸都在不断地缩小，相应地涌现出了一些新的集成封装方式，例如利用混合键合（Hybrid bonding）技术实现晶圆到晶圆的键合（Wafer to Wafer， W2W）以及芯粒到晶圆的键合（Die to Wafer， D2W）。
混合键合是一种将晶圆/芯片上的Cu电极和介电层同时键合的技术。省去了钎料微凸点（Solder μbump），因此混合键合可以进一步缩小键合的互连节距至10μm以下。因此利用混合键合技术可以实现高密度的集成，其在3D封装中起到不可替代的作用。
在D2W的键合中，需要将若干的芯粒集成到一张晶圆上，除了需要考虑键合界面优化以获得高质量的键合外，如此高密度的芯粒集成后，极具缩短的芯粒间距会导致异构芯粒之间的电信号互相干扰，高压低压之间存在较大的压差对介电层造成电迁移，其对键合界面的可靠性造成一定的影响，进而影响整个键合***的可靠性；另外芯粒内部不同功能的Cu电极之间也存在同样的困扰。
发明内容
为了解决现有技术中存在的上述技术问题，本发明提出了一种用于提高多芯粒晶圆集成可靠性的混合键合结构和方法，可以阻隔集成芯粒之间及芯粒内部的电信号干扰，减小芯粒之间以及芯粒内键合界面的电迁移，另外这种键合方法对多芯粒集成的散热也有很大提升，可以整体提升键合结果的可靠性，其具体技术方案如下：
一种用于提高多芯粒晶圆集成可靠性的混合键合结构，包括待键合的半导体晶圆和n个待键合的芯粒，所述待键合的半导体晶圆和n个待键合的芯粒对准贴合后进行混合键合，后退火热处理形成键合结构；所述的待键合的半导体晶圆的上表面和n个待键合的芯粒的下表面均设有介电层以及图形化的Cu电极；所述待键合的半导体晶圆的上表面对应芯粒键合区域的介电层通过光刻刻蚀有晶圆凹槽，所述 n个待键合芯粒的下表面的介电层通过光刻刻蚀有芯粒凹槽；所述晶圆凹槽和芯粒凹槽中分别设有晶圆铜壁和芯粒铜壁。
进一步的，所述n个待键合的芯粒的下表面的图形化Cu电极与所述的待键合的半导体晶圆的上表面的图形化Cu电极位置对应。
进一步的，所述晶圆铜壁和芯粒铜壁是通过化学气相沉积法在晶圆凹槽和芯粒凹槽中沉积TiN阻挡层，利用溅射形成铜的籽晶层，再利用电镀生长铜填满晶圆凹槽和芯粒凹槽，最后利用化学机械抛光CMP对电镀完铜的待键合晶圆和待键合芯粒表面进行处理形成。
进一步的，所述的芯粒凹槽呈方形环绕在待键合面的内部Cu电极周围，将芯粒的Cu电极分区。
进一步的，所述的芯粒凹槽宽1~20μm，深度5~50μm，距离芯粒边界5~1000μm。
进一步的，所述晶圆凹槽与芯粒凹槽形状、尺寸以及待键合位置对应。
进一步的，所述芯粒铜壁与芯粒接地信号相连，晶圆铜壁与晶圆接地信号相连。
进一步的，所述的待键合的半导体晶圆101的上表面和n个待键合的芯粒的下表面的介电层可以是二氧化硅、氮化硅、氧化铝等绝缘材料。
一种用于提高多芯粒晶圆集成可靠性的混合键合方法，包括以下步骤：
步骤一，提供待键合的半导体晶圆和n个待键合的芯粒，所述的待键合的半导体晶圆的上表面和n个待键合的芯粒的下表面都具有介电层以及图形化的Cu电极，且所述芯粒下表面的图形化Cu电极与晶圆上表面的图形化Cu电极位置对应；
步骤二，对待键合的半导体晶圆的上表面对应芯粒键合区域的介电层进行光刻刻蚀，形成晶圆凹槽，对n个待键合芯粒的下表面的介电层进行光刻刻蚀，形成芯粒凹槽；
步骤三，在晶圆凹槽和芯粒凹槽中沉积TiN阻挡层，再溅射形成铜的籽晶层，接着电镀生长铜填满晶圆凹槽和芯粒凹槽，后利用化学机械抛光CMP对电镀完铜的待键合晶圆和待键合芯粒表面进行处理，分别形成晶圆铜壁和芯粒铜壁；
步骤四，将步骤三形成铜壁的待键合芯粒与待键合晶圆对准贴合后进行混合键合，得到预键合晶圆组；
步骤五，将预键合晶圆组进行退火热处理，实现晶圆与芯粒的稳定键合。
有益效果：
与现有技术相比，本发明具有以下优点：本发明可以阻隔集成芯粒之间及芯粒内部的电信号干扰，减小芯粒之间以及芯粒内的高压差、耦合等，并且额外的铜壁对D2W集成的散热有很大提升，使热量可以通过铜壁分散到晶圆下方，避免芯粒工作时热量的局部堆积，这种键合方法和结构可以整体提升键合结果的可靠性。
附图说明
图1为本发明的待键合晶圆和待键合芯粒截面示意图；
图2为本发明的待键合晶圆和待键合芯粒刻蚀凹槽截面示意图；
图3为本发明的待键合芯粒刻蚀凹槽底面示意图；
图4为本发明的键合芯粒刻蚀凹槽三维示意图；
图5为步本发明的待键合晶圆刻蚀凹槽顶面示意图；
图6为步本发明的待键合晶圆和待键合芯粒铜壁截面示意图；
图7为本发明的待键合芯粒铜壁底面示意图；
图8为本发明的待键合芯粒铜壁三维示意图；
图9为本发明的待键合晶圆铜壁顶面示意图；
图10为本发明的键合后晶圆与芯粒铜壁截面示意图；
图11为在没有采用铜壁分隔各芯粒的高密度集成下的键合后晶圆与芯粒铜壁截面示意图；
图12为本发明的键合结构的晶圆与芯粒截面示意图；
图中，半导体晶圆101，芯粒102~芯粒10n，晶圆凹槽201，芯粒凹槽202，晶圆铜壁301，芯粒铜壁302。
具体实施方式
为了使本发明的目的、技术方案和技术效果更加清楚明白，以下结合说明书附图和实施例，对本发明作进一步详细说明。
本发明的用于提高多芯粒晶圆集成可靠性的混合键合结构和方法，该方法包括以下步骤：如图1所示，步骤一，提供待键合的半导体晶圆101和n个待键合的芯粒102~芯粒10n，所述的待键合的半导体晶圆101的上表面和n个待键合的芯粒102~芯粒10n的下表面都具有介电层以及图形化的Cu电极，在本实施例中，所述n个待键合的芯粒102~芯粒10n的下表面的图形化Cu电极与待键合的半导体晶圆101的上表面的图形化Cu电极位置对应。所述介电层是包括二氧化硅、氮化硅、氧化铝等绝缘材料。
如图2所示，步骤二，对待键合晶圆101的上表面对应芯粒键合区域的介电层进行光刻刻蚀，形成晶圆凹槽201，对n个待键合芯粒的下表面的介电层进行光刻刻蚀，形成芯粒凹槽202；所述的芯粒凹槽202宽1~20μm，深度5~50μm，距离芯粒边界5~1000μm。
本实施例中，电介质材料为SiO2，芯粒凹槽202宽5μm，深度20μm，距离芯粒边界20μm，并且将芯粒102的Cu电极分区。
所述晶圆凹槽201与芯粒凹槽202形状、尺寸以及待键合位置完全对应，参见图3和图4，给出了待键合芯粒102的刻蚀凹槽底面示意图及三维示意图，图5给出了待键合晶圆101刻蚀凹槽顶面示意图。
如图6所示，步骤三，利用化学气相沉积法在晶圆凹槽201和芯粒凹槽202中沉积TiN阻挡层，利用溅射形成铜的籽晶层，再利用电镀生长铜填满晶圆凹槽201和芯粒凹槽202，后利用化学机械抛光CMP对电镀完铜的待键合晶圆和待键合芯粒表面进行处理，形成芯粒铜壁302和晶圆铜壁301；图7和图8给出了待键合芯粒102的铜壁底面示意图及三维示意图，图9给出了待键合晶圆101刻蚀凹槽顶面示意图。
步骤四，将步骤三形成铜壁的待键合芯粒与具有二维材料层的待键合晶圆对准贴合后施加一定的压力进行混合键合，得到预键合晶圆组。
步骤五，将预键合晶圆组进行退火热处理，实现晶圆与芯粒的稳定键合，如图10所示。
如图11所示，在没有采用铜壁分隔各芯粒的高密度集成下，芯粒与芯粒之间高压和低压电极之间可能产生击穿；高压与悬空的电极还会形成耦合，将悬空的电极也耦合上高压，这对混合键合的晶圆高密度集成可靠性会造成一定的影响。
如图12所示，基于本发明的键合方法实现的键合结构，包括待键合的半导体晶圆101和n个待键合的芯粒102~芯粒10n，所述待键合的半导体晶圆101和n个待键合的芯粒102~芯粒10n对准贴合后进行混合键合后，退火热处理形成键合结构；所述的待键合的半导体晶圆101的上表面和n个待键合的芯粒102~芯粒10n的下表面均设有介电层以及图形化的Cu电极；所述待键合的半导体晶圆101的上表面对应芯粒键合区域的介电层通过光刻刻蚀有晶圆凹槽201，所述 n个待键合芯粒的下表面的介电层通过光刻刻蚀有芯粒凹槽202；所述晶圆凹槽201和芯粒凹槽202中分别设有晶圆铜壁301和芯粒铜壁302。其中，所述的芯粒凹槽202呈方形环绕在待键合面的内部Cu电极周围，将芯粒102的Cu电极分区。
所述晶圆铜壁301和芯粒铜壁302是通过化学气相沉积法在晶圆凹槽201和芯粒凹槽202中沉积TiN阻挡层，利用溅射形成铜的籽晶层，再电镀生长铜填满晶圆凹槽201和芯粒凹槽202，最后利用化学机械抛光CMP对电镀完铜的待键合晶圆和待键合芯粒表面进行处理形成。
所述芯粒铜壁302与芯粒接地信号相连，晶圆铜壁301与晶圆地信号相连；可以有效避免芯粒之间及芯粒内部的电信号串扰，减小芯粒之间以及芯粒内的高压差、耦合等，并且额外的铜壁对D2W集成的散热有很大提升，使热量可以通过铜壁分散到晶圆下方，避免芯粒工作时热量的局部堆积，这种键合方法可以整体提升键合结果的可靠性。
以上所述，仅为本发明的优选实施案例，并非对本发明做任何形式上的限制。虽然前文对本发明的实施过程进行了详细说明，对于熟悉本领域的人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行同等替换。凡在本发明精神和原则之内所做修改、同等替换等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，包括待键合的半导体晶圆（101）和n个待键合的芯粒（102）~芯粒（10n），所述待键合的半导体晶圆（101）和n个待键合的芯粒（102）~芯粒（10n）对准贴合后进行混合键合后，退火热处理形成键合结构；所述的待键合的半导体晶圆（101）的上表面和n个待键合的芯粒（102）~芯粒（10n）的下表面均设有介电层以及图形化的Cu电极；所述待键合的半导体晶圆（101）的上表面对应芯粒键合区域的介电层通过光刻刻蚀有晶圆凹槽（201），所述 n个待键合芯粒的下表面的介电层通过光刻刻蚀有芯粒凹槽（202）；所述晶圆凹槽（201）和芯粒凹槽（202）中分别设有晶圆铜壁（301）和芯粒铜壁（302）。
2.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述n个待键合的芯粒（102）~芯粒（10n）的下表面的图形化Cu电极与所述的待键合的半导体晶圆（101）的上表面的图形化Cu电极位置对应。
3.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述晶圆铜壁（301）和芯粒铜壁（302）是通过化学气相沉积法在晶圆凹槽（201）和芯粒凹槽（202）中沉积TiN阻挡层，利用溅射形成铜的籽晶层，再电镀生长铜填满晶圆凹槽（201）和芯粒凹槽（202），最后利用化学机械抛光CMP对电镀完铜的待键合晶圆和待键合芯粒表面进行处理形成。
4.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述的芯粒凹槽（202）呈方形环绕在待键合面的内部Cu电极周围，将芯粒（102）的Cu电极分区。
5.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述的芯粒凹槽（202）宽1~20μm，深度5~50μm，距离芯粒边界5~1000μm。
6.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述晶圆凹槽（201）和芯粒凹槽（202）形状、尺寸以及待键合位置对应。
7.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述芯粒铜壁（302）与芯粒接地信号相连，晶圆铜壁（301）与晶圆地信号相连。
8.如权利要求1所述的用于提高多芯粒晶圆集成可靠性的混合键合结构，其特征在于，所述待键合的半导体晶圆（101）的上表面和n个待键合的芯粒（102）~芯粒（10n）的下表面的介电层是包括二氧化硅、氮化硅、氧化铝的绝缘材料。
9.一种用于提高多芯粒晶圆集成可靠性的混合键合方法，其特征在于，包括以下步骤：
步骤一，提供待键合的半导体晶圆（101）和n个待键合的芯粒（102）~芯粒（10n），所述的待键合的半导体晶圆（101）的上表面和n个待键合的芯粒102）~芯粒（10n）的下表面都具有介电层以及图形化的Cu电极，且所述芯粒下表面的图形化Cu电极与晶圆上表面的图形化Cu电极位置对应；
步骤二，对待键合的半导体晶圆（101）的上表面对应芯粒键合区域的介电层进行光刻刻蚀，形成晶圆凹槽（201），对n个待键合芯粒的下表面的介电层进行光刻刻蚀，形成芯粒凹槽（202）；
步骤三，在晶圆凹槽（201）和芯粒凹槽（202）中沉积TiN阻挡层，再溅射形成铜的籽晶层，接着电镀生长铜填满晶圆凹槽（201）和芯粒凹槽（202），后利用化学机械抛光CMP对电镀完铜的待键合晶圆和待键合芯粒表面进行处理，分别形成晶圆铜壁（301）和芯粒铜壁（302）；
步骤四，将步骤三形成铜壁的待键合芯粒与待键合晶圆对准贴合后进行混合键合，得到预键合晶圆组；
步骤五，将预键合晶圆组进行退火热处理，实现晶圆与芯粒的稳定键合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210455316.4A CN114551409A (zh) | 2022-04-28 | 2022-04-28 | 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210455316.4A CN114551409A (zh) | 2022-04-28 | 2022-04-28 | 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114551409A true CN114551409A (zh) | 2022-05-27 |
Family
ID=81667638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210455316.4A Pending CN114551409A (zh) | 2022-04-28 | 2022-04-28 | 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114551409A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823594A (zh) * | 2022-06-28 | 2022-07-29 | 之江实验室 | 一种基于二维材料界面的混合键合结构及方法 |
| CN115172192A (zh) * | 2022-09-09 | 2022-10-11 | 之江实验室 | 一种多芯粒晶圆级集成的混合键合方法 |
| CN115799184A (zh) * | 2023-02-13 | 2023-03-14 | 江西萨瑞半导体技术有限公司 | 一种半导体封装方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135688A (ja) * | 2006-10-30 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20140145338A1 (en) * | 2011-05-24 | 2014-05-29 | Sony Corporation | Semiconductor device |
| US20190131289A1 (en) * | 2017-11-01 | 2019-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor package structure |
| CN109891582A (zh) * | 2019-01-30 | 2019-06-14 | 长江存储科技有限责任公司 | 使用虚设键合触点和虚设互连的混合键合 |
| CN111279474A (zh) * | 2018-01-24 | 2020-06-12 | 美光科技公司 | 具有分层保护机制的半导体装置及相关***、装置及方法 |
| US20210242152A1 (en) * | 2020-02-05 | 2021-08-05 | Invensas Bonding Technologies, Inc. | Selective alteration of interconnect pads for direct bonding |
| US11107775B1 (en) * | 2020-03-31 | 2021-08-31 | Nanya Technology Corporation | Semiconductor device with electrically floating contacts between signal-transmitting contacts |
| US20220068856A1 (en) * | 2020-08-26 | 2022-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated Circuit Package and Method |
-
2022
- 2022-04-28 CN CN202210455316.4A patent/CN114551409A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135688A (ja) * | 2006-10-30 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20140145338A1 (en) * | 2011-05-24 | 2014-05-29 | Sony Corporation | Semiconductor device |
| US20190131289A1 (en) * | 2017-11-01 | 2019-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor package structure |
| CN111279474A (zh) * | 2018-01-24 | 2020-06-12 | 美光科技公司 | 具有分层保护机制的半导体装置及相关***、装置及方法 |
| CN109891582A (zh) * | 2019-01-30 | 2019-06-14 | 长江存储科技有限责任公司 | 使用虚设键合触点和虚设互连的混合键合 |
| US20210242152A1 (en) * | 2020-02-05 | 2021-08-05 | Invensas Bonding Technologies, Inc. | Selective alteration of interconnect pads for direct bonding |
| US11107775B1 (en) * | 2020-03-31 | 2021-08-31 | Nanya Technology Corporation | Semiconductor device with electrically floating contacts between signal-transmitting contacts |
| US20220068856A1 (en) * | 2020-08-26 | 2022-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated Circuit Package and Method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823594A (zh) * | 2022-06-28 | 2022-07-29 | 之江实验室 | 一种基于二维材料界面的混合键合结构及方法 |
| CN114823594B (zh) * | 2022-06-28 | 2022-11-11 | 之江实验室 | 一种基于二维材料界面的混合键合结构及方法 |
| CN115172192A (zh) * | 2022-09-09 | 2022-10-11 | 之江实验室 | 一种多芯粒晶圆级集成的混合键合方法 |
| CN115172192B (zh) * | 2022-09-09 | 2023-07-21 | 之江实验室 | 一种多芯粒晶圆级集成的混合键合方法 |
| CN115799184A (zh) * | 2023-02-13 | 2023-03-14 | 江西萨瑞半导体技术有限公司 | 一种半导体封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10373885B2 (en) | 3D stacked-chip package | |
| CN114551409A (zh) | 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法 | |
| US7825024B2 (en) | Method of forming through-silicon vias | |
| US8742583B2 (en) | Seal ring in an integrated circuit die | |
| US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
| US7427803B2 (en) | Electromagnetic shielding using through-silicon vias | |
| US7943473B2 (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
| US7446424B2 (en) | Interconnect structure for semiconductor package | |
| KR20170078538A (ko) | 집적 회로를 적층하기 위한 씰 링 구조체 | |
| US20040080013A1 (en) | Chip-stack semiconductor device and manufacturing method of the same | |
| US11688667B2 (en) | Semiconductor package including a pad pattern | |
| CN102386129A (zh) | 同时制备垂直导通孔和第一层再布线层的方法 | |
| US10607924B1 (en) | Semiconductor package structure and method for preparing the same | |
| WO2021119924A1 (zh) | 一种芯片堆叠结构及其制作方法 | |
| CN111128972A (zh) | 晶圆堆叠方法与晶圆堆叠结构 | |
| CN115312496A (zh) | 基于后通孔技术的三维半导体集成封装结构及工艺 | |
| CN113629020B (zh) | 一种毫米波封装结构及其制备方法 | |
| US20210335627A1 (en) | Backside interconnect for integrated circuit package interposer | |
| KR20190032148A (ko) | 반도체 디바이스 구조물 및 이를 형성하는 방법 | |
| US9355902B2 (en) | Method of fabricating semiconductor apparatus with through-silicon via and method of fabricating stack package including the semiconductor chip | |
| CN114843222A (zh) | 半导体装置和制造半导体装置的方法 | |
| CN103377990A (zh) | 硅通孔结构 | |
| US20240038686A1 (en) | Semiconductor packages and methods of manufacturing thereof | |
| US12033959B2 (en) | Dummy pattern structure for reducing dishing | |
| US11842979B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220527 |