CN114546086A - 芯片、串联供电电路、数据处理设备及计算机服务器 - Google Patents

Abstract

本申请公开了一种芯片、串联供电电路、数据处理设备及计算机服务器，该芯片包括多个待供电单元，所述多个待供电单元采用并联方式连接，在每个所述待供电单元上分别形成一个电压域；每个所述待供电单元分别与电压调整单元串联连接，当所述芯片上电时，通过调节所述电压调整单元，控制所述多个待供电单元的上电时间，实现芯片快速上电，从而保障芯片上电时电压域的平衡。

Description

芯片、串联供电电路、数据处理设备及计算机服务器

技术领域

本申请涉及电源供电技术领域，尤其涉及一种芯片、串联供电电路、数据处理设备及计算机服务器。

背景技术

随着半导体工艺的发展，芯片的工作电源电压越来越低，工作电流越来越大，为了最大化电源的转换效率，现有技术在印刷电路板(Printed Circuit Board，PCB)上采取芯片串联的供电方式，即多组芯片采用相互串联的方式，在电源输入端和接地端之间形成多级串联的电压域。这种芯片片内串联的结构可以在整机功耗一定的情况下，提高供电电压，减少供电电流，从而提高***的效率。不过，当芯片上电的速度过慢时，芯片串联结构在上电过程中有可能出现电压和电流呈非线性的状态，导致在上电的过程中芯片的电压域不平衡。因此，如何保障芯片上电时电压域的平衡成为亟待解决的问题。

发明内容

本申请实施例提供一种芯片、串联供电电路、数据处理设备及计算机服务器，可以实现芯片快速上电，从而保障芯片上电时电压域的平衡。

第一方面，本申请实施例提供了一种芯片，所述芯片包括多个待供电单元，所述多个待供电单元采用并联方式连接，在每个所述待供电单元上分别形成一个电压域；每个所述待供电单元分别与电压调整单元串联连接，当所述芯片上电时，通过调节所述电压调整单元，控制所述多个待供电单元的上电时间。

第二方面，本申请实施例还提供了一种串联供电电路，所述串联供电电路包括电源端、接地端以及多个如上述的芯片，所述多个芯片在所述电源端与所述接地端之间串联连接。

第三方面，本申请实施例还提供了一种数据处理设备，包括机箱、位于所述机箱内部的控制板、与所述控制板连接的扩展板、以及与所述扩展板连接的运算板，所述运算板包含如上述的芯片，或者所述运算板包含如上述的串联供电电路。

第四方面，本申请实施例还提供了一种计算机服务器，包括主板、与所述主板电连接的内存盘和硬盘、为所述主板供电的电源、以及中央处理单元，所述中央处理单元包含如上述的芯片，或者所述中央处理单元包含如上述的串联供电电路。

本申请实施例提供了一种芯片、串联供电电路、数据处理设备及计算机服务器，该芯片包括多个待供电单元，多个待供电单元采用并联方式连接，在每个待供电单元上分别形成一个电压域，每个待供电单元分别与电压调整单元串联连接；当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间，实现芯片快速上电，从而保障芯片上电时电压域的平衡。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种芯片上电过程中电压域对应的电压波动图；

图2是本申请一实施例提供的一种芯片的结构示意图；

图3是本申请一实施例提供的另一种芯片的结构示意图；

图4是本申请一实施例提供的另一种芯片的结构示意图；

图5是本申请一实施例提供的另一种芯片的结构示意图；

图6是本申请一实施例提供的一种串联供电电路的结构示意图；

图7是本申请一实施例提供的一种数据处理设备的结构示意图；

图8是本申请一实施例提供的一种计算机服务器的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。

应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

为了最大化电源的转换效率，现有技术在PCB板上采取芯片串联的供电方式，即多组芯片采用相互串联的方式，在电源输入端和接地端之间形成多级串联的电压域。这种芯片片内串联的结构可以在整机功耗一定的情况下，提高供电电压，减少供电电流，从而提高***的效率。不过，当芯片上电的速度过慢时，芯片串联结构在上电过程中有可能出现电压和电流呈非线性的状态，导致在上电的过程中芯片的电压域不平衡。例如，如图1所示，图1为芯片上电过程中4个电压域对应的电压波动图，横坐标为时间值，纵坐标为电压值。从图1可以看出，在0-t1时间段内，芯片的4个电压域是平衡的，而从t1时间之后，芯片的4个电压域不平衡。

为了解决上述问题，本申请的实施例提供了一种芯片、串联供电电路、数据处理设备及计算机服务器，用于实现芯片快速上电，从而保障芯片上电时电压域的平衡。

请参阅图2，图2是本申请一实施例提供的芯片的结构示意图。如图2所示，该芯片包括多个待供电单元以及电压调整单元，其中，每个待供电单元分别与电压调整单元串联连接，多个待供电单元采用并联方式连接，在每个待供电单元上分别形成一个电压域。

当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间。示例性的，预设待供电单元的上电时间对应的预设阈值，可选地，设置该预设阈值为500μs。可以理解的是，该预设阈值可以根据实际情况进行灵活设置，对于预设阈值的具体数值在此不作限制。当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间小于或等于该预设阈值。例如，若设置该预设阈值为500μs，当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间在500μs以内。

由于实现了控制多个待供电单元的上电时间，比如控制多个待供电单元的上电时间在500μs以内，从而避免了当芯片上电的速度过慢时，可能出现的电压和电流呈非线性的状态，芯片的电压域不平衡的情况出现，因此，实现了芯片快速上电，从而保障了芯片上电时电压域的平衡。

在一些实施例中，通过调节电压调整单元，还可以控制多个待供电单元上电时对应冲击电流的大小，以避免由于冲击电流过而导致多个待供电单元损坏。示例性的，预设待供电单元上电时对应的冲击电流阈值，可选地，设置该冲击电流阈值为30mA。可以理解的是，该冲击电流阈值可以根据实际情况进行灵活设置，对于冲击电流阈值的具体数值在此不作限制。当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间小于或等于该预设阈值，且多个待供电单元上电时对应冲击电流小于或等于冲击电流阈值。例如，当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间在500μs以内，且多个待供电单元上电时对应冲击电流在30mA以内。从而不仅实现芯片快速上电，保障了芯片上电时电压域的平衡，而且还避免了芯片上电时冲击电流过大，进而避免了由于上电时冲击电流而导致芯片损坏。

在一些实施例中，每个待供电单元与电压调整单元的串联电路上设置有稳压电阻，稳压电阻更好的实现为待供电单元分压供电。例如，如图3所示，4个待供电单元与电压调整单元的串联电路上设置有稳压电阻R1、R2、R3和R4，分别为4个待供电单元分压供电。

需要说明的是，各个待供电单元与电压调整单元的串联电路上设置的稳压电阻的阻值可以相同，也可以不同。比如图3中所示的稳压电阻R1、R2、R3和R4的阻值可以相同，也可以不同。

示例性的，如图4所示，待供电单元包括MOS(Metal Oxide Semiconductor，金属氧化物半导体)管，MOS管的栅极分别连接至电压调整单元的一端，电压调整单元的另一端连接至每个MOS管的漏极或源极。当芯片上电时，通过调节电压调整单元，控制多个MOS管的上电时间小于或等于预设阈值。例如，控制多个MOS管的上电时间在500μs以内。

示例性的，每个待供电单元中可以分别包括一个芯片内核(core)，或者，每个待供电单元中可以分别包括多个并行连接的芯片内核。每个芯片内核可以包括一组计算单元和存储单元，或者也可以仅包括计算单元或存储单元。每级电压域的芯片内核，其电路中包括MOS管，MOS管的漏极或源极与工作电源相连。

示例性的，芯片还包括除芯片内核以外的其他模块，例如1/0(输入/输出)模块、PLL(Phase Locked Loop，锁相环)模块等。

在一实施例中，电压调整单元包括至少一电阻和至少一电容，其中，至少一电阻和至少一电容串联连接。例如，如图5所示，电压调整单元包括一电阻R0和一电容C0，其中，该电阻R0和该电容C0串联连接。电阻R0连接至每个MOS管的栅极，电容C0连接至每个MOS管的漏极或源极。

示例性的，至少一电阻为可调电阻，至少一电容为可变电容。也即，通过调节该可调电阻可以改变可调电阻的阻值，通过调节该可变电容可以改变可变电容的容值。通过调节可调电阻的阻值，和/或调节可变电容的容值，控制多个待供电单元的上电时间。

例如，通过调节电阻R0的阻值，和/或调节电容C0的容值，控制多个MOS管的上电时间。

上述实施例的芯片包括多个待供电单元，多个待供电单元采用并联方式连接，在每个待供电单元上分别形成一个电压域，每个待供电单元分别与电压调整单元串联连接；当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间，实现芯片快速上电，从而保障芯片上电时电压域的平衡。

本申请的实施例中还提供一种串联供电电路，如图6所示，图6为串联供电电路的一个结构示意图。串联供电电路包括电源端、接地端以及多个芯片，多个芯片在电源端与接地端之间串联连接。其中，芯片可以为上述任一实施例中所述的芯片。为了方便介绍，本实施例中以芯片的数量为N(N≥2)进行介绍，分别为第一芯片A1、第二芯片A2......第N芯片An，其中，第一芯片A1、第二芯片A2......第N芯片An之间串联连接，电源端VDD连接第一芯片A1、接地端VSS连接第N芯片An。

当采用如图6所示的串联供电电路进行供电时，由于其中每个芯片包括多个待供电单元，多个待供电单元采用并联方式连接，在每个待供电单元上分别形成一个电压域，每个待供电单元分别与电压调整单元串联连接；当芯片上电时，通过调节电压调整单元，控制多个待供电单元的上电时间，实现芯片快速上电，从而保障芯片上电时电压域的平衡。

本申请的实施例中还提供一种数据处理设备。请参阅图7，图7为数据处理设备的一个结构示意图。如图7所示，数据处理设备包括机箱、位于机箱内部的控制板、与控制板连接的扩展板、以及与扩展板连接的运算板，其中，运算板包含本申请上述任一实施例的芯片，或者运算板包含本申请上述任一实施例的串联供电电路。

数据处理设备中，控制板是整个数据处理设备的控制中心，控制板通过输入/输出扩展板发送指令和数据，运算板采用供电电路供电，是整个数据处理设备的运算中心。控制板将指令和数据下发到扩展板，扩展板将指令和数据转发到运算板，运算板运算后将结果通过扩展板返回到控制板，控制板通过有线网络接口上传到互联网中。另外，运算板还可以包括其他单元，例如供电保护电路，该供电保护电路可以在供电电路的整体温度异常时切断供电电源的供电。

本申请的实施例中还提供一种计算机服务器。请参阅图8，图8为计算机服务器的一个结构示意图。如图8所示，计算机服务器包括主板、与主板电连接的内存盘和硬盘、为主板供电的电源、以及中央处理单元，其中，中央处理单元包含本申请上述任一实施例的芯片，或者中央处理单元包含本申请上述任一实施例的串联供电电路。

本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于串联供电电路、数据处理设备、计算机服务器实施例而言，由于其与芯片实施例基本对应，所以描述的比较简单，相关之处参见芯片实施例的部分说明即可。

本申请的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本申请限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本申请的原理和实际应用，并且使本领域的普通技术人员能够理解本申请从而设计适于特定用途的带有各种修改的各种实施例。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。

以上所述，仅是本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种芯片，其特征在于，所述芯片包括多个待供电单元，所述多个待供电单元采用并联方式连接，在每个所述待供电单元上分别形成一个电压域；每个所述待供电单元分别与电压调整单元串联连接，当所述芯片上电时，通过调节所述电压调整单元，控制所述多个待供电单元的上电时间。

2.根据权利要求1所述的芯片，其特征在于，所述电压调整单元包括至少一电阻和至少一电容，所述至少一电阻和所述至少一电容串联连接。

3.根据权利要求2所述的芯片，其特征在于，所述至少一电阻为可调电阻，所述至少一电容为可变电容。

4.根据权利要求3所述的芯片，其特征在于，调节所述可调电阻的阻值，和/或调节所述可变电容的容值，以控制所述多个待供电单元的上电时间。

5.根据权利要求1所述的芯片，其特征在于，所述多个待供电单元的上电时间小于或等于预设阈值。

6.根据权利要求5所述的芯片，其特征在于，所述预设阈值设置为500μs。

7.根据权利要求1所述的芯片，其特征在于，所述待供电单元包括MOS管。

8.根据权利要求7所述的芯片，其特征在于，每个所述MOS管的栅极分别连接至所述电压调整单元的一端，所述电压调整单元的另一端连接至每个所述MOS管的漏极或源极。

9.根据权利要求1至8任一项所述的芯片，其特征在于，每个所述待供电单元与所述电压调整单元的串联电路上设置有稳压电阻。

10.一种串联供电电路，其特征在于，所述串联供电电路包括电源端、接地端以及多个如权利要求1至9任一项所述的芯片，所述多个芯片在所述电源端与所述接地端之间串联连接。

11.一种数据处理设备，其特征在于，包括机箱、位于所述机箱内部的控制板、与所述控制板连接的扩展板、以及与所述扩展板连接的运算板，所述运算板包含如权利要求1至9任一项所述的芯片，或者所述运算板包含如权利要求10所述的串联供电电路。

12.一种计算机服务器，其特征在于，包括主板、与所述主板电连接的内存盘和硬盘、为所述主板供电的电源、以及中央处理单元，所述中央处理单元包含如权利要求1至9任一项所述的芯片，或者所述中央处理单元包含如权利要求10所述的串联供电电路。

Images