CN114528794B - 一种基于混合型忆阻器的分数阶混沌电路设计方法 - Google Patents
一种基于混合型忆阻器的分数阶混沌电路设计方法 Download PDFInfo
- Publication number
- CN114528794B CN114528794B CN202210133064.3A CN202210133064A CN114528794B CN 114528794 B CN114528794 B CN 114528794B CN 202210133064 A CN202210133064 A CN 202210133064A CN 114528794 B CN114528794 B CN 114528794B
- Authority
- CN
- China
- Prior art keywords
- memristor
- chaotic
- order
- fractional
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000739 chaotic effect Effects 0.000 title claims abstract description 107
- 238000013461 design Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004088 simulation Methods 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- 238000004364 calculation method Methods 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000011161 development Methods 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 4
- 238000004422 calculation algorithm Methods 0.000 abstract description 9
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000005312 nonlinear dynamic Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 10
- 230000006399 behavior Effects 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 238000010587 phase diagram Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/12—Symbolic schematics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种基于混合型忆阻器的分数阶混沌电路设计方法，由磁控忆阻器、荷控忆阻器构建的五维整数阶混合型忆阻电路，其中磁控忆阻器模型含有平方根算法和绝对值算法，荷控忆阻器是一种新颖的广义忆阻器模型。本发明根据分数阶微积分Grunwald‑Letnikov定义，从整数阶电路模型推导出分数阶混合型忆阻混沌电路模型，采用0‑1测试、SALI检测、Lyapunov指数以及复杂度方法验证了该分数阶电路具有复杂的非线性动力学行为；结合FPGA技术，设计了同阶次和不同阶次的分数阶混合型忆阻混沌模型，硬件仿真与数值计算结果一致，在复杂动力学和数字电路领域具有着广泛的应用潜力。
Description
技术领域
本发明属于非线性混沌动力学和数字电路技术领域，涉及到忆阻器、分数阶混沌理论及分数阶混沌电路设计与仿真实现。
背景技术
忆阻器是除电容、电感、电阻之外的第四个电路基本元件，它描述了电荷q与磁 通之间的关系。1971年，Chua根据电路中基本变量组合的完备性原理，从理论上预 测了忆阻器元件的存在，对忆阻器的基本特性和功能进行了***的描述。2008年 Strukov在惠普实验室报告了纳米级忆阻器的成功物理实体实现。随着对忆阻器的深入 研究，其理论也得到了扩展。同时，各种类型的忆阻器模型也得到了研究，如广义边 界条件忆阻器模型、磁控/电控忆阻器模型、平滑广义非线性忆阻器模型、指数型忆阻 器模型等。忆阻器具有非线性特征，可以在动态***中产生混沌行为，混沌现象取决 于正的李亚普诺夫指数的数量、分岔图、0-1测试方法、SALI检测和复杂性等。
近年来，随着分数阶微积分的深入研究，分数阶混沌***引起了许多研究员的极大兴趣，它能够更加准确的描叙固有特性和物理特性。通过将整数阶***的研究扩展 到分数阶混沌***，各种类型的分数阶混沌***已经被提出，例如具有两个平衡和无 平衡的新型分数阶混沌***、新型分数阶超混沌忆阻器振荡器、分数阶无平衡混沌系 统、基于分数忆阻器的新型分数阶混沌***、新型变阶分数阶混沌***等。由于模拟 电路实现混沌***受外界环境影响，例如温度等，同时忆阻混沌电路对电路参数和初 始状态极其敏感，而FPGA技术具有容量大、可靠性高、低功耗等优点，采用数字电 路实现混沌***和分数阶混沌***的方式更加可靠和准确。许多研究员已经利用 FPGA技术实现了混沌***和分数阶混沌***的数字化，例如，分数阶Liu***的FPGA 实现、分数阶四翼混沌***的FPGA实现、分数阶忆阻混沌***的FPGA实现等。
发明内容
本发明的目的是提出一种基于混合型忆阻器的分数阶混沌电路与FPGA设计方法，首先利用一个荷控忆阻器、一个电感、两个电容、一个电阻以及一个磁控忆阻器 构建一个五维整数阶混沌电路，分析了该模型的非线性动力学行为；然后从整数阶模 型推导出分数阶模型，通过数值仿真发现其存在丰富的混沌现象，并研究了其混沌特 性以及复杂度；最后，结合FPGA技术设计出了同分数阶次和不同分数阶次的分数阶 混合型忆阻电路，在非线性动力学***和安全通信领域有着广泛的应用潜力。
本发明是通过以下技术方案实现的。
本发明所述的一种基于混合型忆阻器的分数阶混沌电路设计方法，包括以下步骤：
(S01)：构建由磁控忆阻器和荷控忆阻器混合组成的五维整数阶忆阻电路模型；
(S02)：数值仿真(S01)整数阶电路模型的非线性演化轨迹，并分析混合型忆 阻器的忆阻混沌特征；
(S03)：根据分数阶微积分Grunwald-Letnikov定义，结合(S01)整数阶混合型 忆阻混沌电路模型，推导出五维分数阶混合型忆阻混沌电路模型；
(S04)：对(S03)分数阶混合型忆阻混沌电路模型进行数值仿真与复杂度分析， 验证混沌现象的存在性；
(S05)：采用频域法对(S03)分数阶混合型忆阻混沌电路进行频域-时域转换， 利用DSP Builder技术，设计相同分数阶次和不同分数阶次混合型忆阻混沌数字化离散 模型；
(S06)：对(S05)同阶次和不同阶次数字化离散模型进行FPGA输入/输出控制 子模块设计，采用FPGA开发板和数模转换板，实现与数值计算相同的混沌吸引子， 以验证硬件***实现的可行性。
步骤(S01)所述的构建由磁控忆阻器和荷控忆阻器混合组成的五维整数阶忆阻电路模型，按如下步骤；
1)设计一个整数阶混合型忆阻电路图，根据基尔霍夫的KVL、KCL定理，电路 模型表达式为：
其中，V1，V2为电压、iL为电感电流、q为荷控忆阻器的电荷量、为磁控忆阻器的磁通量、C1，C2为电容、L为电感、R为电阻、/>为磁控忆导、M(q)为荷控忆 导；
2)磁通量形成的磁控忆阻器模型为：
其中，v为电压，i为电流，a1,a2,a3,a4,a5为磁控忆阻器内部参数；
3)电荷q形成的荷控忆阻器模型为：
其中，v为电压，i为电流，b1,b2,b3,b4,b5,b6为荷控忆阻器内部参数；
4)将公式(2)和(3)代入公式(1)中，整合磁控忆阻器和荷控忆阻器模型， 得到完整的五维混合型忆阻电路模型，即：
本发明的特点在于：构建的五维整数阶混合型忆阻混沌电路中，磁控广义忆阻器含有平方根算法、绝对值算法，同时荷控忆阻器是一个新型的广义忆阻器模型；研究 整数阶混合型忆阻混沌电路的Lyapunov指数、分岔图、庞加莱图以及磁控和荷控忆阻 器的特性曲线，验证了该电路具有丰富的非线性动力学行为；Grunwald-Letnikov定义 的分数阶混合型忆阻混沌电路通过数值仿真；采用0-1测试、SALI检测、Lyapunov 指数以及复杂度方法验证了分数阶混合型忆阻混沌电路具有复杂的混沌特性；运用 DSP Builder技术和FPGA技术，设计了同阶次和不同阶次分数阶混合型忆阻混沌电路， 验证了与数值仿真结果一致。
附图说明
图1为本发明构建的五维整数阶混合型忆阻混沌电路。
图2为本发明五个不同变量(x,y,z,w,u)的混沌吸引子轨迹图。
图3为本发明整数阶混合型忆阻混沌电路的Lyapunov指数谱，嵌套在大图中的小图为大图右上角小虚框的放大图。
图4为本发明整数阶混合型忆阻混沌电路的混沌特性图。其中，(a)为随参数b2变化的Lyapunov指数谱，(b)为随参数b2变化的分岔图，(c)为y＝0的x-u庞加莱图。
图5为本发明构建的磁控忆阻器的特性曲线。其中，(a)为随频率变化的v-i特 性曲线，(b)为随振幅变化的v-i特性曲线。
图6为本发明构建的荷控忆阻器的特性曲线。其中，(a)为随频率变化的i-v特 性曲线，(b)为随振幅变化的i-v特性曲线。
图7为本发明同阶次分数阶混合型忆阻混沌电路的状态轨迹图。其中，(a)为 qi＝0.925(i＝1,2,3,4,5)的状态轨迹，(b)为qi＝0.875(i＝1,2,3,4,5)的状态轨迹，(c) 为qi＝0.78(i＝1,2,3,4,5)的状态轨迹，(d)为qi＝0.74(i＝1,2,3,4,5)的状态轨迹。
图8为本发明不同阶次分数阶混合型忆阻混沌电路的状态轨迹图。其中，(a)为(q1,q2,q3,q4,q5)＝(0.51,0.95,0.95,0.95,0.85)的状态轨迹，(b)为(q1,q2,q3,q4,q5)＝(0.5,0.95,0.95,0.95,0.85) 的状态轨迹，(c)为(q1,q2,q3,q4,q5)＝(0.9,0.5,0.7,0.95,0.85)的状态轨迹，(d)为 (q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85)的状态轨迹，(e)为(q1,q2,q3,q4,q5)＝(0.9,0.45,0.95,0.95,0.85) 的状态轨迹，(f)为(q1,q2,q3,q4,q5)＝(0.9,0.95,0.63,0.95,0.85)的状态轨迹，(g)为 (q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.8,0.85)的状态轨迹，(h)为(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.05) 的状态轨迹。
图9为本发明同阶次qi＝0.95(i＝1,2,3,4,5)时，z-w状态图与0-1测试结果之间的关系，其中，(a)为z-w状态图(b5＝-9)，(b)为z-w状态图(b5＝-7)， (c)为b5＝-9的0-1测试结果，(d)为b5＝-7的0-1测试结果。
图10为本发明同阶次qi＝0.95(i＝1,2,3,4,5)时，b5＝-9和b5＝-7的SALI检测图。
图11为本发明采用FDE12算法的同阶次qi＝0.925(i＝1,2,3,4,5)的Lyapunov指数 谱。
图12为本发明同阶次qi＝0.95(i＝1,2,3,4,5)时，随参数b5变化的复杂度图。其中， (a)为SE复杂度，(b)为C0复杂度。
图13为本发明随参数qi(i＝1,2,3,4,5)变化的复杂度图。其中，(a)为SE复杂度，(b)为C0复杂度。
图14为本发明以b5-q为参考平面的复杂混沌相图。其中，(a)为SE复杂度的 复杂混沌相图，(b)为C0复杂度的复杂混沌相图。
图15为本发明构建的同阶次qi＝0.925(i＝1,2,3,4,5)时，分数阶混合型忆阻混沌电 路模型(14)的参数值图。
图16为本发明构建的不同阶次(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85)时，分数 阶混合型忆阻混沌电路模型(15)的参数值图。
图17为本发明DSP Builder设计的同阶次qi＝0.925(i＝1,2,3,4,5)分数阶混合型忆 阻混沌数字电路模型。
图18为本发明DSP Builder设计的不同阶次(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85) 分数阶混合型忆阻混沌数字电路模型。
图19为本发明构建的FPGA开发板、数模转换板与示波器连接图。
图20为本发明FPGA设计的同阶次qi＝0.925(i＝1,2,3,4,5)分数阶混合型忆阻混沌 电路的14位精度混沌吸引子轨迹。其中，(a)为x-y的混沌吸引子轨迹，(b)为z-w 的混沌吸引子轨迹，(c)为y-w的混沌吸引子轨迹，(d)为x-u的混沌吸引子轨迹。
图21为本发明FPGA设计的不同阶次(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85)分数 阶混合型忆阻混沌电路的14位精度混沌吸引子轨迹。其中，(a)为x-y的混沌吸引 子轨迹，(b)为z-w的混沌吸引子轨迹，(c)为y-w的混沌吸引子轨迹，(d)为x-u 的混沌吸引子轨迹。
具体实施方式
以下将结合附图和实施例，对本发明作进一步详细描述。
实施例1：整数阶混合忆阻器电路设计及整数阶电路模型的非线性演化轨迹与忆阻混沌特征分析。
整数阶混合型忆阻电路图如图1所示，它是由一个磁控忆阻器，一个荷控忆阻器组成的混合型忆阻器，另外还有一个电阻R，一个电感L，两个电容C1和C2形成完整 的模拟电路，其中，根据基尔霍夫的KVL，KCL定理得到相应的电路方程，即公式(1)， 磁控忆阻器模型和荷控忆阻器模型分别如公式(2)和(3)所描述，本发明所构建的 五维混合型忆阻器电路模型如公式(4)所描述。
1)选取x(t)＝V1(t),y(t)＝V2(t),z(t)＝iL(t),w(t)＝q(t),同时设置参 数R＝1,α＝1/C1＝3,β＝1/C2＝7.8,γ＝1/L＝27,a1＝15,a2＝-1.5,a3＝2,a4＝-1,a5＝1,b1＝-0.5,b2＝-2.6,b3＝2,b4＝1,b5＝-9,b6＝1，所构建的五维整数阶电路模型， 即公式(4)转换成：
图2展示了公式(5)中五个不同变量(x,y,z,w,u)的混沌吸引子状态图，图3显 示了整数阶混合型忆阻混沌电路的Lyapunov指数图，图4(a)、(b)、(c)分别显示 了随参数b2变化的Lyapunov指数图，随参数b2变化的分岔图以及y＝0的庞加莱图。
2)选取输入电压为v＝Asin(2πf1t)，可以获得在v-i平面上的磁控忆阻器的特征曲线，图5(a)显示了振幅A＝1V时，在不同频率f1＝0.056Hz，f1＝0.11Hz，f1＝0.5Hz 的特征曲线，图5(b)显示了频率f1＝0.11Hz时，在不同振幅A＝0.5V，A＝0.8V， A＝1V的特征曲线；而当输入电流为i＝Bsin(2πf2t)，可以获得在i-v平面上的荷控 忆阻器的特征曲线，图6(a)显示了振幅B＝1A时，在不同频率f2＝2Hz，f2＝8Hz， f2＝18Hz的特征曲线，图6(b)显示了频率f2＝2Hz时，在不同振幅B＝0.5A，B＝1 A，B＝1.3A的特征曲线。
实施例2：构造五维分数阶混合型忆阻混沌电路模型。
1)分数阶微积分Grunwald-Letnikov(GL)定义为：
其中，Γ(·)为Gamma函数，n-1≤q≤n，q为分数阶次，n为整数。
2)根据实施例1整数阶混合型忆阻混沌电路模型(5)，采用GL定义，可以得 到五维分数阶混合型忆阻混沌电路模型，即：
其中，qi(i＝1,2,3,4,5)为分数阶次。
实施例3：对分数阶混合型忆阻混沌电路进行数值仿真、混沌特性以及复杂度分析。
1)采用Matlab数值仿真，可得到图7(a)～(d)，它们分别展示了相同分数阶 次的状态轨迹图：
●qi＝0.925(i＝1,2,3,4,5)----------图7(a)
●qi＝0.875(i＝1,2,3,4,5)----------图7(b)
●qi＝0.78(i＝1,2,3,4,5)---------------图7(c)
●qi＝0.74(i＝1,2,3,4,5)---------------图7(d)
2)同样，采用Matlab数值仿真，可得到图8(a)～(h)，它们分别展示了不同 阶次的状态轨迹：
◆(q1,q2,q3,q4,q5)＝(0.51,0.95,0.95,0.95,0.85)----------图8(a)
◆(q1,q2,q3,q4,q5)＝(0.5,0.95,0.95,0.95,0.85)----------图8(b)
◆(q1,q2,q3,q4,q5)＝(0.9,0.5,0.7,0.95,0.85)--------------图8(c)
◆(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85)-----------图8(d)
◆(q1,q2,q3,q4,q5)＝(0.9,0.45,0.95,0.95,0.85)-----------图8(e)
◆(q1,q2,q3,q4,q5)＝(0.9,0.95,0.63,0.95,0.85)----------图8(f)
◆(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.8,0.85)------------图8(g)
◆(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.05)----------图8(h)
3)选取b5作为参考参数，通过0-1测试方法，SALI检测方法和FDE12算法对分 数阶混合型忆阻混沌电路进行混沌特性检测。
图9(a)、(b)、(c)、(d)分别展示了qi＝0.95(i＝1,2,3,4,5)时，b5＝-9 时z-w的状态图，b5＝-7时z-w的状态图，b5＝-9的0-1测试结果，b5＝-7 的0-1测试结果。
图10展示了qi＝0.95(i＝1,2,3,4,5)时，b5＝-9，b5＝-7相应的SALI检测结果。
图11展示了分数阶次qi＝0.925(i＝1,2,3,4,5)的Lyapunov指数谱，验证了分数 阶混合型忆阻混沌电路的混沌行为。
4)根据SE复杂度和C0复杂度的定义，选取b5作为参考参数，在分数阶次 qi＝0.95(i＝1,2,3,4,5)，可以看到图12(a)、(b)分别展示了随b5变化的SE复杂度 和C0复杂度；选取分数阶次qi(i＝1,2,3,4,5)作为参考参数，在参数b5＝-9，可以观察 到图13(a)、(b)分别展示了随qi(i＝1,2,3,4,5)变化的SE复杂度和C0复杂度；设 置以b5-q作为参考平面，图14(a)、(b)展现了SE复杂度和C0复杂度的复杂混 沌图。
实施例4：设计相同分数阶次和不同分数阶次混合型忆阻混沌数字离散化模型。
1)根据拉普拉斯频域转换性质(8)，对分数阶混合型忆阻混沌电路(7)进行频 域转换，可以得到频域形式的分数阶混合型忆阻混沌电路，即：
其中，
Q(s)＝L[q(t)]＝L[z(t)w(t)]，
R(s)＝L[r(t)]＝L[z(t)w(t)w(t)],
O(s)＝L[o(t)]＝L[z(t)z(t)],
V(s)＝L[v(t)]＝L[x(t)u(t)]。
2)采用频域法对频域化的分数阶混合型忆阻混沌电路进行时域转换，选取逼近误差为3dB的转换函数1/s0.95，1/s0.925，1/s0.9，1/s0.85，即：
设x1＝x,y1＝y,/>z1＝z,/>w1＝w,/>u1＝u,/>将式(11) 代入式(9)中，可以得到时域化的同阶次分数阶混合型忆阻混沌电路，即：
其中，A组、B组、C组、D组、E组相应的参数值如图15所示。
设x1＝x,y1＝y,/>z1＝z,/>w1＝w,/>u1＝u, 将式(11)、(12)和(13)代入式(9)中，可以得到时域化的不同 阶次分数阶混合型忆阻混沌电路，即：
其中，A组、B组、C组、D组、E组相应的参数值如图16所示。
3)通过欧拉算法将时域化的同阶次分数阶混合型忆阻混沌电路(14)实现为数字电路，即：
其中，采样间隔Δt＝1×10-4。利用DSP Builder技术对模型(16)进行数字电路设计， 图17显示了相同阶次qi＝0.925(i＝1,2,3,4,5)分数阶混合型忆阻混沌数字电路，
MATLAB/Simulink的DSP Builder技术能够将算法级实现为寄存器转换(RTL) 级，利用DSP Builder库中加法器模块、乘法器模块、数字积分模块、平方根模块、绝 对值模块、总线模块、输入输出模块、常数模块、增益模块、Signal Compiler模块等 等，对模型(16)进行设计。
4)同样的采用欧拉算法对时域化的不同阶次分数阶混合型忆阻混沌电路(15)实现为数字电路，采样间隔为Δt＝1×10-4，利用DSP Builder技术对模型(17)进行数字 电路设计，图18显示了不同阶次(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85)分数阶混合 型忆阻混沌数字电路，不同阶次分数阶混合型忆阻混沌数字电路模型为：
实施例5：同阶次和不同阶次分数阶混合型忆阻混沌数字电路模型的FPGA实现。
1)利用DSP Builder库中Signal Compiler模块将分数阶混合型忆阻混沌数字电路 的.mdl文件转变为QuartusⅡ软件的.VHDL文件，对所生成的QuartusⅡ工程项目进行分析、编译以及综合，运用Verilog HDL语言，设计相应的按键输出模块、输出控制 模块，整合所有模块，生成完整的分数阶混合型忆阻混沌数字电路工程。
2)利用Signal Compiler模块将.mdl文件转变为.VHDL文件，通过QuartusⅡ软件对文件进行分析、编译以及综合，设计相应的按键输出模块、输出控制模块、分频模 块，整理所有模块，把FPGA开发板、数模转换板以及示波器相匹配连接。
3)图19是相同阶次qi＝0.925(i＝1,2,3,4,5)时，将.sof文件烧入FPGA开发板中，观察示波器所呈现出的14位精度混沌吸引子轨迹，如图20所示。
3)不同阶次(q1,q2,q3,q4,q5)＝(0.9,0.95,0.95,0.95,0.85)分数阶混合型忆阻混沌电路的 14位精度混沌吸引子轨迹，如图21所示。显然，不同阶次分数阶混合型忆阻混沌电 路的FPGA设计更为复杂，重点是在于频域形式的***(9)通过不同的频域转换函数 逼近为时域化的***(15)。
本发明中FPGA开发板采用的是Cyclone IV系列的EP4CE115F29C7N芯片，同时 数模转换板为14位高性能高速双通道数模转换芯片AD9767，AD9767与FPGA芯片 的时钟频率同步为50MHz，通过QuartusⅡ编译生成的.sof文件下载至FPGA开发板 中，通过示波器能观察到相应的输出图。由于数模转换位是14位，硬件实验结果与数 值仿真结果整体上是非常吻合一致的，说明本发明中分数阶次的FPGA设计未来可以 实际应用。
Claims (1)
1.一种基于混合型忆阻器的分数阶混沌电路的设计方法，其特征是包括以下步骤：
(S01)：构建由磁控忆阻器和荷控忆阻器混合组成的五维整数阶忆阻电路模型；
(S02)：数值仿真(S01)整数阶电路模型的非线性演化轨迹，并分析混合型忆阻器的忆阻混沌特征；
(S03)：根据分数阶微积分Grunwald-Letnikov定义，结合(S01)整数阶混合型忆阻混沌电路模型，推导出五维分数阶混合型忆阻混沌电路模型；
(S04)：对(S03)分数阶混合型忆阻混沌电路模型进行数值仿真与复杂度分析，验证混沌现象的存在性；
(S05)：采用频域法对(S03)分数阶混合型忆阻混沌电路进行频域-时域转换，利用DSPBuilder技术，设计相同分数阶次和不同分数阶次混合型忆阻混沌数字化离散模型；
(S06)：对(S05)同阶次和不同阶次数字化离散模型进行FPGA输入/输出控制子模块设计，采用FPGA开发板和数模转换板，实现与数值计算相同的混沌吸引子，以验证硬件***实现的可行性；
步骤(S01)所述的构建由磁控忆阻器和荷控忆阻器混合组成的五维整数阶忆阻电路模型，按如下步骤：
1)设计一个整数阶混合型忆阻电路图，根据基尔霍夫的KVL、KCL定理，电路模型表达式为：
其中，V1，V2为电压、iL为电感电流、q为荷控忆阻器的电荷量、为磁控忆阻器的磁通量、C1，C2为电容、L为电感、R为电阻、/>为磁控忆导、M(q)为荷控忆导；
2)磁通量形成的磁控忆阻器模型为：
其中，v为电压，i为电流，a1,a2,a3,a4,a5为磁控忆阻器内部参数；
3)电荷q形成的荷控忆阻器模型为：
其中，v为电压，i为电流，b1,b2,b3,b4,b5,b6为荷控忆阻器内部参数；
4)将公式(2)和(3)代入公式(1)中，整合磁控忆阻器和荷控忆阻器模型，得到完整的五维混合型忆阻电路模型，即：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210133064.3A CN114528794B (zh) | 2022-02-14 | 2022-02-14 | 一种基于混合型忆阻器的分数阶混沌电路设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210133064.3A CN114528794B (zh) | 2022-02-14 | 2022-02-14 | 一种基于混合型忆阻器的分数阶混沌电路设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114528794A CN114528794A (zh) | 2022-05-24 |
| CN114528794B true CN114528794B (zh) | 2024-05-07 |
Family
ID=81622760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210133064.3A Active CN114528794B (zh) | 2022-02-14 | 2022-02-14 | 一种基于混合型忆阻器的分数阶混沌电路设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114528794B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107092746A (zh) * | 2017-04-19 | 2017-08-25 | 江西理工大学 | 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法 |
| CN107947914A (zh) * | 2017-12-25 | 2018-04-20 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
| CN109347616A (zh) * | 2018-09-21 | 2019-02-15 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
| CN109359400A (zh) * | 2018-10-25 | 2019-02-19 | 江西理工大学 | 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8249838B2 (en) * | 2009-11-17 | 2012-08-21 | The United States Of America As Represented By The Secretary Of The Air Force | Method and apparatus for modeling memristor devices |
| US9600238B2 (en) * | 2011-03-01 | 2017-03-21 | King Abdullah University of Science and Technology (KAUST) | Fully digital chaotic differential equation-based systems and methods |
-
2022
- 2022-02-14 CN CN202210133064.3A patent/CN114528794B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107092746A (zh) * | 2017-04-19 | 2017-08-25 | 江西理工大学 | 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法 |
| CN107947914A (zh) * | 2017-12-25 | 2018-04-20 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
| CN109347616A (zh) * | 2018-09-21 | 2019-02-15 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
| CN109359400A (zh) * | 2018-10-25 | 2019-02-19 | 江西理工大学 | 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 一种新型双忆阻混沌***动力学及其电路实现研究;黄丽丽;顾加成;陆天爱;雷腾飞;;电子器件;20200420(02);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114528794A (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lai et al. | Two-memristor-based chaotic system with infinite coexisting attractors | |
| Wang et al. | Infinitely many coexisting conservative flows in a 4D conservative system inspired by LC circuit | |
| Kuh et al. | Nonlinear circuit theory: Resistive networks | |
| El Aroudi et al. | Quasiperiodicity and chaos in the DC–DC buck–boost converter | |
| Antao et al. | ARCHGEN: Automated synthesis of analog systems | |
| EP0742526B1 (en) | Method for simulating a circuit | |
| CN109359400B (zh) | 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法 | |
| CN110688817B (zh) | 五维四翼忆阻超混沌***及其设计、分析及实现方法 | |
| US6272669B1 (en) | Method for configuring a programmable semiconductor device | |
| Leblebici et al. | A compact high-speed (31, 5) parallel counter circuit based on capacitive threshold-logic gates | |
| EP0855663A2 (en) | Efficient integrated circuit | |
| Gu et al. | Cascaded bi-memristor hyperchaotic map | |
| CN114528794B (zh) | 一种基于混合型忆阻器的分数阶混沌电路设计方法 | |
| Vijayakumar et al. | Hidden and self-excited collective dynamics of a new multistable hyper-Jerk system with unique equilibrium | |
| Yang et al. | Non-homogeneous non-inductive chaotic circuit based on fractional-order active generalized memristor and its FPGA implementation | |
| Xu et al. | Hardware design of a kind of grid multi-scroll chaotic system based on a MSP430f169 chip | |
| Yan et al. | Symmetric coexisting attractors in a novel memristors-based Chuas chaotic system | |
| CN103607182B (zh) | 一种多分量混合信号发生器及多分量混合信号发生方法 | |
| Santamaria et al. | Microelectronic implementations of fractional-order integrodifferential operators | |
| CN115130411A (zh) | 一种基于fpga和dac的实时可重构通用忆阻器仿真方法 | |
| Ghasemzadeh et al. | A new mixed-signal CMOS fuzzy logic controller in current mode | |
| Ananthan et al. | FPGA-based parallel architecture for PID control algorithm and HDL co-simulation | |
| Petrzela | Canonical hyperchaotic oscillators with single generalized transistor and generative two-terminal elements | |
| Wang et al. | Diverse bursting oscillations in an asymmetric memristive Sallen-Key filter | |
| Mudrov et al. | FPGA-based Hardware-in-the-Loop system bits capacity evaluation based on induction motor model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |