CN114520927B - 视频处理方法、装置和设备以及显示*** - Google Patents
视频处理方法、装置和设备以及显示*** Download PDFInfo
- Publication number
- CN114520927B CN114520927B CN202011297939.0A CN202011297939A CN114520927B CN 114520927 B CN114520927 B CN 114520927B CN 202011297939 A CN202011297939 A CN 202011297939A CN 114520927 B CN114520927 B CN 114520927B
- Authority
- CN
- China
- Prior art keywords
- field
- count value
- sync
- signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 26
- 230000001360 synchronised effect Effects 0.000 claims abstract description 41
- 230000000630 rising effect Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 101000885387 Homo sapiens Serine/threonine-protein kinase DCLK2 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 102100039775 Serine/threonine-protein kinase DCLK2 Human genes 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明实施例公开一种视频处理方法、一种视频处理装置和一种视频处理设备以及一种显示***。所述视频处理方法例如包括：获取软件解码后DP格式视频源和硬件解码后DP格式视频源；基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数；基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同。本发明可以实现硬件解码后DP格式视频源和软件解码后DP格式视频源的同步显示。
Description
技术领域
本发明实施例涉及视频处理技术领域，尤其涉及一种视频处理方法、一种视频处理装置和一种视频处理设备以及一种显示***。
背景技术
目前，视频处理设备在对多个DP格式视频源进行拼接显示时，如果这多个DP格式视频源的解码方案不同，例如分别进行软件解码和硬件解码，那么会出现多个DP格式视频源无法同步显示的情况。举例而言，如图1所示，Video1和Video2为两个同步的DP格式视频源，其视频时序完全一致。视频处理设备通过两个不同的输入接口接收两个DP格式视频源，其中一个接口为DP1.2，输入的DP格式视频源需要经过DP软核进行软件解码，另一个接口为DP1.1，输入的DP格式视频源需要经过硬件芯片例如IT6506E芯片进行硬件解码。然而DP软核进行软件解码后会将原视频的场同步信号(VS)的时序破坏，而硬件芯片进行硬件解码后视频的VS与原视频保持一致，这就导致两路DP格式视频源经过不同解码方案后得到的VS信号不再对齐，且时序差异较大，从而导致FPGA应用这两路DP格式视频解码后的VS信号对这两路视频进行视频同步处理时由于两路VS信号时序差异较大，导致处理后两个视频显示不同步，严重影响显示效果。
发明内容
因此，为克服前述现有相关技术中的缺陷和不足，本发明实施例公开一种视频处理方法、一种视频处理装置、一种视频处理设备和一种显示***以及一种计算机可读存储介质，其可以实现硬件解码DP格式视频源和软件解码DP格式视频源的同步显示，保证显示效果。
第一方面，本发明实施例公开一种视频处理方法，包括：获取软件解码后DP格式视频源和硬件解码后DP格式视频源；基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数；基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同。
以上通过基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号以及第一使能信号生成场同步调节参数，以基于场同步调节参数对第一场同步信号进行调节得到目标场同步信号，目标场同步信号与硬件解码后DP格式视频源中的第二场同步信号相同，即本实施例通过对软件解码后DP格式视频源中的场同步信号进行调节至与硬件解码后DP格式视频源中的场同步信号相同，可以避免现有相关技术中使用软件解码方案和硬件解码方案分别对DP格式视频源进行解码后得到的场同步信号不再对齐，且时序差异较大所引起的弊端，可以实现对软件解码后DP格式视频源中的场同步性信号进行实时动态调节，实现了硬件解码后DP格式视频源和软件解码后DP格式视频源的同步显示，保证显示效果。
在本发明的一个实施例中，所述基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数，包括：基于所述第一行同步信号、所述第一场同步信号和所述第一使能信号得到行同步信息、场同步信息以及使能信息；基于所述行同步信息、所述场同步信息以及所述使能信息生成所述场同步调节参数。
以上通过基于软件解码后DP格式视频源中的行同步信号、场同步信号以及使能信号得到对应的行同步信息、场同步信息以及使能信息，从而基于行同步信息、场同步信息和使能信息生成场同步调节参数，可以实现对软件解码后DP格式视频源中的场同步信号即第一场同步信号进行实时动态调节，保证了软件解码后DP格式视频源与硬件解码后DP格式视频源的拼接显示同步性。
在本发明的一个实施例中，所述行同步信息包括：行同步周期计数值，所述场同步信息包括：场同步周期计数值和场同步有效计数值，所述使能信息包括：场同步使能计数值和行同步使能计数值；所述基于所述行同步信息、所述场同步信息以及所述使能信息生成所述场同步调节参数，包括：基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值；基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，其中所述场同步下降沿计数值和所述场同步上升沿计数值组成所述场同步调节参数。
通过生成场同步下降沿计数值和场同步上升沿计数值从而得到场同步调节参数，保证了对软件解码后DP格式视频源中的场同步信号的调节准确度。
在本发明的一个实施例中，所述基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值，包括：对所述场同步周期计数值和所述场同步使能计数值进行减法运算得到第一运算结果；对所述第一运算结果和所述行同步周期计数值进行乘法运算得到第二运算结果；对所述行同步周期计数值和所述行同步使能计数值进行减法运算得到第三运算结果；对所述第二运算结果和所述第三运算结果进行加法运算得到所述场同步下降沿计数值。
在本发明的一个实施例中，所述基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，包括：对所述场同步有效计数值和所述行同步周期计数值进行乘法运算得到第四运算结果；对所述第四运算结果和所述场同步下降沿计数值进行加法运算得到所述场同步上升沿计数值。
在本发明的一个实施例中，所述基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，包括：以每一帧最后一个所述第一使能信号的下降沿为参考起始点开始对输入的时钟信号进行计数，直至第一计数值与所述场同步下降沿计数值相同时产生所述目标场同步信号的下降沿，以及直至第二计数值与所述场同步上升沿计数值相同时产生所述目标场同步信号的上升沿，从而得到所述目标场同步信号。
以上通过在每一帧的最后一个第一使能信号的下降沿为参考起始点开始对输入的时钟信号进行计数，直至第一计数值与场同步下降沿计数值相同时产生目标场同步信号的下降沿以及直至第二计数值与场同步信号上升沿计数值相同时产生目标场同步信号的上升沿，从而生成目标场同步信号，由此保证可目标场同步信号与硬件解码后DP格式视频中的场同步信号的一致性，从而实现软件解码后DP格式视频源与硬件解码后DP格式视频源的拼接显示同步性。
在本发明的一个实施例中，在所述基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号之后，还包括：基于所述目标场同步信号对所述软件解码后DP格式视频源进行视频处理、以及基于所述第二场同步信号对所述硬件解码后DP格式视频源进行视频处理，并输出同步显示。
通过基于目标场同步信号和第二场同步信号分别对软件解码后DP格式视频源和硬件解码后DP格式视频源进行视频处理后输出同步显示，保证了软件解码后DP格式视频源与硬件解码后DP格式视频源的拼接显示的同步性。
第二方面，本发明实施例公开一种视频处理装置，用于执行前述任意一种视频处理方法，视频处理装置包括：视频获取模块，用于获取软件解码后DP格式视频源和硬件解码后DP格式视频源；参数生成模块，用于基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数；信号调节模块，用于基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同。
第三方面，本发明实施例公开的一种视频处理设备，包括：微处理器；可编程逻辑器件，连接所述微处理器；其中所述微处理器和所述可编程逻辑器件配合实现前述任意一种视频处理方法。
第四方面，本发明实施例公开的一种显示***，包括：视频处理设备，其中所述视频处理设备用于执行前述任意一种视频处理方法；目标显示屏，连接所述视频处理设备，用于同步显示所述软件解码后DP格式视频源和所述硬件解码后DP格式视频源。
第五方面，本发明实施例公开的一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，存储的所述计算机程序被处理器执行时能够实现如前述任意一种视频处理方法。
上述一个或多个技术方案可以具有以下优点或有益效果：通过对软件解码后DP格式视频源中的场同步信号进行调节至与硬件解码后DP格式视频源中的场同步信号相同，可以避免现有相关技术中使用软件解码方案和硬件解码方案分别对DP格式视频源进行解码后得到的场同步信号不再对齐，且时序差异较大所引起的弊端，可以实现对软件解码后DP格式视频源中的场同步性信号进行实时动态调节，实现了硬件解码后DP格式视频源和软件解码后DP格式视频源的同步显示，保证显示效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有相关技术中视频处理设备接收DP格式视频源的流向示意图。
图2为本发明的一个实施例公开的一种视频处理方法的流程示意图。
图3为图2所示的视频处理方法中步骤S13的流程示意图。
图4为本发明的一个实施例公开的一种显示***的结构示意图。
图5为本发明的一个实施例公开的一种视频处理设备的结构示意图。
图6为本发明的一个实施例公开的一种视频处理方法的一种具体实施方式涉及的软件解码后DP格式视频源和硬件解码后DP格式视频源各自对应的场同步信号以及使能信号的信号示意图。
图7为本发明的一个实施例公开的一种视频处理方法的一种具体实施方式涉及的软件解码后DP格式视频源的第一场同步信号、第一行同步信号以及第一使能信号的信号示意图。
图8为本发明的一个实施例公开的一种视频处理装置的结构示意图。
图9为本发明的一个实施例公开的一种计算机可读存储介质的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本发明的一个实施例公开的一种视频处理方法，包括步骤S11至步骤S15。
S11：获取软件解码后DP格式视频源和硬件解码后DP格式视频源；
S13：基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数；
S15：基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同。
其中，步骤S11中提到的软件解码后DP格式视频源可以理解为通过DP软核对DP格式视频源进行解码后得到的软件解码后DP格式视频源，提到的硬件解码后DP格式视频源可以理解为通过DP视频源硬件解码芯片对DP格式视频源进行解码后得到的硬件解码后DP格式视频源，其中DP视频源硬件解码芯片例如为IT6506E芯片。
步骤S13中提到的第一行同步信号即HS信号，第一场同步信号即VS信号，第一使能信号即DE信号，提到的场同步调节参数例如包括：场同步上升沿计数值和场同步下降沿计数值。
步骤S15中提到的对第一场同步信号进行调节也可以理解为对第一场同步信号进行VS整形，提到的目标场同步信号与第二场同步信号相同可以理解为上升沿和下降沿完全对齐，且具有相同的时序。
以上通过基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号以及第一使能信号生成场同步调节参数，以基于场同步调节参数对第一场同步信号进行调节得到目标场同步信号，目标场同步信号与硬件解码后DP格式视频源中的第二场同步信号相同，即本实施例通过对软件解码后DP格式视频源中的场同步信号进行调节至与硬件解码后DP格式视频源中的场同步信号相同，可以避免现有相关技术中使用软件解码方案和硬件解码方案分别对DP格式视频源进行解码后得到的场同步信号不再对齐，且时序差异较大所引起的弊端，可以实现对软件解码后DP格式视频源中的场同步性信号进行实时动态调节，实现了硬件解码后DP格式视频源和软件解码后DP格式视频源的同步显示，保证显示效果。
进一步地，如图3所示，步骤S13例如包括步骤S131和步骤S132。
步骤S131：基于所述第一行同步信号、所述第一场同步信号和所述第一使能信号得到行同步信息、场同步信息以及使能信息；
步骤S132：基于所述行同步信息、所述场同步信息以及所述使能信息生成所述场同步调节参数。
其中，步骤S131中提到的行同步信息例如包括：行同步周期计数值，提到的场同步信息例如包括：场同步周期计数值和场同步有效计数值，提到的使能信息例如包括：场同步使能计数值和行同步使能计数值。
以上通过基于软件解码后DP格式视频源中的行同步信号、场同步信号以及使能信号得到对应的行同步信息、场同步信息以及使能信息，从而基于行同步信息、场同步信息和使能信息生成场同步调节参数，可以实现对软件解码后DP格式视频源中的场同步信号即第一场同步信号进行实时动态调节，保证了软件解码后DP格式视频源与硬件解码后DP格式视频源的拼接显示同步性。
进一步地，前述提到的步骤S132例如包括：
基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值；以及
基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，其中所述场同步下降沿计数值和所述场同步上升沿计数值组成所述场同步调节参数。
以上通过生成场同步下降沿计数值和场同步上升沿计数值从而得到场同步调节参数，保证了对软件解码后DP格式视频源中的场同步信号的调节准确度。
进一步地，前述提到的基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值，例如包括：
对所述场同步周期计数值和所述场同步使能计数值进行减法运算得到第一运算结果；
对所述第一运算结果和所述行同步周期计数值进行乘法运算得到第二运算结果；
对所述行同步周期计数值和所述行同步使能计数值进行减法运算得到第三运算结果；以及
对所述第二运算结果和所述第三运算结果进行加法运算得到所述场同步下降沿计数值。
即基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值计算生成场同步下降沿计数值的计算公式为：DelayFall＝H_Total*(V_Total-V_DeEnd)+(H_Total-H_DeEnd)，其中DelayFall为场同步下降沿计数值，H_Total为行同步周期计数值，V_Total为场同步周期计数值，V_DeEnd为场同步使能计数值，H_DeEnd为行同步使能计数值。
进一步地，前述提到的基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，例如包括：
对所述场同步有效计数值和所述行同步周期计数值进行乘法运算得到第四运算结果；以及
对所述第四运算结果和所述场同步下降沿计数值进行加法运算得到所述场同步上升沿计数值。
即基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值的计算公式为：
DelayRaise＝V_SyncStart*H_Total+DelayFall，其中DelayRaise为场同步上升沿计数值，V_SyncStart为场同步有效计数值，H_Total为行同步周期计数值，DelayFall为场同步下降沿计数值。
进一步地，前述提到的步骤S15例如包括：以每一帧最后一个所述第一使能信号的下降沿为参考起始点开始对输入的时钟信号进行计数，直至第一计数值与所述场同步下降沿计数值相同时产生所述目标场同步信号的下降沿，以及直至第二计数值与所述场同步上升沿计数值相同时产生所述目标场同步信号的上升沿，从而得到所述目标场同步信号。
以上通过在每一帧的最后一个第一使能信号的下降沿为参考起始点开始对输入的时钟信号进行计数，直至第一计数值与场同步下降沿计数值相同时产生目标场同步信号的下降沿以及直至第二计数值与场同步信号上升沿计数值相同时产生目标场同步信号的上升沿，从而生成目标场同步信号，由此保证可目标场同步信号与硬件解码后DP格式视频中的场同步信号的一致性，从而实现软件解码后DP格式视频源与硬件解码后DP格式视频源的拼接显示同步性。
进一步地，本实施例公开的视频处理方法在步骤S15之后例如还包括：基于所述目标场同步信号对所述软件解码后DP格式视频源进行视频处理、以及基于所述第二场同步信号对所述硬件解码后DP格式视频源进行视频处理，并输出同步显示。
其中提到的视频处理例如包括图层处理等视频处理操作。
以上通过基于目标场同步信号和第二场同步信号分别对软件解码后DP格式视频源和硬件解码后DP格式视频源进行视频处理后输出同步显示，保证了软件解码后DP格式视频源与硬件解码后DP格式视频源的拼接显示的同步性。
为了更好地理解本实施例，下面结合图4至图7对本实施例公开的视频处理方法的一个具体实施方式进行举例说明。
参见图4，本具体实施方式公开了一种显示***200，包括视频处理设备100和目标显示屏210。视频处理设备100例如用于执行前述公开的视频处理方法，目标显示屏210连接视频处理设备100，用于同步显示软件解码后DP格式视频源和硬件解码后DP格式视频源。
如图5所示，视频处理设备100例如包括：微处理器110和连接微处理器110的可编程逻辑器件130，其中微处理器110和可编程逻辑器件130配合实现前述公开的视频处理方法。其中，微处理器110例如为MCU(Microcontroller Unit：微控制单元)，又称单片微型计算机(Single Chip Microcomputer)或者单片机，或者，是其他具有一定的数据处理及运算能力的微处理器，比如ARM处理器等。可编程逻辑器件130例如为FPGA(Field－Programmable Gate Array，现场可编程门阵列)或其他类似逻辑器件。
此外，视频处理设备100例如还设置有连接可编程逻辑器件130的多个DP输入接口，用于接收输入的DP格式视频源，举例而言，视频处理设备100例如设置有两个DP输入接口，接收输入的两路DP格式视频源，这两路DP格式视频源的视频时序完全一致。其中一个DP输入接口例如为DP1.2接口，另一个DP输入接口例如为DP1.1接口，其中DP1.1接口需要连接DP格式视频源解码芯片例如IT6506E解码芯片进行硬件解码，DP1.2接口需要连接DP软核进行软件解码，其中，DP软核例如设置在可编程逻辑器件130的内部，微处理器110例如通过AXI总线配置DP软核开始工作进行软件解码，此外在可编程逻辑器件和DP1.2接口之间例如还可以设置有DP159芯片，在DP软核进行软件解码之前，微处理器110先通过IIC总线配置DP159芯片使其恢复出DP格式视频源的时钟完成解码的初始化之后在进行软件解码。基于前述步骤可编程逻辑器件130可以获取一路软件解码后DP格式视频源和一路硬件解码后DP格式视频源。
其中，软件解码后DP格式视频源例如包括：第一RGB数据信号、第一场同步信号VS1、第一行同步信号HS1以及第一使能信号DE1，此外还包括第一像素时钟信号DCLK1。硬件解码后DP格式视频源例如包括：第二RGB数据信号、第二场同步信号VS2、第二行同步信号HS2以及第二使能信号DE2，此外还包括第二像素时钟信号DCLK2。其中，第一行同步信号HS1和第一使能信号DE1分别与第二行同步信号HS2和第二使能信号DE2相同，其中软件解码后DP格式视频源的第一场同步信号VS1时序会被破坏，导致与硬件解码后DP格式视频源的第二场同步信号VS2不同，参见图6。
可编程逻辑器件130会基于第一场同步信号VS1、第一行同步信号HS1以及第一使能信号DE1得到场同步信息、行同步信息以及使能信息，然后将场同步信息、行同步信息以及使能信息发送至微处理器110，微处理器110基于场同步信息、行同步信息以及使能信息生成场同步调节参数。
举例而言，如图7所示，提到的行同步信息例如包括：行同步周期计数值H_Total，提到的场同步信息例如包括：场同步周期计数值V_Total和场同步有效计数值V_SyncStart，提到的使能信息例如包括：场同步使能计数值V_DeEnd和行同步使能计数值H_DeEnd。微处理器110会基于行同步周期计数值H_Total、行同步使能计数值H_DeEnd以及场同步周期计数值V_Total和场同步使能计数值V_DeEnd生成场同步下降沿计数值DelayFall，以及基于场同步下降沿计数值DelayFall、场同步有效计数值V_SyncStart和行同步周期计数值H_Total生成场同步上升沿计数值DelayRaise，其中场同步下降沿计数值DelayFall和场同步上升沿计数值DelayRaise组成前述提到的场同步调节参数。
具体地，微处理器110生成场同步下降沿计数值DelayFall和场同步上升沿计数值DelayRaise的计算公式为：
DelayFall＝H_Total*(V_Total-V_DeEnd)+(H_Total-H_DeEnd)；
DelayRaise＝V_SyncStart*H_Total+DelayFall。
微处理器110计算得到场同步下降沿计数值DelayFall和场同步上升沿计数值DelayRaise之后，例如通过FSMC总线下发给可编程逻辑器件130。可编程逻辑器件130根据场同步调节参数对软件解码后DP格式视频源中的第一场同步信号VS1进行调节得到目标场同步信号，目标场同步信号与硬件解码后DP格式视频源中的第二场同步信号VS2相同，即可编程逻辑器件130基于场同步下降沿计数值DelayFall和场同步上升沿计数值DelayRaise对第一场同步信号VS1进行整形使其与第二场同步信号VS2相同。
具体地，可编程逻辑器件130内部例如设置有连接DP软核的VS整形模块，VS整形模块以每一帧最后一个第一使能信号DE1的下降沿为参考起始点开始对输入的时钟信号进行计数，其中时钟信号可以由外部时钟产生，当然也可以由内部时钟产生，VS整形模块对时钟信号进行计数直至第一计数值与场同步下降沿计数值DelayFall相同时产生目标场同步信号的下降沿，以及直至第二计数值与场同步上升沿计数值DelayRaise相同时产生目标场同步信号的上升沿，从而得到所述目标场同步信号，简而言之，VS整形模块其在检测每一帧的最后一个DE1的下降沿，以此延时至DelayFall的计数值后产生目标场同步信号的下降沿，延时至DelayRaise的计数值产生目标场同步信号的上升沿，从而完成第一场同步信号VS1的整形。
可编程逻辑器件130内部的视频处理模块可以基于目标场同步信号和第二场同步信号分别对软件解码后DP格式视频源和硬件解码后DP格式视频源进行视频处理后输出到目标显示屏210上进行同步显示。此处的视频处理可以理解为图层处理等。
提到的目标显示屏210例如为LED显示屏，由多个LED显示箱体拼接而言，每个LED显示箱体例如包括接收卡和连接接收卡的至少一个LED灯板，其中接收卡例如包括网口、电连接网口的可编程逻辑器件以及存储器等器件。视频处理设备100例如连接目标显示屏210的接收卡。
此外，如图8所示，本发明的一个实施例公开了一种视频处理装置300，包括：视频获取模块310、参数生成模块330和信号调节模块350。
其中，视频获取模块310用于获取软件解码后DP格式视频源和硬件解码后DP格式视频源。参数生成模块330用于基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数。信号调节模块350用于基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同。
进一步地，参数生成模块330包括：信息获取单元和参数生成单元，其中信息获取单元用于基于所述第一行同步信号、所述第一场同步信号和所述第一使能信号得到行同步信息、场同步信息以及使能信息，参数生成单元用于基于所述行同步信息、所述场同步信息以及所述使能信息生成所述场同步调节参数。
其中，提到的行同步信息例如包括：行同步周期计数值，提到的场同步信息例如包括：场同步周期计数值和场同步有效计数值，提到的使能信息包括：场同步使能计数值和行同步使能计数值。参数生成单元例如包括：第一计数值生成子单元和第二计数值生成子单元，第一计数值生成子单元用于基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值。第二计数值生成子单元用于基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，其中所述场同步下降沿计数值和所述场同步上升沿计数值组成所述场同步调节参数。
进一步地，第一计数值生成子单元具体用于：对所述场同步周期计数值和所述场同步使能计数值进行减法运算得到第一运算结果；对所述第一运算结果和所述行同步周期计数值进行乘法运算得到第二运算结果；对所述行同步周期计数值和所述行同步使能计数值进行减法运算得到第三运算结果；以及对所述第二运算结果和所述第三运算结果进行加法运算得到所述场同步下降沿计数值。
进一步地，第二计数值生成子单元具体用于：对所述场同步有效计数值和所述行同步周期计数值进行乘法运算得到第四运算结果；以及对所述第四运算结果和所述场同步下降沿计数值进行加法运算得到所述场同步上升沿计数值。
进一步地，信号调节模块350具体用于以每一帧最后一个所述第一使能信号的下降沿为参考起始点开始对输入的时钟信号进行计数，直至第一计数值与所述场同步下降沿计数值相同时产生所述目标场同步信号的下降沿，以及直至第二计数值与所述场同步上升沿计数值相同时产生所述目标场同步信号的上升沿，从而得到所述目标场同步信号。
进一步地，本实施例公开的视频处理装置还包括：视频处理模块，用于基于所述目标场同步信号对所述软件解码后DP格式视频源进行视频处理、以及基于所述第二场同步信号对所述硬件解码后DP格式视频源进行视频处理，并输出同步显示。
需要说明的是，本实施例公开的视频处理装置300所实现的视频处理方法如前述实施例述，故在此不再进行详细讲述。可选地，本实施例中的各个模块、单元和上述其他操作或功能分别为了实现前述实施例中的方法。
此外，如图9所示，本发明的一个实施例公开了一种计算机可读存储介质400。计算机可读存储介质400例如为非易失性存储器，例如为：磁介质(如硬盘、软盘和磁带)，光介质(如CDROM盘和DVD)，磁光介质(如光盘)以及专门构造为用于存储和执行计算机可执行指令的硬件装置(如只读存储器(ROM)、随机存取存储器(RAM)、闪存等)。计算机可读存储介质400上存储有计算机程序410。计算机可读存储介质400可由一个或多个处理器或处理装置来执行计算机程序410，以实施前述实施例中的视频处理方法。
综上所述，以上实施例通过基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号以及第一使能信号生成场同步调节参数，以基于场同步调节参数对第一场同步信号进行调节得到目标场同步信号，目标场同步信号与硬件解码后DP格式视频源中的第二场同步信号相同，即通过对软件解码后DP格式视频源中的场同步信号进行调节至与硬件解码后DP格式视频源中的场同步信号相同，可以避免现有相关技术中使用软件解码方案和硬件解码方案分别对DP格式视频源进行解码后得到的场同步信号不再对齐，且时序差异较大所引起的弊端，可以实现对软件解码后DP格式视频源中的场同步性信号进行实时动态调节，实现了硬件解码后DP格式视频源和软件解码后DP格式视频源的同步显示，保证显示效果。
此外，可以理解的是，前述各个实施例仅为本发明的示例性说明，在技术特征不冲突、结构不矛盾、不违背本发明的发明目的前提下，各个实施例的技术方案可以任意组合、搭配使用。
在本发明所提供的几个实施例中，应该理解到，所揭露的***，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。
上述以软件功能单元/模块的形式实现的集成的单元/模块，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)的一个或多个处理器执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种视频处理方法，其特征在于，包括：
获取软件解码后DP格式视频源和硬件解码后DP格式视频源；
基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数；
基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同；
其中，所述基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数，包括：
基于所述第一行同步信号、所述第一场同步信号和所述第一使能信号得到行同步信息、场同步信息以及使能信息；
基于所述行同步信息、所述场同步信息以及所述使能信息生成所述场同步调节参数；
其中，所述行同步信息包括：行同步周期计数值，所述场同步信息包括：场同步周期计数值和场同步有效计数值，所述使能信息包括：场同步使能计数值和行同步使能计数值；所述基于所述行同步信息、所述场同步信息以及所述使能信息生成所述场同步调节参数，包括：
基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值；
基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，其中所述场同步下降沿计数值和所述场同步上升沿计数值组成所述场同步调节参数；
其中，所述基于所述行同步周期计数值、所述行同步使能计数值以及所述场同步周期计数值和所述场同步使能计数值生成场同步下降沿计数值，包括：
对所述场同步周期计数值和所述场同步使能计数值进行减法运算得到第一运算结果；
对所述第一运算结果和所述行同步周期计数值进行乘法运算得到第二运算结果；
对所述行同步周期计数值和所述行同步使能计数值进行减法运算得到第三运算结果；
对所述第二运算结果和所述第三运算结果进行加法运算得到所述场同步下降沿计数值；
其中，所述基于所述场同步下降沿计数值、所述场同步有效计数值和所述行同步周期计数值生成场同步上升沿计数值，包括：
对所述场同步有效计数值和所述行同步周期计数值进行乘法运算得到第四运算结果；
对所述第四运算结果和所述场同步下降沿计数值进行加法运算得到所述场同步上升沿计数值。
2.根据权利要求1所述的视频处理方法，其特征在于，所述基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，包括：
以每一帧最后一个所述第一使能信号的下降沿为参考起始点开始对输入的时钟信号进行计数，直至第一计数值与所述场同步下降沿计数值相同时产生所述目标场同步信号的下降沿，以及直至第二计数值与所述场同步上升沿计数值相同时产生所述目标场同步信号的上升沿，从而得到所述目标场同步信号。
3.根据权利要求1所述的视频处理方法，其特征在于，在所述基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号之后，还包括：
基于所述目标场同步信号对所述软件解码后DP格式视频源进行视频处理、以及基于所述第二场同步信号对所述硬件解码后DP格式视频源进行视频处理，并输出同步显示。
4.一种视频处理装置，其特征在于，用于执行权利要求1-3中任意一项所述的视频处理方法，包括：
视频获取模块，用于获取软件解码后DP格式视频源和硬件解码后DP格式视频源；
参数生成模块，用于基于软件解码后DP格式视频源中的第一行同步信号、第一场同步信号和第一使能信号生成场同步调节参数；
信号调节模块，用于基于所述场同步调节参数对所述第一场同步信号进行调节得到目标场同步信号，其中所述目标场同步信号与所述硬件解码后DP格式视频源中的第二场同步信号相同。
5.一种视频处理设备，其特征在于，包括：
微处理器；
可编程逻辑器件，连接所述微处理器；
其中所述微处理器和所述可编程逻辑器件配合实现权利要求1-3中任意一项所述的视频处理方法。
6.一种显示***，其特征在于，包括：
视频处理设备，其中所述视频处理设备用于执行权利要求1-3中任意一项所述的视频处理方法；
目标显示屏，连接所述视频处理设备，用于同步显示所述软件解码后DP格式视频源和所述硬件解码后DP格式视频源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011297939.0A CN114520927B (zh) | 2020-11-18 | 2020-11-18 | 视频处理方法、装置和设备以及显示*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011297939.0A CN114520927B (zh) | 2020-11-18 | 2020-11-18 | 视频处理方法、装置和设备以及显示*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114520927A CN114520927A (zh) | 2022-05-20 |
| CN114520927B true CN114520927B (zh) | 2024-04-05 |
Family
ID=81594590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011297939.0A Active CN114520927B (zh) | 2020-11-18 | 2020-11-18 | 视频处理方法、装置和设备以及显示*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114520927B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102006426A (zh) * | 2010-11-30 | 2011-04-06 | 广东威创视讯科技股份有限公司 | 一种拼接***的同步方法及其装置 |
| WO2011068494A1 (en) * | 2009-12-03 | 2011-06-09 | Thomson Licensing | Synchronization correction in a mobile dtv receiver |
| CN102361469A (zh) * | 2011-06-21 | 2012-02-22 | 北京交大思诺科技有限公司 | 软硬件并行解码装置及方法 |
| CN109120988A (zh) * | 2018-08-23 | 2019-01-01 | Oppo广东移动通信有限公司 | 解码方法、装置、电子设备以及存储介质 |
| CN110572622A (zh) * | 2019-09-30 | 2019-12-13 | 威创集团股份有限公司 | 视频解码方法及装置 |
| CN111083311A (zh) * | 2019-12-31 | 2020-04-28 | 航天图景（北京）科技有限公司 | 一种无人机机载多路视频与pos数据的同步***与方法 |
| CN111405276A (zh) * | 2020-04-26 | 2020-07-10 | 北京淳中科技股份有限公司 | 一种视频信号同步检测方法及装置 |
| CN111711842A (zh) * | 2020-05-18 | 2020-09-25 | 深圳市东微智能科技股份有限公司 | 同步显示控制方法、装置及计算机可读存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9392295B2 (en) * | 2011-07-20 | 2016-07-12 | Broadcom Corporation | Adaptable media processing architectures |
-
2020
- 2020-11-18 CN CN202011297939.0A patent/CN114520927B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011068494A1 (en) * | 2009-12-03 | 2011-06-09 | Thomson Licensing | Synchronization correction in a mobile dtv receiver |
| CN102006426A (zh) * | 2010-11-30 | 2011-04-06 | 广东威创视讯科技股份有限公司 | 一种拼接***的同步方法及其装置 |
| CN102361469A (zh) * | 2011-06-21 | 2012-02-22 | 北京交大思诺科技有限公司 | 软硬件并行解码装置及方法 |
| CN109120988A (zh) * | 2018-08-23 | 2019-01-01 | Oppo广东移动通信有限公司 | 解码方法、装置、电子设备以及存储介质 |
| CN110572622A (zh) * | 2019-09-30 | 2019-12-13 | 威创集团股份有限公司 | 视频解码方法及装置 |
| CN111083311A (zh) * | 2019-12-31 | 2020-04-28 | 航天图景（北京）科技有限公司 | 一种无人机机载多路视频与pos数据的同步***与方法 |
| CN111405276A (zh) * | 2020-04-26 | 2020-07-10 | 北京淳中科技股份有限公司 | 一种视频信号同步检测方法及装置 |
| CN111711842A (zh) * | 2020-05-18 | 2020-09-25 | 深圳市东微智能科技股份有限公司 | 同步显示控制方法、装置及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114520927A (zh) | 2022-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103021378B (zh) | 一种多屏拼接显示装置和方法 | |
| WO2017113951A1 (zh) | 拼接显示***及其显示方法 | |
| CN101404151B (zh) | 一种多屏拼接装置和方法 | |
| JP6401716B2 (ja) | スプライススクリーンの立体表示の同期信号処理方法及び装置、スプライススクリーン | |
| CN112217960B (zh) | 一种多屏播放画面同步显示的方法 | |
| CN102186065B (zh) | 一种具有360度视场角的监控相机 | |
| US11574614B2 (en) | Switching method and switching device for display channel, display driving device and display device | |
| EP3057315A1 (en) | Digital movie projection system and method | |
| US20140152848A1 (en) | Technique for configuring a digital camera | |
| WO2022242704A1 (zh) | 用于刷新头戴式显示设备的屏幕的方法和头戴式显示设备 | |
| CN105472203A (zh) | Genlock同步锁相***及方法 | |
| CN107707840A (zh) | 一种摄像模组及多图像数据传递的方法 | |
| CN114520927B (zh) | 视频处理方法、装置和设备以及显示*** | |
| WO2022213883A1 (zh) | 多个视觉传感器的同步曝光电路、曝光方法及曝光装置 | |
| CN106161987B (zh) | 一种多图像同屏显示方法及多图像同屏显示*** | |
| CN109377930A (zh) | 一种基于fpga分配图像视频信号量的方法及装置 | |
| CN112040284B (zh) | 多显示屏的同步显示控制方法、装置及存储介质 | |
| WO2024051386A1 (zh) | 一种拼接显示屏、以及拼接显示屏的控制*** | |
| CN101383913A (zh) | 显示叠加控制***及其控制方法 | |
| CN114173054B (zh) | 多帧频拼接视频源显示控制方法及其***和led显示*** | |
| Ran et al. | 9‐3: A Display System for 8K x 4K using low‐cost FPGA Devices | |
| JP2003141095A (ja) | 情報処理システム、方法及びコンピュータプログラム | |
| WO2021143717A1 (zh) | 视频时序转换方法和装置、计算机可读介质 | |
| TWI765293B (zh) | 接收裝置、影像紀錄系統以及降低影像紀錄系統之影像延遲的方法 | |
| CN112309311B (zh) | 显示控制方法、装置和显示控制卡以及计算机可读介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |