CN114499508A - 操作时钟产生装置与参考时钟栅控电路 - Google Patents

操作时钟产生装置与参考时钟栅控电路 Download PDF

Info

Publication number
CN114499508A
CN114499508A CN202011274721.3A CN202011274721A CN114499508A CN 114499508 A CN114499508 A CN 114499508A CN 202011274721 A CN202011274721 A CN 202011274721A CN 114499508 A CN114499508 A CN 114499508A
Authority
CN
China
Prior art keywords
clock
circuit
gating
external
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011274721.3A
Other languages
English (en)
Inventor
赵诗尧
王道富
荆永鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202011274721.3A priority Critical patent/CN114499508A/zh
Priority to TW109141351A priority patent/TWI736481B/zh
Priority to US17/380,069 priority patent/US11606095B2/en
Publication of CN114499508A publication Critical patent/CN114499508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种操作时钟产生装置与参考时钟栅控电路。该栅控电路包含一检测电路与一栅控组件。该检测电路包含：一第一计数器依据该外部时钟的触发进行计数，以产生一第一时钟数目；一第二计数器依据一晶体振荡器的低速时钟的触发进行计数，以产生一第二时钟数目，其中该低速时钟的频率低于该外部时钟的频率；以及一决定电路在该第二时钟数目达到一预设数目时，判断该第一时钟数目与该第二时钟数目的比例是否满足一预设条件，并据以产生一栅控信号。若该栅控信号指出该比例满足该预设条件，该栅控组件接收该外部时钟并输出该外部时钟作为该参考时钟；若该栅控信号指出该比例不满足该预设条件，该栅控组件不输出该外部时钟。

Description

操作时钟产生装置与参考时钟栅控电路
技术领域
本发明是关于时钟电路，尤其是关于操作时钟产生装置与参考时钟栅控电路。
背景技术
如图1所示，一般基于高速***组件接口(PCIe)标准的***单芯片(SoC)的内部PCIe物理层电路的锁相回路(phase-locked loop；PLL)110仰赖外部平台120(例如：一般个人计算机的主板)所提供的参考时钟(REFCLK)，以产生高速且稳定的倍频时钟(pclk)作为操作时钟。然而，该外部平台在某些情形下(例如：该SoC刚上电，或者该SoC从一低功耗模式回到一正常模式)所提供的参考时钟是不稳定的，须在一段时间后才能提供理想的参考时钟；因此，如果该SoC在该些情形下直接使用不稳定的参考时钟来产生倍频时钟作为操作时钟，该操作时钟会导致该SoC无法正常工作，并可能对该SoC造成危害。
基于其他接口标准(例如：串行先进技术附加(SATA))的SoC也会遇到类似问题。
发明内容
本公开的目的之一在于提供一种操作时钟产生装置与参考时钟栅控电路能够输出可靠的参考时钟。
本公开的操作时钟产生装置的一实施例包含一参考时钟栅控电路与一操作时钟产生电路。该参考时钟栅控电路用来执行一检测操作，以依据一外部时钟输出一参考时钟，其中该外部时钟源自于一外部时钟源，且该操作时钟产生装置与该外部时钟源不包含在同一芯片中。该参考时钟栅控电路包含一检测电路与一栅控组件。该检测电路包含：一第一计数器，用来依据该外部时钟的触发进行计数，以产生一第一时钟数目；一第二计数器，用来依据一低速时钟的触发进行计数，以产生一第二时钟数目，其中该低速时钟的频率低于该外部时钟的频率，且该低速时钟源自于一晶体振荡器；以及一决定电路，用来在该第二时钟数目达到一预设数目或该预设数目的倍数后，判断该第一时钟数目与该第二时钟数目的比例是否满足一预设条件，并据以产生一栅控信号。该栅控组件用来在该检测操作被执行时，在该栅控信号指出该比例满足该预设条件的情形下，接收该外部时钟并输出该外部时钟作为该参考时钟；该栅控组件另用来在该检测操作被执行时，在该栅控信号指出该比例不满足该预设条件的情形下，不输出该参考时钟。该操作时钟产生电路耦接该栅控组件，用来接收该参考时钟并据以产生一操作时钟。
本公开的参考时钟栅控电路的一实施例用来执行一检测操作，以依据一外部时钟输出一参考时钟，其中该外部时钟源自于一外部时钟源，且该参考时钟栅控电路与该外部时钟源不包含在同一芯片中。该参考时钟栅控电路包含一检测电路与一栅控组件。该检测电路包含：一第一计数器，用来依据该外部时钟的触发进行计数，以产生一第一时钟数目；一第二计数器，用来依据一低速时钟的触发进行计数，以产生一第二时钟数目，其中该低速时钟的频率低于该外部时钟的频率，且该低速时钟源自于一晶体振荡器；以及一决定电路，用来在该第二时钟数目达到一预设数目或该预设数目的倍数后，判断该第一时钟数目与该第二时钟数目的比例是否满足一预设条件，并据以产生一栅控信号。该栅控组件用来在该检测操作被执行时，在该栅控信号指出该比例满足该预设条件的情形下，接收该外部时钟并输出该外部时钟作为该参考时钟；该栅控组件另用来在该检测操作被执行时，在该栅控信号指出该比例不满足该预设条件的情形下，不输出该参考时钟。
有关本发明的特征、实际操作与功效，兹配合附图作优选实施例详细说明如下。
附图说明
图1示出一***单芯片(SoC)的锁相回路依据一外部参考时钟产生一倍频时钟；
图2示出本公开的操作时钟产生装置的一实施例；
图3示出图2的参考时钟栅控电路的一实施例；
图4示出图3的检测电路的一实施例；
图5示出图4的决定电路的一实施例。
图6示出图4的决定电路的另一实施例。
具体实施方式
本公开揭示一种操作时钟产生装置与参考时钟栅控电路，能够验证一外部时钟是否可靠，以在该外部时钟可靠的情形下，输出该外部时钟作为一参考时钟。
图2示出本公开的操作时钟产生装置的一实施例。图2的操作时钟产生装置200包含一参考时钟栅控电路210与一操作时钟产生电路220。参考时钟栅控电路210用来执行一检测操作以检测一外部时钟(CLKEXT)，从而在该检测操作的结果指出该外部时钟可靠时，输出该外部时钟作为一参考时钟(CLKREF)，其中该外部时钟源自于一外部时钟源，且操作时钟产生装置200与该外部时钟源不包含在同一芯片(例如：一***单芯片(SoC))中。操作时钟产生电路220(例如：已知或自行开发的锁相回路)耦接参考时钟栅控电路210，用来接收该参考时钟以产生一操作时钟(CLKOP)。
图3示出图2的参考时钟栅控电路210的一实施例。如图3所示，参考时钟栅控电路210包含一检测电路310与一栅控组件320。检测电路310用来依据一低速时钟(CLKXTAL)执行该检测操作，以产生一栅控信号(SWCTRL)指出该外部时钟是否可靠。栅控组件320(例如：开关)用来在该检测操作被执行时，在该栅控信号指出该外部时钟可靠的情形下(例如：该栅控信号位于高准位)，接收该外部时钟并输出该外部时钟作为该参考时钟；栅控组件320另用来在该检测操作被执行时，在该栅控信号指出该外部时钟不可靠的情形下(例如：该栅控信号位于低准位)，不输出该参考时钟。在该检测操作未被执行时，栅控组件320接收该外部时钟并输出该外部时钟作为该参考时钟；此时该栅控信号可保持在同一准位(例如：高准位)，以使栅控组件320维持导通。
图4示出图3的检测电路310的一实施例。如图4所示，检测电路310包含一第一计数器410、一第二计数器420与一决定电路430。第一计数器410可以是一已知或自行开发的计数器，用来依据该外部时钟的触发进行计数，以产生一第一时钟数目(C1)。第二计数器420可以是一已知或自行开发的计数器，用来依据该低速时钟的触发进行计数，以产生一第二时钟数目(C2)。该低速时钟的频率(例如：25MHz)低于该外部时钟的频率(例如：100MHz)，且该低速时钟源自于一晶体振荡器(例如：已知或自行开发的晶体振荡器像是石英振荡器)(未示出)，故相当准确。该晶体振荡器可包含在参考时钟栅控电路210中，或是位于参考时钟栅控电路210之外。值得注意的是，由于该低速时钟相当可靠；因此，该第二时钟数目可作为一参考基准以供决定电路430做决定。
请参阅图4。决定电路430用来在该第二时钟数目达到一预设数目或该预设数目的倍数后，判断该第一时钟数目与该第二时钟数目的比例
Figure BDA0002776632450000051
是否满足一预设条件(例如：
Figure BDA0002776632450000052
或者
Figure BDA0002776632450000053
)，并据以产生该栅控信号。当该栅控信号指出该比例满足该预设条件的情形下，栅控组件320接收该外部时钟并输出该外部时钟作为该参考时钟；当该栅控信号指出该比例不满足该预设条件的情形下，栅控组件320不输出该参考时钟。
图5示出决定电路430的一实施例。如图5所示，决定电路430包含一数字比较器510、一计算电路520与一判断电路530。数字比较器510用来比较该第二时钟数目与该预设数目/该预设数目的倍数以产生一比较结果(SCOMP)指出该第二时钟数目是否达到该预设数目/该预设数目的倍数。若该第二时钟数目达到该预设数目/该预设数目的倍数的时间点为一目标时间点，计算电路520用来在该比较结果指出该第二时钟数目达到该预设数目/该预设数目的倍数后，计算该目标时间点的第一时钟数目与该目标时间点的第二时钟数目的比例(SRATIO)。判断电路530用来判断该比例是否满足该预设条件。举例而言，当该预设条件为一预设值(例如：
Figure BDA0002776632450000054
)时，判断电路530包含一比较器(未示出)用来比较该比例与该预设值以产生一比较结果(亦即：该栅控信号SWCTRL)指出该比例是否等于该预设值。另举例而言，当该预设条件为一预设范围(例如：由一低阈值与一高阈值所决定的范围)时，判断电路530包含至少一比较器(未示出)用来依据该比例与该预设范围进行比较，以产生至少一比较结果指出该比例是否落在该预设范围内。
图6示出决定电路430的另一实施例。如图6所示，决定电路430包含一数字比较器610与一判断电路620。数字比较器610用来比较该第二时钟数目与该预设数目/该预设数目的倍数以产生一比较结果指出该第二时钟数目是否达到该预设数目/该预设数目的倍数。若该第二时钟数目达到该预设数目/该预设数目的倍数的时间点为一目标时间点，判断电路530用来在该比较结果指出该第二时钟数目达到该预设数目/该预设数目的倍数后，判断该目标时间点的第一时钟数目是否满足该预设条件；由于此时该第二时钟数目为该预设数目/该预设数目的倍数，上述判断整体而言等于判断该第一时钟数目与该第二时钟数目的比例是否满足该预设条件。在一范例性实际操作中，
Figure BDA0002776632450000061
该预设条件为一预设范围介于一低阈值395与一高阈值405之间；当该第二时钟数目等于该预设数目100时，理想的第一时钟数目为4×100＝400；判断电路620包含至少一比较器(未示出)可依据该目标时间点的第一时钟数目(例如：397)，该低阈值与该高阈值进行比较，以产生至少一比较结果(例如：低阈值395<第一时钟数目397<高阈值405)指出该第一时钟数目是否落在该预设范围内。
在一示范性实际操作中，当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，决定电路430产生一控制信号以令参考时钟栅控电路210重新执行该检测操作；举例而言，当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，决定电路430产生该控制信号(例如：处于一高准位的一重置信号)以重置第一计数器410与第二计数器420，从而令参考时钟栅控电路210重新执行该检测操作。在一示范性实际操作中，当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，决定电路430产生一控制信号(例如：处于一低准位的一重置信号)以令参考时钟栅控电路210继续执行该检测操作；举例而言，当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，决定电路430产生该控制信号以让第一计数器410与第二计数器420继续计数，从而令参考时钟栅控电路210继续执行该检测操作；理论上，由于该外部时钟会逐渐趋于稳定，该第一时钟数目与该第二时钟数目的比例会逐渐缩小，该比例终究会满足该预设条件。
请参阅图2至图6。在一范例中，前述外部时钟源与操作时钟产生装置200设于同一主板(例如：一般计算机的主机版)上。在一范例中，该外部时钟的频率(例如：100MHz)高于该低速时钟的频率(例如：25MHz)的二倍，且低于该操作时钟的频率(例如：2.5GHz)；然而，上述条件并非本发明的实施限制，只要该低速时钟相对于该外部时钟来得准确，这样的时钟关系即适用于本发明。在一范例中，参考时钟栅控电路210依据下列条件的至少其中之一执行该检测操作：操作时钟产生装置200处于一上电初始阶段；一固定检测周期；以及一预设触发事件。上述预设触发事件例如是：包含该外部时钟源的***/操作时钟产生装置200重启；包含该外部时钟源的***/操作时钟产生装置200的供电电压的波动达到一预设程度；或包含操作时钟产生装置200的集成电路从一低功耗模式回到一正常模式。在一范例中，当该检测操作的结果指出该外部时钟从可靠变成不可靠时，参考时钟栅控电路210利用一信号(例如：该栅控信号)禁能/重置操作时钟产生电路220，并在该检测操作的结果指出该外部时钟从不可靠变成可靠时，利用该信号致能操作时钟产生电路220。
值得注意的是，图2的参考时钟栅控电路210可单独地被实施，以输出一可靠的参考时钟；参考时钟栅控电路210也可搭配其他已知或自行开发的操作时钟产生电路，以产生一操作时钟。另值得注意的是，在实施为可能的前提下，本技术领域普通技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。
综上所述，本发明能够验证一外部时钟是否可靠，以在该外部时钟可靠的情形下，输出该外部时钟作为一参考时钟。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求范围所界定者为准。
【符号说明】
110：锁相回路
120：外部平台
REFCLK：参考时钟
pclk：倍频时钟
200：操作时钟产生装置
210：参考时钟栅控电路
220：操作时钟产生电路
CLKEXT：外部时钟
CLKREF：参考时钟
CLKOP：操作时钟
310：检测电路
320：栅控组件
CLKXTRL：低速时钟
SWCTRL：栅控信号
410：第一计数器
420：第二计数器
430：决定电路
C1：第一时钟数目
C2：第二时钟数目
510：数字比较器
520：计算电路
530：判断电路
SCOMP：比较结果
SRATIO：C1与C2的比例
610：数字比较器
620：判断电路。

Claims (10)

1.一种操作时钟产生装置，包含：
一参考时钟栅控电路，用来执行一检测操作，以依据一外部时钟输出一参考时钟，其中该外部时钟源自于一外部时钟源，且该操作时钟产生装置与该外部时钟源不包含在同一芯片中，该参考时钟栅控电路包含：
一检测电路，包含：
一第一计数器，用来依据该外部时钟的触发进行计数，以产生一第一时钟数目；
一第二计数器，用来依据一低速时钟的触发进行计数，以产生一第二时钟数目，其中该低速时钟的频率低于该外部时钟的频率，且该低速时钟源自于一晶体振荡器；以及
一决定电路，用来在该第二时钟数目达到一预设数目或该预设数目的倍数后，判断该第一时钟数目与该第二时钟数目的比例是否满足一预设条件，并据以产生一栅控信号；以及
一栅控组件，用来在该检测操作被执行时，在该栅控信号指出该比例满足该预设条件的情形下，接收该外部时钟并输出该外部时钟作为该参考时钟，该栅控组件另用来在该检测操作被执行时，在该栅控信号指出该比例不满足该预设条件的情形下，不输出该参考时钟；以及
一操作时钟产生电路，耦接该栅控组件，用来接收该参考时钟并据以产生一操作时钟。
2.一种参考时钟栅控电路，用来执行一检测操作，以依据一外部时钟输出一参考时钟，其中该外部时钟源自于一外部时钟源，且该参考时钟栅控电路与该外部时钟源不包含在同一芯片中，该参考时钟栅控电路包含：
一检测电路，包含：
一第一计数器，用来依据该外部时钟的触发进行计数，以产生一第一时钟数目；
一第二计数器，用来依据一低速时钟的触发进行计数，以产生一第二时钟数目，其中该低速时钟的频率低于该外部时钟的频率，且该低速时钟源自于一晶体振荡器；以及
一决定电路，用来在该第二时钟数目达到一预设数目或该预设数目的倍数后，判断该第一时钟数目与该第二时钟数目的比例是否满足一预设条件，并据以产生一栅控信号；以及
一栅控组件，用来在该检测操作被执行时，在该栅控信号指出该比例满足该预设条件的情形下，接收该外部时钟并输出该外部时钟作为该参考时钟，该栅控组件另用来在该检测操作被执行时，在该栅控信号指出该比例不满足该预设条件的情形下，不输出该参考时钟。
3.如权利要求2所述的参考时钟栅控电路，其中该外部时钟的频率高于该低速时钟的频率，且低于操作时钟的频率。
4.如权利要求2所述的参考时钟栅控电路，进一步包含：该晶体振荡器。
5.如权利要求2所述的参考时钟栅控电路，其中该预设条件包含下列条件的至少其中之一：该比例等于一预设值；该比例落在一预设比例范围内；以及该第一时钟数目落在一预设数目范围内。
6.如权利要求2所述的参考时钟栅控电路，其中该参考时钟栅控电路依据下列条件的至少其中之一执行该检测操作：该参考时钟栅控电路处于一上电初始阶段；一固定检测周期；以及一预设触发事件。
7.如权利要求2所述的参考时钟栅控电路，其中在该检测操作未被执行时，该栅控组件接收该外部时钟并输出该外部时钟作为该参考时钟。
8.如权利要求2所述的参考时钟栅控电路，其中当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，该决定电路产生一控制信号以令该参考时钟栅控电路重新执行该检测操作。
9.如权利要求8所述的参考时钟栅控电路，其中当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，该决定电路产生该控制信号以重置该第一计数器与该第二计数器，从而令该参考时钟栅控电路重新执行该检测操作。
10.如权利要求2所述的参考时钟栅控电路，其中当该第一时钟数目与该第二时钟数目的比例不满足该预设条件时，该决定电路产生一控制信号以令该参考时钟栅控电路继续执行该检测操作。
CN202011274721.3A 2020-11-13 2020-11-13 操作时钟产生装置与参考时钟栅控电路 Pending CN114499508A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011274721.3A CN114499508A (zh) 2020-11-13 2020-11-13 操作时钟产生装置与参考时钟栅控电路
TW109141351A TWI736481B (zh) 2020-11-13 2020-11-25 運作時脈產生裝置與參考時脈閘控電路
US17/380,069 US11606095B2 (en) 2020-11-13 2021-07-20 Operating clock generator and reference clock gating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011274721.3A CN114499508A (zh) 2020-11-13 2020-11-13 操作时钟产生装置与参考时钟栅控电路

Publications (1)

Publication Number Publication Date
CN114499508A true CN114499508A (zh) 2022-05-13

Family

ID=78283414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011274721.3A Pending CN114499508A (zh) 2020-11-13 2020-11-13 操作时钟产生装置与参考时钟栅控电路

Country Status (3)

Country Link
US (1) US11606095B2 (zh)
CN (1) CN114499508A (zh)
TW (1) TWI736481B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948098B2 (en) * 2001-03-30 2005-09-20 Cirrus Logic, Inc. Circuits and methods for debugging an embedded processor and systems using the same
US6956918B2 (en) * 2001-06-27 2005-10-18 Intel Corporation Method for bi-directional data synchronization between different clock frequencies
US6750693B1 (en) * 2003-04-04 2004-06-15 Cirrus Logic, Inc. Clock generation circuits and methods with minimal glitch generation and systems using the same
JP2004348573A (ja) * 2003-05-23 2004-12-09 Renesas Technology Corp クロック生成回路およびそれを含むシステム
FR2870368B1 (fr) * 2004-01-27 2006-12-15 Atmel Corp Procede et dispositif pour piloter de multiples peripheriques avec des frequences d'horloge differentes dans un circuit integre
US7454645B2 (en) * 2005-03-31 2008-11-18 Cypress Semiconductor Corp. Circuit and method for monitoring the status of a clock signal
US7529531B2 (en) * 2005-11-09 2009-05-05 Qualcomm, Incorporated Apparatus and methods for estimating a sleep clock frequency
US7826563B2 (en) * 2007-03-13 2010-11-02 Applied Micro Circuits Corporation High speed multi-modulus prescalar divider
US7802125B2 (en) * 2006-12-22 2010-09-21 Intel Corporation Over clocking detecting and permitting access to stored over clocking indicator in a power down state
US8354870B2 (en) * 2010-06-07 2013-01-15 Lsi Corporation Switching clock sources
JP5598161B2 (ja) * 2010-08-26 2014-10-01 ヤマハ株式会社 クロック発生回路
KR101842245B1 (ko) * 2011-07-25 2018-03-26 삼성전자주식회사 시스템 온 칩 버스 장치 및 그에 따른 루트 클럭 게이팅 방법
US9184786B2 (en) * 2013-11-19 2015-11-10 Marvell World Trade Ltd. Systems and methods for clock calibration for satellite navigation
GB2519181B (en) * 2014-03-31 2015-09-09 Imagination Tech Ltd Clock verification
US8937496B1 (en) * 2014-08-20 2015-01-20 Xilinx, Inc. Clock monitor
US9360883B1 (en) * 2015-08-26 2016-06-07 Freescale Semiconductor, Inc. Clock multiplexer for generating glitch-free clock signal
CN105391448B (zh) * 2015-12-07 2018-04-20 中国航空工业集团公司西安航空计算技术研究所 一种实时检测差分时钟频率正确性的方法
US10705557B2 (en) * 2018-03-30 2020-07-07 Qualcomm Incorporated On-chip clock generator calibration
TWI668962B (zh) * 2018-10-02 2019-08-11 新唐科技股份有限公司 時脈調整裝置及其傳輸系統和方法

Also Published As

Publication number Publication date
TW202220385A (zh) 2022-05-16
TWI736481B (zh) 2021-08-11
US20220158642A1 (en) 2022-05-19
US11606095B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
US8339190B2 (en) Semiconductor integrated circuit and electronic device
JP6305661B1 (ja) グリッチフリークロック切替えのための装置、方法、およびシステム
US7276925B2 (en) Operating an integrated circuit at a minimum supply voltage
US20030210247A1 (en) Power management for an integrated graphics device
JP4843480B2 (ja) マイクロプロセッサの動作周波数をスケーリングするカウンタを提供するシステム、装置、および方法
US7363178B2 (en) Method and apparatus for measuring the relative duty cycle of a clock signal
US9647653B2 (en) Method for reduced power clock frequency monitoring
US7617059B2 (en) Method and apparatus for measuring the duty cycle of a digital signal
KR20160024581A (ko) 클록 모니터 및 이를 포함하는 시스템 온 칩
US8248169B2 (en) Semiconductor integrated circuit and abnormal oscillation detection method for semiconductor integrated circuit
US11486916B2 (en) Frequency synthesizer output cycle counter including ring encoder
US8032850B2 (en) Structure for an absolute duty cycle measurement circuit
US6956416B2 (en) Powerup control of PLL
US8050781B2 (en) Systems and methods for ASIC power consumption reduction
CN107645288B (zh) 用于产生脉冲的电子电路、方法及电子装置
EP1676391B1 (en) Lossless transfer of events across clock domains
US7904264B2 (en) Absolute duty cycle measurement
CN114499508A (zh) 操作时钟产生装置与参考时钟栅控电路
US10288496B1 (en) Ring oscillator for temperature or voltage sensing
JP4894327B2 (ja) ジッタ測定回路
TWI766765B (zh) 時脈產生裝置與時脈產生方法
JP2021188921A (ja) 時間計測回路
CN113489473A (zh) 频率产生装置与频率产生方法
CN113366324A (zh) 检测器
JPH0553699A (ja) 動作マージン検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination