CN114489209B - 一种低电源电压精确电压跟随电路及电压跟随方法 - Google Patents

Abstract

本申请提供了一种低电源电压精确电压跟随电路及电压跟随方法。源极连接的NMOS管和PMOS管分别作为上管和下管构成源极输出电路。两个偏置电流源、三个NMOS管构成第一偏置电路，为上管提供偏置电压；三个偏置电流源、两个NMOS管和一个PMOS管构成第二偏置电路，为下管提供偏置电压。电流源的电流和MOS管的宽长比设置使输出电压可以精确跟随输入电压；通过采用native NMOS管和相关的电路设置，使电压跟随电路可以在低电源电压下工作。电压跟随方法包括步骤：通过偏置电路产生随输入电压变化的第一偏置电压和第二偏置电压；通过源极输出电路提供输出电压，通过源极输出电路的MOS管的栅源电压对偏置电压进行精确补偿，使输出电压精确跟随输入电压。

Description

一种低电源电压精确电压跟随电路及电压跟随方法

技术领域

本申请涉及电子电路技术领域，尤其涉及一种低电源电压精确电压跟随电路及电压跟随方法。

背景技术

如图1所示，在典型的传统电压跟随电路中，Ia和Ib分别为N0、N1和N2三个NMOS管的偏置电流，Ia流过N0产生栅源电压VGS0，流过N1产生栅源电压VGS1。Ib流过N2产生栅源电压VGS2，V1＝VGS0+VGS1，则输出的VREF＝V1-VGS2＝VGS0+VGS1-VGS2。图1中N0和N1一般为普通的NMOS管；N2一般为native的NMOS管，native的NMOS管的阈值电压Vth一般很小或为负值。栅源电压可根据公式1计算：

其中I为流过NMOS管的电流，W/L为NMOS管的宽长比，μ为电子迁移率，cox为NMOS管的栅极单位面积的电容值。μ和Vth受工艺角和温度的影响较大，并且当VREF驱动不同的负载时，流过N2的电流变化会根据负载的不同而发生很大的变化，因此VREF受电流和温度工艺角以及负载等的影响很大，输出VREF会有很大的变化，不能输出精确的电压值。

另外VREF驱动负载时只能提供很强的上拉能力，不能提供很强的下拉能力，因为Ib是固定的，为了静态功耗的需要，一般取值很小，不能用于高速驱动。因此图1中传统的电压跟随电路具有输出不准确且不能用于快速驱动电路的不足之处。

为了实现精确的电压跟随电路，并且使输出驱动电路同时具有较强的上拉和下拉能力，就需要设计更复杂的电路，而这样的电路往往需要较高的电源电压才能正常工作。

发明内容

针对现有技术存在的以上缺陷，本申请的目的之一在于提供一种可在低电源电压下工作的、精确高速的电压跟随电路。

为了实现上述目的，本申请提供了以下技术方案。

一种低电源电压精确电压跟随电路，包括：源极输出电路，包括源极连接的第一NMOS管和第一PMOS管，所述第一NMOS管的漏极连接至VDD，所述第一PMOS管的漏极接地；第一偏置电路，包括第一电流源、第二电流源、第二NMOS管、第三NMOS管、第四NMOS管，所述第三NMOS管的源极和所述第四NMOS管的源极连接后通过所述第一电流源接地，所述第三NMOS管的栅极连接至输入电压、漏极连接至VDD，所述第四NMOS管栅漏短接后连接至所述第二NMOS管的源极，所述第二NMOS管的漏极通过所述第二电流源连接至VDD、栅漏极短接后连接至所述第一NMOS管的栅极；第二偏置电路，包括第三电流源、第四电流源、第五电流源、第二PMOS管、第五NMOS管、第六NMOS管，所述第五NMOS管的源极和所述第六NMOS管的源极连接后通过所述第四电流源接地，所述第五NMOS管的栅极连接至所述输入电压、漏极连接至VDD，所述第六NMOS管栅漏短接后连接至所述第二PMOS管的源极、并通过所述第三电流源连接至VDD，所述第二PMOS管栅漏短接后通过所述第五电流源接地，所述第二PMOS管的栅极还连接至所述第一PMOS管的栅极；其中所述第一电流源的电流为所述第二电流源电流的2倍，所述第三电流源的电流和所述第五电流源的电流之差等于所述第四电流源电流的1/2。

上述电路设置的源极输出电路同时具有很强的上拉能力和下拉能力，使电压跟随电路适于高速驱动；第一偏置电路和第二偏置电路产生跟随输入电压变化的第一偏置电压和第二偏置电压，分别连接至第一NMOS管和第一PMOS管的栅极，以提供源极输出电路的偏置电压；第一NMOS管和第一PMOS管的栅源电压对第一偏置电压和第二偏置电压进行补偿后使输出电压精确跟随输入电压。上述电路结构的每一个通路均可充分利用电源电压提供的电压空间，使电压跟随电路可以在低电源电压下工作。在本申请中，若未特别说明，电流均值电路在平衡状态的电流，在输入电压发生变化、源极输出电路驱动负载时，电路中的瞬态电流会在平衡状态电流的基础上发生变化。例如源极输出电路的两个MOS管的电流不一致时，其差值即为驱动负载的电流。

在一些实施方式中，所述第三NMOS管和所述第四NMOS管的宽长比相等，所述第五NMOS管和所述第六NMOS管的宽长比相等；设所述第一NMOS管的宽长比为KN1、所述第二NMOS管的宽长比为KN2、所述第一PMOS管的宽长比为KP1、所述第二PMOS管的宽长比为KP2、KN1/KN2＝K1、KP1/KP2＝K2，则所述第二电流源的电流I2和所述第五电流源的电流I5的设置满足I2/I5＝K2/K1。

MOS管的宽长比和偏置电流匹配设置后，不仅可以使输出电压准确跟随输入电压，而且在工作温度发生变化、源极输出电路驱动负载时电流发生变化的状态，电压跟随的精确度不受影响。

在一些实施方式中，KN1、KN2、KP1、KP2均为正整数，K1和K2均大于1。当各个MOS管的宽长比均为正整数时，MOS管之间更易匹配；当K1和K2均大于1时，源极输出电路的两个MOS管的宽长比较大，使其驱动能力更强，而第一偏置电路和第二偏置电路的电流可以较小，以降低电路的整体功耗。

在一些实施方式中，K1和K2均为整数。K1和K2为整数时，同样地可使电路更易匹配。

在一些实施方式中，所述第一NMOS管和所述第二NMOS管为native NMOS管。采用native NMOS管时，由于相应的阈值电压很小或为负值，不占用电压空间，进一步使电压跟随电路可在低电源电压下正常工作。

本申请的另一个目的在于提供一种可以实现输出电压精确、高速跟随输入电压的电压跟随方法。为了实现该目的，本申请提供了以下技术方案。

一种电压跟随方法，包括步骤：通过第一偏置电路产生第一偏置电压，所述第一偏置电压随输入电压变化；通过第二偏置电路产生第二偏置电压，所述第二偏置电压随输入电压变化；通过源极输出电路提供输出电压，所述源极输出电路包括源极的第一NMOS管和第一PMOS管，所述第一偏置电压为所述第一NMOS管提供偏置，所述第二偏置电压为所述第一PMOS管提供偏置；对偏置电压进行精确补偿，通过所述第一NMOS管的栅源电压补偿所述第一偏置电压和所述输入电压的差值，通过所述第一PMOS管的栅源电压补偿所述第二偏置电压和所述输入电压的差值，使所述输出电压精确跟随所述输入电压。

源极输出电路用NMOS管作为上管、PMOS管作为下管，使输出级同时具有很强的上拉能力和下拉能力；第一偏置电压和第二偏置电压为源极输出电路的两个MOS管提供静态偏置，并随着输入电压的变化同升同降，经源极输出电路的两个MOS管的栅源电压补偿后使输出电压精确跟随输入电压。

在一些实施方式中，所述的通过第一偏置电路产生第一偏置电压步骤具体包括：通过所述第一偏置电路中的第一差分对管对所述输入电压实现精确跟随；通过所述第一偏置电路的第二NMOS管和所述第一NMOS管构成第一比例电流镜，利用所述第一差分对管的输出电压和所述第二NMOS管的栅源电压叠加产生所述第一偏置电压；所述的通过第二偏置电路产生第二偏置电压步骤具体包括：通过所述第二偏置电路的第二差分对管对所述输入电压实现精确跟随；通过所述第二偏置电路的第二PMOS管和所述第一PMOS管构成第二比例电流镜，利用所述第二差分对管的输出电压和所述第二PMOS管的栅源电压叠加产生所述第二偏置电压。

由于源极输出电路提供的补偿电压为两个MOS管的栅源电压，因此第一偏置电路和第二偏置电路分别在输入电压上叠加一个MOS管的栅源电压，并通过电流镜结构实现输入电压上叠加的栅源电压和源极输出电路补偿的栅源电压匹配，实现精确的电压跟随。对于第一偏置电路，电压叠加指的是输入电压加上第二NMOS管的栅源电压，对于第二偏置电路，电压叠加指的是输入电压减去第二PMOS管的栅源电压。

在一些实施方式中，所述的第一差分对管对所述输入电压实现精确跟随步骤具体包括：通过设置第一电流源作为所述第一差分对管的尾电流、并通过设置第二电流源使所述第一差分对管的2个MOS管的电流均为所述第一电流源电流的1/2，实现所述第一差分对管对所述输入电压的精确跟随；所述的第二差分对管对所述输入电压实现精确跟随步骤包括：通过设置第四电流源作为所述第二差分对管的尾电流、并通过设置第三电流源使所述第二差分对管的2个MOS管的电流均为所述第四电流源电流的1/2，使所述第二差分对管对所述输入电压实现精确跟随。

在一些实施方式中，所述的对偏置电压进行精确补偿步骤具体包括：通过设置所述第一NMOS管、所述第二NMOS管、所述第一PMOS管、所述第二PMOS管之间的宽长比的比例，使所述第一比例电流镜的比例值、所述第二比例电流镜的比例值、所述第二NMOS管的电流、所述第二PMOS管的电流相互匹配，从而使所述第一NMOS管和所述第二NMOS管的栅源电压精确相等、所述第一PMOS管和所述第二PMOS管的栅源电压精确相等。

在一些实施方式中，所述的对偏置电压进行精确补偿步骤还包括：通过将所述第一NMOS管的宽长比设置成大于所述第二NMOS管的宽长比、且所述第一PMOS管的宽长比大于所述第二PMOS管的宽长比，使所述第一比例电流镜和所述第二比例电流镜的比例值均大于1。

当比例电流镜的比例值均大于1时，源极输出电路的两个MOS管的宽长比较大，使其驱动能力更强，而第一偏置电路和第二偏置电路的电流可以较小，以降低电路的整体功耗。

本申请的各个实施例具有以下技术效果中的至少一种：

1.通过电路的合理设置，并通过第一NMOS管和第二NMOS管采用nativeNMOS管，使电压跟随电路最低可在1V的电源电压下正常工作，使电压跟随电路适用于较低电源电压的电路，例如VDD为1.33V的芯片。

2.通过源极输出电路实现开环ClassAB电压跟随电路，电路工作稳定，同时使驱动负载时的上拉能力和下拉能力均很强，适于进行高速驱动。

3.通过源极输出电路的栅源电压对其偏置电压进行精确补偿，实现输出电压对输入电压的精确跟随。

4.通过合理设置输出电路和偏置电路的MOS管的宽长比，使偏置电路可以通过很小的偏置电流工作，同时输出电路可以提供较大的驱动电流。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是现有技术中典型的电压跟随电路电路图。

图2是本申请一个实施例的电路图。

图3是本申请的另一个实施例的电路图。

图4是本申请的另一个实施例的电路图。

图5是本申请的另一个实施例的电路图。

图6是第一比例电流镜示意图。

图7是第二比例电流镜示意图。

附图标号说明：

100.源极输出电路，200.第一偏置电路，201.第一差分对管，300.第二偏置电路，301.第二差分对管，Vi.输入电压，Vo.输出电压，I1.第一电流源，I2.第二电流源，I3.第三电流源，I4.第四电流源，I5.第五电流源，I6.第六电流源，I7.第七电流源，I8.第八电流源，I9.第九电流源，I10.第十电流源，NM1.第一NMOS管，NM2.第二NMOS管，NM3.第三NMOS管，NM4.第四NMOS管，NM5.第五NMOS管，NM6.第六NMOS管，PM1.第一PMOS管，PM2.第二PMOS管，PM3.第三PMOS管，PM4.第四PMOS管，PM5.第五PMOS管，PM6.第六PMOS管，VG1.第一偏置电压，VG2.第二偏置电压，VDD.电源电压，GND.接地端。

具体实施方式

为了更清楚地说明本申请的实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本申请相关的部分，它们并不代表其作为产品的实际结构。在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

如图2所示，本申请的低电源电压精确电压跟随电路的一个实施例包括源极输出电路100、第一偏置电路200、第二偏置电路300。其中源极输出电路100包括源极连接的第一NMOS管NM1和第一PMOS管PM1，第一NMOS管NM1的漏极连接至VDD，第一PMOS管PM1的漏极接地；第一偏置电路200包括第一电流源I1、第二电流源I2、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4，第三NMOS管NM3的源极和第四NMOS管NM4的源极连接后通过第一电流源I1接地，第三NMOS管NM3的栅极连接至输入电压Vi、漏极连接至VDD，第四NMOS管NM4栅漏短接后连接至第二NMOS管NM2的源极，第二NMOS管NM2的漏极通过第二电流源I2连接至VDD、同时栅漏极短接后连接至第一NMOS管NM1的栅极；第二偏置电路300包括第三电流源I3、第四电流源I4、第五电流源I5、第二PMOS管PM2、第五NMOS管NM5、第六NMOS管NM6，第五NMOS管的NM5源极和第六NMOS管NM6的源极连接后通过第四电流源I4接地，第五NMOS管NM5的栅极连接至输入电压Vi、漏极连接至VDD，第六NMOS管NM6栅漏短接后连接至第二PMOS管PM2的源极、并通过第三电流源I3连接至VDD，第二PMOS管PM2栅漏短接后通过第五电流源I5接地，第二PMOS管PM2的栅极还连接至第一PMOS管PM1的栅极。

其中第一电流源I1的电流为第二电流源I2电流的2倍，第三电流源I3的电流和第五电流源I5电流之差等于第四电流源I4电流的1/2。在本说明书中，为了简明起见，所有电流源的符号及其提供的偏置电流值均采用同一符号表示，例如第一电流源I1提供的偏置电流值也用I1表示。

第一偏置电路200的功能是为源极输出电路100的上管，即第一NMOS管NM1提供高于输入电压Vi的第一偏置电压VG1，第二偏置电路300的功能是为源极输出电路100的下管，即第一PMOS管PM1提供低于输入电压Vi的第二偏置电压VG2，而且第一偏置电压VG1和第二偏置电压VG2跟随输入电压Vi同升同降。然后通过第一NMOS管NM1的栅源电压和第一PMOS管PM1的栅源电压分别对第一偏置电压VG1和第二偏置电压VG2进行补偿，使输出电压Vo精确跟随输入电压Vi。

第三NMOS管NM3和第四NMOS管NM4组成第一差分对管201，第一差分对管201对输入电压Vi实现精确跟随，第二NMOS管NM2的栅源电压和第一差分对管201的输出电压叠加构成第一偏置电压VG1，第二NMOS管NM2还和第一NMOS管NM1构成第一比例电流镜；第五NMOS管NM5和第六NMOS管NM6组成第二差分对管301，第二差分对管301对输入电压Vi实现精确跟随，第二PMOS管PM2的栅源电压和第二差分对管301的输出电压叠加构成第二偏置电压VG2，第二PMOS管PM2还和第一PMOS管PM1构成第二比例电流镜。对于第一偏置电路200，电压叠加指的是输入电压Vi加上第二NMOS管NM2的栅源电压，对于第二偏置电路300，电压叠加指的是输入电压Vi减去第二PMOS管PM2的栅源电压。

在一些实施例中，第三NMOS管NM3和第四NMOS管NM4的宽长比相等，第五NMOS管NM5和第六NMOS管NM6的宽长比相等；设第一NMOS管NM1的宽长比为KN1、第二NMOS管NM2的宽长比为KN2、第一PMOS管PM1的宽长比为KP1、第二PMOS管PM2的宽长比为KP2、KN1/KN2＝K1、KP1/KP2＝K2，则I2和I5的设置满足I2/I5＝K2/K1。

第三NMOS管NM3和第四NMOS管NM4可采用相同规格的器件。由于I1是I2的2倍，使第三NMOS管NM3和第四NMOS管NM4的偏置电流均为I2，同时它们的宽长比相等，根据公式1，它们的栅源电压也相等，使第一差分对管201的输出可准确跟随输入电压Vi。和第一偏置电路200的工作原理类似，第三电流源I3、第四电流源I4和第五电流源I5的设置使第二差分对管301的两个MOS管偏置电流相同：由于I3-I5＝I4/2，而I3-I5为第六NMOS管NM6的偏置电流，因而第五NMOS管NM5的偏置电流亦为I4/2；在两个MOS管采用相同规格的器件时，第二差分对管301的输出电压和输入电压Vi精确相等，它们之间的差别仅由器件之间的微小制造公差造成，而不随工作温度、电流等参数的影响。

在一些实施例中，KN1、KN2、KP1、KP2均为正整数，K1和K2均大于1。采用正整数的宽长比便于电路实现精确匹配，同时K1和K2设置为大于1时，第一比例电流镜和第二比例电流镜均有电流放大作用，使第一偏置电路200和第二偏置电路300的偏置电流可以设置得较小，以降低其功耗。

在一些实施例中，K1和K2均为整数，也可使电路容易实现精确匹配。

如图2所示，在电路的平衡状态，即Vi不变时，第一差分对管201的输出电压即第二NMOS管NM2的源极电压VS_nm2＝Vi，第二差分对管301的输出电压即第二PMOS管PM2的源极电压VS_pm2＝Vi；当满足I5/I2＝K1/K2时，可得到K1*I2＝K2*I5。当输出电压Vo和输入电压Vi相等时，如图6所示，第一NMOS管NM1和第二NMOS管NM2的栅源电压相等，使图中的电路结构构成第一比例电流镜；相应地，如图7所示，第一PMOS管PM1和第二PMOS管PM2构成第二比例电流镜。此时第一NMOS管NM1的源极电流IS_nm1和第一PMOS管PM1的源极电流IS_pm1匹配，实现电路的平衡状态。当Vo和Vi不相等时，则上述匹配状态被破坏，可以理解，在电路的平衡状态，必然有Vo和Vi相等。

如图2所示，当输入电压Vi升高时，第一偏置电压VG1和第二偏置电压VG2随之升高，使第一NMOS管NM1的漏源电流增大、第一PMOS管PM1的漏源电流减小，源极输出电路100输出充电电流使Vo被迅速上拉至Vi；当输入电压Vi降低时，第一偏置电压VG1和第二偏置电压VG2随之降低，使第一NMOS管NM1的漏源电流减小、第一PMOS管PM1的漏源电流增大，源极输出电路100提供放电电流，使Vo被迅速下拉至Vi；而且上述充电电流和放电电流均不受各个电流源偏置电流设置的影响，而是可以通过设置第一NMOS管NM1和第一PMOS管PM1的宽长比进行调整，从而使源极输出电路100同时具有很强的上拉能力和下拉能力。整个电压跟随电路构成精确高速的开环ClassAB电压跟随电路。

在一些实施例中，第一NMOS管NM1和第二NMOS管NM2为native NMOS管。

如图2所示，在电压跟随电路的正常工作状态，输入电压Vi的最小值为一个NMOS管的阈值电压加上一个电流源的压降。输入电压Vi的最大值为VDD减去一个电流源的压降。当NMOS管的阈值电压为0.6V、电流源的压降为0.2V时，电压跟随电路可在1.0V的VDD下正常工作，使所有的MOS管工作在饱和状态。在VDD＝1.33V时，可实现输入电压Vi和输出电压Vo的幅值波动范围为0.33V。

仍以图2为例，本申请提供的电压跟随方法的一个实施例包括步骤：

步骤1：通过第一偏置电路200产生第一偏置电压VG1，第一偏置电压VG1随输入电压Vi变化；步骤2：通过第二偏置电路300产生第二偏置电压VG2，第二偏置电压VG2随输入电压Vi变化；步骤3：通过源极输出电路100提供输出电压Vo，源极输出电路100包括源极连接的第一NMOS管NM1和第一PMOS管PM1，第一偏置电压VG1为第一NMOS管NM1提供偏置，第二偏置电压VG2为第一PMOS管PM1提供偏置；步骤4：对偏置电压进行精确补偿，通过第一NMOS管NM1的栅源电压补偿第一偏置电压VG1和输入电压Vi的差值，通过第一PMOS管PM1的栅源电压补偿第二偏置电压VG2和输入电压Vi的差值，使输出电压Vo精确跟随输入电压Vi。当然，上述步骤仅为电路设计的步骤，实际的电路中，上述各步骤是协同工作的。

在一些实施例中，通过第一偏置电路200产生第一偏置电压VG1的步骤具体包括：通过第一偏置电路200中的第一差分对管201对输入电压Vi实现精确跟随；通过第一偏置电路200的第二NMOS管NM2和第一NMOS管NM1构成第一比例电流镜，利用第一差分对管201的输出电压和第二NMOS管NM2的栅源电压叠加产生第一偏置电压VG1。

通过第二偏置电路300产生第二偏置电压VG2的步骤具体包括：通过第二偏置电路300的第二差分对管301对输入电压Vi实现精确跟随；通过第二偏置电路300的第二PMOS管PM2和第一PMOS管PM1构成第二比例电流镜，利用第二差分对管301的输出电压和第二PMOS管PM2的栅源电压叠加产生第二偏置电压VG2。

在一些实施例中，第一差分对管201对输入电压Vi实现精确跟随的步骤具体包括：通过设置第一电流源I1作为第一差分对管201的尾电流、并通过设置第二电流源I2使第一差分对管201的2个MOS管的电流均为第一电流源I1电流的1/2，实现第一差分对管201对输入电压Vi的精确跟随。

第二差分对管301对输入电压Vi实现精确跟随的步骤包括：通过设置第四电流源I4作为第二差分对管301的尾电流、并通过设置第三电流源I3使第二差分对管301的2个MOS管的电流均为第四电流源I4电流的1/2，使第二差分对管301对输入电压Vi实现精确跟随。具体地，图2所示的实施例中还包括第五电流源I5，而且I3-I5＝I4/2，使第二差分对管301的两个MOS管的偏置电流均为I4/2。

在一些实施例中，对偏置电压进行精确补偿的步骤具体包括：通过设置第一NMOS管NM1、第二NMOS管NM2、第一PMOS管PM1、第二PMOS管PM2之间的宽长比的比例，使第一比例电流镜的比例值、第二比例电流镜的比例值、第二NMOS管NM2的电流、第二PMOS管PM2的电流相互匹配，从而使第一NMOS管NM1和第二NMOS管NM2的栅源电压精确相等、第一PMOS管PM1和第二PMOS管PM2的栅源电压精确相等。具体的设置方法在低电源电压精确跟随电路的实施例中已有详细说明，在此不再赘述。

在一些实施例中，对偏置电压进行精确补偿的步骤具体还包括：通过将第一NMOS管NM1的宽长比设置成大于第二NMOS管NM2的宽长比、且第一PMOS管PM1的宽长比大于第二PMOS管PM2的宽长比，使第一比例电流镜和第二比例电流镜的比例值均大于1，从而可将提供偏置电压的第一偏置电路200和第二偏置电路300的工作电流设置得较小，而源极输出电路100的宽长比较大的MOS管则可提供更强的驱动能力。

如图3至图5所示，除图2所示的实施例之外，通过上述电压跟随方法还可设计出更多种精确高速电压跟随电路。其中如图3所示，第二差分对管301通过宽长比相等的第三PMOS管PM3和第四PMOS管PM4构成，而且仅需通过2个电流源为第二差分对管301提供相同的偏置电流，其中第六电流源I6的电流为第七电流源I7的2倍。如图4所示，第一差分对管201由第五PMOS管PM5和第六PMOS管PM6构成，并通过第八电流源I8、第九电流源I9、第十电流源I10实现第一差分对管201的两个MOS管的偏置电流相等，具体地，将各电流源设置为I9-I10＝I8/2即可。如图5所示，将图4所示的第一偏置电路200和图2所示的第二偏置电路300组合也可构成一个电压跟随电路的实施例。

上述仅为本申请的较佳实施例及所运用的技术原理，在不脱离本申请构思的情况下，还可以进行各种明显的变化、重新调整和替代。本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点和功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神的情况下进行各种修饰或改变。在不冲突的情况下，以上实施例及实施例中的特征可以相互组合。

Claims (9)

1.一种低电源电压精确电压跟随电路，其特征在于，包括：

源极输出电路，包括源极连接的第一NMOS管和第一PMOS管，所述第一NMOS管的漏极连接至VDD，所述第一PMOS管的漏极接地；

第一偏置电路，包括第一电流源、第二电流源、第二NMOS管、第三NMOS管、第四NMOS管，所述第三NMOS管的源极和所述第四NMOS管的源极连接后通过所述第一电流源接地，所述第三NMOS管的栅极连接至输入电压、漏极连接至VDD，所述第四NMOS管栅漏短接后连接至所述第二NMOS管的源极，所述第二NMOS管的漏极通过所述第二电流源连接至VDD、栅漏极短接后连接至所述第一NMOS管的栅极；

第二偏置电路，包括第三电流源、第四电流源、第五电流源、第二PMOS管、第五NMOS管、第六NMOS管，所述第五NMOS管的源极和所述第六NMOS管的源极连接后通过所述第四电流源接地，所述第五NMOS管的栅极连接至所述输入电压、漏极连接至VDD，所述第六NMOS管栅漏短接后连接至所述第二PMOS管的源极、并通过所述第三电流源连接至VDD，所述第二PMOS管栅漏短接后通过所述第五电流源接地，所述第二PMOS管的栅极还连接至所述第一PMOS管的栅极；

其中所述第一电流源的电流为所述第二电流源电流的2倍，所述第三电流源的电流和所述第五电流源的电流之差等于所述第四电流源电流的1/2；

所述第三NMOS管和所述第四NMOS管的宽长比相等，所述第五NMOS管和所述第六NMOS管的宽长比相等；

设所述第一NMOS管的宽长比为KN1、所述第二NMOS管的宽长比为KN2、所述第一PMOS管的宽长比为KP1、所述第二PMOS管的宽长比为KP2、KN1/KN2＝K1、KP1/KP2＝K2，则所述第二电流源的电流I2和所述第五电流源的电流I5的设置满足I2/I5＝K2/K1。

2.根据权利要求1所述的低电源电压精确电压跟随电路，其特征在于，

KN1、KN2、KP1、KP2均为正整数，K1和K2均大于1。

3.根据权利要求2所述的低电源电压精确电压跟随电路，其特征在于，

K1和K2均为整数。

4.根据权利要求1至3中任一项所述的低电源电压精确电压跟随电路，其特征在于，

所述第一NMOS管和所述第二NMOS管为native NMOS管。

5.一种电压跟随方法，其特征在于，应用权利要求1所述的低电源电压精确电压跟随电路，包括步骤：

通过第一偏置电路产生第一偏置电压，所述第一偏置电压随输入电压变化；

通过第二偏置电路产生第二偏置电压，所述第二偏置电压随输入电压变化；

通过源极输出电路提供输出电压，所述源极输出电路包括源极连接的第一NMOS管和第一PMOS管，所述第一偏置电压为所述第一NMOS管提供偏置，所述第二偏置电压为所述第一PMOS管提供偏置；

对偏置电压进行精确补偿，通过所述第一NMOS管的栅源电压补偿所述第一偏置电压和所述输入电压的差值，通过所述第一PMOS管的栅源电压补偿所述第二偏置电压和所述输入电压的差值，使所述输出电压精确跟随所述输入电压。

6.根据权利要求5所述的电压跟随方法，其特征在于，

所述的通过第一偏置电路产生第一偏置电压步骤具体包括：

通过所述第一偏置电路中的第一差分对管对所述输入电压实现精确跟随；

通过所述第一偏置电路的第二NMOS管和所述第一NMOS管构成第一比例电流镜，利用所述第一差分对管的输出电压和所述第二NMOS管的栅源电压叠加产生所述第一偏置电压；

所述的通过第二偏置电路产生第二偏置电压步骤具体包括：

通过所述第二偏置电路的第二差分对管对所述输入电压实现精确跟随；

通过所述第二偏置电路的第二PMOS管和所述第一PMOS管构成第二比例电流镜，利用所述第二差分对管的输出电压和所述第二PMOS管的栅源电压叠加产生所述第二偏置电压。

7.根据权利要求6所述的电压跟随方法，其特征在于，

所述的第一差分对管对所述输入电压实现精确跟随步骤具体包括：

通过设置第一电流源作为所述第一差分对管的尾电流、并通过设置第二电流源使所述第一差分对管的2个MOS管的电流均为所述第一电流源电流的1/2，实现所述第一差分对管对所述输入电压的精确跟随；

所述的第二差分对管对所述输入电压实现精确跟随步骤包括：

通过设置第四电流源作为所述第二差分对管的尾电流、并通过设置第三电流源使所述第二差分对管的2个MOS管的电流均为所述第四电流源电流的1/2，使所述第二差分对管对所述输入电压实现精确跟随。

8.根据权利要求6或7所述的电压跟随方法，其特征在于，

所述的对偏置电压进行精确补偿步骤具体包括：

通过设置所述第一NMOS管、所述第二NMOS管、所述第一PMOS管、所述第二PMOS管之间的宽长比的比例，使所述第一比例电流镜的比例值、所述第二比例电流镜的比例值、所述第二NMOS管的电流、所述第二PMOS管的电流相互匹配，从而使所述第一NMOS管和所述第二NMOS管的栅源电压精确相等、所述第一PMOS管和所述第二PMOS管的栅源电压精确相等。

9.根据权利要求8所述的电压跟随方法，其特征在于，

所述的对偏置电压进行精确补偿步骤还包括：

通过将所述第一NMOS管的宽长比设置成大于所述第二NMOS管的宽长比、且所述第一PMOS管的宽长比大于所述第二PMOS管的宽长比，使所述第一比例电流镜和所述第二比例电流镜的比例值均大于1。