CN114450894A

CN114450894A - 具有多个倍频器的lo生成器的可扩展双偏振毫米波多频带5g相控阵

Info

Publication number: CN114450894A
Application number: CN202180002411.2A
Authority: CN
Inventors: 黃敏祐; 托马斯·陈
Original assignee: Suzhou Siweite Technology Co ltd
Current assignee: Suzhou Siweite Technology Co ltd
Priority date: 2020-08-31
Filing date: 2021-06-16
Publication date: 2022-05-06
Anticipated expiration: 2041-06-16
Also published as: WO2022043775A1; US20220069851A1; CN114450894B; US11368174B2

Abstract

根据一个实施例，RF前端IC装置包括第一RF收发器和第二RF收发器，第一RF收发器用于发射和接收第一频带内的RF信号，第二RF收发器用于发射和接收不同于第一频带的第二频带内的RF信号。RF前端IC装置还包括变频器和用以向变频器提供LO信号的多频带本地振荡器(LO)生成器。多频带LO生成器包括以PLL工作频率进行工作的锁相环(PLL)电路，其中，PLL工作频率在第一频带和第二频带之外。多频带LO生成器还包括多个倍频器，该多个倍频器耦接到PLL电路以扩展PLL工作频率并生成具有相对于频带在预定接近度内的频率的LO信号。

Description

具有多个倍频器的LO生成器的可扩展双偏振毫米波多频带5G 相控阵

相关申请

本申请要求于2020年8月31日提交的美国临时专利申请17/007,427的权益，其全部内容通过引用并入。

技术领域

本发明的实施例大体上涉及无线通信装置。更具体地，本发明的实施例涉及毫米波(mm波)多频带通信***。

背景技术

随着无线通信技术的发展，通常可用多模式或多频带无线***。这种***可以将不同的功能划分为不同的集成电路(IC)装置。例如，无线***可以包括基带处理器、收发器、控制电路、接收电路或发射电路等。这种多IC装置有时不方便且成本无效。

与4G/LTE相比，下一代(后5G)无线网络预示了50倍的更高速度，10倍的更少延迟和1000倍的更大容量，同时还需要低延迟响应和高容量接入节点来满足未来宽频带移动光纤无线链路的需求。例如，3GPP指定频率范围为2(FR2)的5G新空口(NR)***至少在n257、n258和n260频带中工作。一些频带子集在各个国家或区域中被不同地分配，使得用户设备(UE)和远程无线电单元(RRU)这两者必须覆盖多个非连续mm波频带(例如，在24.5/28/37/39/43.5千兆赫兹(GHz))或甚至更高的48GHz至53GHz频带以支持多标准通信和国际漫游服务。相控阵和多输入多输出(MIMO)收发器架构广泛用于波束成形和零陷(null-steering)干扰抑制，以提高mm波链路性能和海量空间多样化。因此，可以将多个数据流用于二维、频率和空间划分，以支持高吞吐量频谱和空间信号复用。

然而，为了覆盖这种24.5GHz至43.5GHz的宽带操作，传统的收发器架构需要具有若干锁相环(PLL)的若干mm波本地振荡器(local oscillator，LO)生成器，这导致大的面积、高的功耗并且需要更高的LO输入摆幅。这可能非常难以生成诸如片外的宽带LO源等(特别是在mm波时)。因此，需要具有组合多个倍频器以减少LO信号生成的负担的LO生成器的片上mm波收发器(TRX)阵列架构。

附图说明

在附图的图中，通过示例而非限制的方式示出本发明的实施例，在附图中，相同的附图标记指示相似的元素。

图1是示出根据本发明的一个实施例的无线通信装置的示例的框图。

图2是示出根据本发明的一个实施例的RF(射频)前端集成电路的示例的框图。

图3是示出根据本发明的另一实施例的mm波5G NR收发器架构频率设计的示例的处理流程图。

图4是示出根据本发明的另一实施例的RF前端集成电路的框图。

图5是示出根据本发明的另一实施例的具有用于双偏振宽带镜像抑制的可共享RFPLL的mm波收发器阵列电路的示例的框图。

图6是示出根据本发明的另一实施例的LO生成频率规划的框图。

图7是示出根据一个实施例的RF PLL电路的框图。

图8是示出根据一个实施例的mm波5G发射器链的示例的框图。

图9是示出根据一个实施例的mm波5G接收器链的示例的框图。

图10是示出根据一个实施例的LB/HB镜像抑制频率规划的示例的框图。

具体实施方式

将参考以下所讨论的详情描述本发明的各种实施例和方面，并且附图将示出各种实施例。以下的描述和附图是对本发明的说明并且不应被解释为限制本发明。描述了许多具体详情以提供对本发明的各种实施例的透彻理解。然而，在某些情况下，未描述总所周知的或常规的详情，以提供本发明的实施例的简明讨论。

说明书中对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定特征、结构或特性可以包括在本发明的至少一个实施例中。短语“在一个实施例中”在本说明书中的各个地方的出现不一定全部是指相同的实施例。

本发明描述了具有LO生成器的mm波收发器阵列架构的实施例，所述LO生成器组合多个倍频器以减少LO生成器的负担。在该描述的实施例中，仅需要一个以PLL工作频率工作的RF PLL生成器来代替mm波PLL。PLL工作频率在RF频带之外。在LO信号生成中，利用倍频器(例如，二倍倍频器、三倍倍频器或四倍倍频器等)来扩展(upscale)PLL工作频率，使得高频带(high-band，HB)和低频带(low-band，LB)LO信号生成可以共享相同的RF PLL生成器。此外，收发器阵列架构还支持双偏振和宽频带镜像抑制。这些特征实现了未来的通信，诸如，(1)用于AR/VR(增强现实/虚拟现实)的增强的移动宽频带的带宽，(2)高速MIMO收发器***，以及(3)mm波多频谱数据链路实现。

根据一些实施例，射频(RF)前端集成电路(IC)装置包括用以发射和接收第一频带内的RF信号的第一RF收发器。RF前端IC装置还包括用以发射和接收不同于第一频带的第二频带内的RF信号的第二RF收发器。RF前端IC装置还包括变频器，该变频器包括耦接到第一RF收发器和第二RF收发器的下变频器和上变频器。另外，RF前端IC装置包括耦接到变频器以向变频器提供LO信号的多频带本地振荡器(LO)生成器。多频带LO生成器包括以PLL工作频率工作的锁相环(phase-lock loop，PLL)电路。PLL工作频率在第一频带和第二频带之外。

多频带LO生成器还包括耦接到PLL电路以扩展PLL工作频率并生成第一LO信号的第一倍频器，该第一LO信号具有相对于第一频带在第一预定接近度内的第一LO频率。另外，多频带LO生成器包括耦接到PLL电路以扩展PLL工作频率并生成第二LO信号的第二倍频器，该第二LO信号具有相对于第二频带在第二预定接近度内的第二LO频率。第一RF收发器和第二RF收发器、变频器和多频带LO生成器可以嵌入在单个IC芯片中。

根据一个实施例，RF前端IC装置包括用以发射和接收第一预定频带内的RF信号的第一RF收发器和用以发射和接收第二预定频带内的RF信号的第二RF收发器。RF前端IC装置还包括耦接到第一RF收发器和第二RF收发器以在包括第一频带和第二频带的宽频谱中进行频率合成的全频带频率合成器。全频带频率合成器生成用于第一RF收发器和第二RF收发器的第一LO信号和第二LO信号，以使得第一RF收发器和第二RF收发器能够分别发射和接收第一频带和第二频带内的RF信号。第一RF收发器、第二RF收发器和全频带频率合成器集成在单个IC芯片内。

在一个实施例中，第一LO信号的第一LO频率在大约从17千兆赫兹(GHz)至22GHz范围的第一LO频率范围内。第二LO信号的第二LO频率在大约从29.5GHz至36GHz范围的第二LO频率范围内。

在一个实施例中，RF前端IC装置还包括用以发射和接收不同于第一频带和第二频带的第三频带内的RF信号的第三RF收发器。该多频带LO生成器还包括耦接到PLL电路以扩展PLL工作频率并生成第三LO信号的第三倍频器，该第三LO信号具有相对于第三频带在第三预定接近度内的第三LO频率。第三LO信号的第三LO频率在大约从40.5GHz至45.5GHz范围的第三LO频率范围内。

在一个实施例中，PLL工作频率在大约从8.5GHz至12GHz范围的PLL频率范围内。第一频带在大约从24.5GHz至29.5GHz范围的第一频率范围内。第二频带在大约从37GHz至43.5GHz范围的第二频率范围内。第三频带在大约从48GHz至53GHz范围的第三频率范围内。输入到第一倍频器的第一频率在大约从8.5GHz至11GHz范围的第一输入频率范围内。输入到第二倍频器的第二频率在大约从9.83GHz至12GHz范围的第二输入频率范围内。输入到第三倍频器的第三频率在大约从10.125GHz至11.375GHz范围的第三输入频率范围内。注意，虽然在整个本申请中已经描述了两个频带，但是更多或更宽的频带在这里也是适用的。

在一个实施例中，PLL电路包括电荷泵、耦接到电荷泵的环路滤波器、耦接到环路滤波器以提供PLL工作频率的压控振荡器(voltage-controlled oscillator，VCO)、以及提供从VCO到电荷泵的反馈环路的具有移相(phase shift，PS)计数器的可编程分频器。

在一个实施例中，RF前端IC装置还包括耦接在第一收发器和第二收发器与多频带本地振荡器(LO)生成器之间的功率组合器/分配器。功率组合器被配置为组合从第一收发器和第二收发器之一接收到的多个RF子信号以生成RF信号。多个RF子信号各自对应于第一收发器和第二收发器之一。功率分配器被配置为将RF信号分为多个RF子信号，其中各个RF子信号被提供给第一收发器和第二收发器之一以被发射。RF前端IC装置还包括同相/正交(in-phase/quadrature，I/Q)生成器，该同相/正交(I/Q)生成器被配置为接收LO信号并生成90度mm波移相信号以用于频带选择性镜像信号抑制。RF前端IC装置附加地包括IF RC-CR多相滤波器(PPF)，其被配置为抑制RF信号的镜像信号。

在一个实施例中，频带选择性镜像信号抑制选择用于上/下变频的、多个LO信号中的所选LO信号的低侧注入。LO信号的低侧注入是指注入频率低于要处理的相应RF信号的频率的LO信号。

各个发射链耦接在前端天线与发射和接收(T/R)开关之间，并且各个发射链包括布置在各个发射链中的压控增益放大器(VGA)，以放大发射信号的同相分量和发射信号的正交分量。各个发射链还包括耦接到VGA的mm波移相器(PS)、耦接到PS的驱动器、耦接到驱动器的宽带功率放大器(PA)核心、以及耦接到宽带功率放大器(PA)核心的匹配网络。接收链和发射链各自利用mm波PS进行处理以实现用于一个或多个收发器的第一阵列和第二阵列的模拟波束成形。

在一个实施例中，各个接收链耦接在前端天线和T/R开关之间，其中各个接收链包括耦接到T/R开关的匹配网络、耦接到匹配网络的低噪声放大器(LNA)、耦接到LNA的第二级LNA、耦接到第二级LNA的移相器(PS)、以及耦接到VS的VGA。

根据另一方面，移动装置包括基带处理器和耦接到基带处理器的RF前端装置。RF前端装置包括如上所述的组件中的至少一些。

图1是示出根据本发明的一个实施例的无线通信装置的示例的框图。参考图1，无线通信装置100(也简称为无线装置)包括RF前端集成电路(IC)101和调制解调器/基带处理器102等。无线装置100可以是任何类型的无线通信装置，诸如例如移动电话、膝上型计算机、平板计算机、网络设备装置(例如，物联网或IOT设备装置)等。

图2是示出根据本发明一个实施例的RF前端集成电路的示例的框图。参考图2，RF前端IC 101包括耦接至RF收发器211～213的阵列的全频带频率合成器200。收发器211～213中的各收发器被配置为经由RF天线221～223中的一个RF天线发射和接收特定频带或特定RF频率范围内的RF信号。在一个实施例中，收发器211～213中的各收发器被配置为从全频带频率合成器200接收LO信号。LO信号是针对相应频带生成的。LO信号被收发器用于混频、调制、解调，从而发射和接收相应频带内的RF信号。

图3是示出根据本发明的另一实施例的mm波5G NR收发器架构频率设计的示例的处理流程图。在流程图描绘的图示示例中，在RF信号被RF收发器阵列(例如，302)接收之后，RF信号的第一频带(例如，LB)306和第二频带(例如，HB)308(mm波)首先由(mm波)5G NR频带选择电路304检测到。在一个实施例中，第三频带(例如，更高频带)310也可以由(mm波)5GNR频带选择电路检测到。如图2所示，在一个实施例中，例如，第一RF收发器(例如，211)可以被配置为发射和接收第一频带306内的RF信号。第二RF收发器(例如，212)可以被配置为发射和接收不同于第一频带306的第二频率308频带内的RF信号。第一频带306在大约从24.5GHz至29.5GHz范围内，第二频带308在大约从37GHz至43.5GHz范围内，以及第三频带310在大约从48GHz至53GHz范围内。

多频带本地振荡器(LO)生成器可以耦接到变频器以向变频器提供LO信号(例如，312、314、316等)。多频带LO生成器可以包括以锁相环(PLL)工作频率工作的PLL电路324，其中PLL工作频率在第一频带(例如，大约从24.5至29.5GHz范围)和第二频带(大约从37GHz至43.5GHz范围)之外。如图3所示，在一个实施例中，例如，中频(intermediate frequency，IF)可以被设置为大约7.5GHz的频率值。

当检测到RF信号的第一频带(例如，LB 306)时，利用第一LO信号(例如，LB LO信号312)处理RF信号的第一频带，以由变频器进行上变频或下变频。第一LO信号可以由耦接到PLL电路324的倍频器(例如，318)生成。LO信号的第一频带具有相对于第一频带306(大约从24.5GHz至29.5GHz范围)在第一预定接近度内的大约从17GHz至22GHz范围的第一LO频率范围。注意，在这里，LO频率低于相应的RF频率，这被称为低侧LO信号注入。在一个实施例中，LO频率与相应的RF频率不重叠以减少干扰。第一LO信号的第一LO频率设置成远离第一频带内的RF信号，这继而避免了LO牵引或干扰效应。因此，通过显著地将第一LO频率设置为与RF信号分开，可以减少或避免LO牵引。倍频器318的频率输入是针对第一LO信号(17GHz至22GHz)的2的分频比，这等同于大约从8.5至11GHz的范围。因此，PLL工作频率可以具有较低的工作频率(8.5GHz至11GHz)。

在另一实施例中，当检测到RF信号的第二频带(例如，HB)时，利用第二LO信号处理RF信号的第二频带，以由变频器进行上变频或下变频。第二LO信号可以由耦接到PLL电路324的倍频器(例如，320)生成。第二LO信号具有相对于第二频带(大约从37GHz至43.5GHz范围)在第二预定接近度内的第二LO频率(大约从29.5GHz至36GHz范围)。第二LO信号的第二LO频率远离第二频带308内的RF信号，这继而避免了LO牵引或干扰效应。倍频器320的频率输入是对第二LO信号(29.5GHz至36GHz)的3的分频比，这等同于大约从9.83GHz至12GHz的范围。因此，PLL工作频率可以具有较低的工作频率(9.83GHz至12GHz)和更好的相位噪声。注意，倍频器用于倍频或扩展频率。然而，也可以使用其它变频器来变频或修改LO信号的频率。

在进一步公开的实施例中，第三RF收发器可以被配置为发射和接收不同于第一频带306和第二频带308的第三频带310内的RF信号。这些频带是不重叠的频带。例如，第三频带310具有大约从48GHz至53G Hz的第三频率范围。第三LO信号可以由耦接到PLL电路324的倍频器(例如，四倍频器322)生成。第三LO信号具有相对于第三频带(大约从48GHz至53GHz范围)在第三预定接近度内的第三LO频率(大约从40.5GHz至45.5GHz范围)。

第三LO信号的第三LO频率远离第三频带310内的RF信号，继而避免了LO牵引或干扰效应。倍频器频率输入是对第三LO信号(40.5GHz至45.5GHz)的4的分频比，这等同于大约从10.125GHz至11.375GHz的范围。PLL工作频率可以具有较低的工作频率(10.125GHz至11.375GHz)和更好的相位噪声。注意，虽然如图3所示仅有三个倍频器，但也可以将更多的倍频器耦接到PLL电路324以适应RF信号的更多频带。由于使用倍频器，因此可以使用具有较低PLL工作频率的单个PLL电路。结果，可以维持较小的IC封装件。另外，由于较低的PLL工作频率远离RF信号的频率，因此可以减少信号干扰。

图4是示出根据本发明的另一实施例的RF前端集成电路的框图。参考图4，全频带频率合成器400可以表示如上所述的全频带频率合成器101。在一个实施例中，全频带频率合成器400通信地耦接至收发器的阵列，各收发器对应于多个频带之一。在该示例中，全频带频率合成器400耦接至发射器401A、接收器402A、发射器401B和接收器402B。发射器401A和接收器402A可以是在较低频带中工作的第一收发器的一部分，被称为LB发射器和LB接收器。发射器401B和接收器402B可以是在较高频带中工作的第二收发器的一部分，被称为HB发射器和HB接收器。注意，尽管如图4所示仅存在两个收发器，但是也可以如图2所示将更多的收发器耦接至全频带频率合成器400。

同样，在如图4所示的示例中，存在由频率合成器400覆盖的两个频带。然而，可以在集成RF前端内实现更多的频带。如果存在要实现的更多频带，则可能需要更多的倍频器集合。

在一个实施例中，频率合成器400包括但不限于LO信号生成器电路或块411、LB同相/正交(I/Q)生成器413和LB相位旋转器414。PLL是生成输出信号的控制***，该输出信号的相位与输入信号的相位相关。虽然存在若干不同的类型，但最初容易视为由可变频率振荡器和相位检测器构成的电子电路。振荡器生成周期信号，并且相位检测器将该信号的相位与输入周期信号的相位进行比较，调整振荡器以保持相位匹配。将输出信号送回输入信号以进行比较被称为反馈环路，这是因为输出被“反馈”到输入从而形成环路。

在锁步(lock step)中保持输入和输出相位还意味着将输入和输出频率保持相同。因此，除了同步信号之外，锁相环可以跟踪输入频率，或者可以生成作为输入频率的倍数的频率。这些属性用于计算机时钟同步、解调和频率合成。锁相环广泛用于无线电、电信、计算机和其它电子应用中。它们可以用于解调信号、从有噪声的通信信道恢复信号、以输入频率的倍数生成稳定频率(频率合成)、或在数字逻辑电路(诸如微处理器等)中分配精确定时的时钟脉冲。

返回参考图4，LO信号生成器块411用于接收时钟参考信号并且锁定时钟参考信号的频率以生成第一LO信号，即，低频带LO信号或LBLO信号。第一LO信号可以可选地由LO缓冲器(未示出)缓冲。基于LBLO信号，LB I/Q生成器413生成适合于对RF信号的同相和正交分量进行混频、调制和解调的I/Q信号。I/Q信号可以通过LB相位旋转器414旋转预定角度或延迟。然后将旋转后的I/Q信号提供至LB发射器401A和接收器402A。特别地，I/Q信号可以包括要提供至LB发射器401A的发射I/Q(TXI/Q)信号421A和要提供至LB接收器402A的同相和正交接收I/Q(RXI/Q)信号422A。在一些实施例中，可以在LO路径中进行移相。

在一些实施例中，频率合成器400还包括HB I/Q生成器417和HB相位旋转器418。参考图4，HB I/Q生成器417生成适于对高频带频率范围内的RF信号的同相和正交分量进行混频、调制和解调的I/Q信号。在电气工程中，具有角度调制的正弦波可以被分解成两个调幅正弦波或者从两个调幅正弦波合成，这两个调幅正弦波在相位上偏移四分之一周期(π/2弧度)。所有三个功能具有相同的频率。调幅正弦波已知为同相和正交分量。一些人发现通过这些术语仅提及调幅(基带)本身是更方便的。

I/Q信号可以被HB相位旋转器418旋转预定角度或延迟。然后将旋转后的I/Q信号提供至HB发射器401B和接收器402B。具体地，I/Q信号可以包括要提供至HB发射器401B的发射I/Q(TXI/Q)信号421B以及要提供至HB接收器402B的同相和正交接收I/Q(RXI/Q)信号422B。由此，组件413～414被配置为生成用于LB发射器401A和LB接收器402A的TXI/Q和RXI/Q信号，而组件417～418被配置为生成用于HB发射器401B和HB接收器402B的TXI/Q和RXI/Q信号。如果存在涉及更多频带的更多发射器和接收器，则频率合成器400可以维持更多组的组件413～414和/或组件417～418，以生成用于附加频带的所需的TXI/Q和RXI/Q信号。

在一个实施例中，LB发射器401A包括滤波器403A、混频器404A和放大器405A。滤波器403A可以为低通(LP)滤波器，其接收要发射到目的地的LB发射(LBTX)信号，其中LBTX信号可以从基带处理器(诸如基带处理器102等)提供。混频器401A(也称为上变频混频器或LB上变频混频器)被配置为基于由LB相位旋转器414提供的TXI/Q信号将LBTX信号混频和调制到载波频率信号上。然后通过放大器405A对调制后的信号(例如，低频带RF或LBRF信号)进行放大，并且然后经由天线410A将放大后的信号发射到远程接收器。

在一个实施例中，LB接收器402A包括放大器406A、混频器407A和滤波器408A。放大器406A经由天线410A从远程发射器接收LBRF信号并放大所接收到的RF信号。然后通过混频器407A(也称为下变频混频器或LB下变频混频器)基于从LB相位旋转器414接收到的RXI/Q信号来对放大后的RF信号进行解调。然后通过滤波器408A处理解调后的信号，滤波器408A可以为低通滤波器。在一个实施例中，LB发射器401A和LB接收器402A经由发射和接收(T/R)开关409A来共用天线410A。T/R开关409A被配置为在LB发射器401A与接收器402A之间切换以在特定时间点将天线410A耦接至LB发射器401A或LB接收器402A。

类似地，HB发射器401B包括滤波器403B、混频器404B(也称为HB上变频混频器)和放大器405B，这些分别具有类似于LB发射器401A的滤波器403A、混频器404A和放大器405A的功能以用于处理高频带发射(HBTX)信号。HB接收器402B包括滤波器406B、混频器407B(也称为HB下变频混频器)和滤波器408B，这些分别具有类似于LB接收器402A的放大器406A、混频器407A和滤波器408A的功能以用于处理高频带接收(HBRX)信号。HB发射器401B和HB接收器402B经由T/R开关409B耦接至天线410B，类似于LB发射器401A和接收器402A的结构。

图5示出根据本发明另一实施例的具有用于双偏振宽带镜像抑制的可共享RF PLL的mm波收发器阵列电路的示例。参考图5，例如，RF前端集成电路装置500包括第一偏振(例如，水平偏振)电路502(由“H偏振N元件阵列”表示)和第二偏振(例如，垂直偏振)电路504(由“V偏振N元件阵列”表示)。

各个偏振电路包括N元件可扩展(scalable)收发器，N元件可扩展收发器包括天线阵列(例如，天线1(518)、……、天线N(520))、mm波5G收发器信道阵列(例如，mm波5G TRX信道1(例如，506)、……、mm波5G TRX信道N(例如，508)、N信道TX/RX功率分配/组合电路522(例如功率组合器/分配器)、TX上变频电路524、RX下变频电路526、宽带同相/正交(I/Q)生成器528、被配置用于宽频带镜像抑制的IF RC-CR多相滤波器(PPF)(例如，530和532)、以及多频带LO信号生成器534。

mm波5G收发器信道506被配置为针对单信道发射/接收RF信号。单信道可以是单频率信道。RC-CR多相滤波器(PPF)可以被配置为以期望的频率将IF信号分配到I和Q路径。注意，尽管如图5所示仅存在两个收发器，可以如图2所示将更多的收发器耦接到全频带频率合成器400。

发射器链(例如，510)和接收器链(例如，512)可以经由T/R开关546通信地耦接。然后T/R开关546耦接到天线(例如，天线1(518))。发射器链510和接收器链512可以经由T/R开关548耦接到功率组合器/分配器522。在一个实施例中，例如，PPF用于基于第一差分IF信号和第二差分IF信号生成第三差分IF信号。在一个实施例中，功率组合器/分配器522耦接在第一收发器和第二收发器与多频带LO信号生成器534之间。

功率组合器被配置为组合从第一收发器和第二收发器之一接收到的多个RF子信号以生成RF信号。多个RF子信号各自与第一收发器和第二收发器之一相对应。功率分配器还被配置为将RF信号分为多个RF子信号，其中多个RF子信号各自被提供给第一收发器和第二收发器之一以被发射。宽带同相/正交(I/Q)生成器528生成用于TX上变频524和RX下变频526的差分I/Q LO。

图6是示出根据本发明的另一实施例的用于HB/LB mm波信号的上/下变频的LO生成频率规划的框图。参考图6，包括下变频器602和上变频器604的变频器用于将从PLL块(例如，536)生成的LO信号606变频成具有较高频率(例如，在较高频带内)的信号。如图6所示，在一个实施例中，例如，中频(IF)606可以被设置为7.5GHz的频率值。在一个实施例中，多频带本地振荡器(LO)生成器(例如，534)包括第一倍频器(例如，二倍倍频器540)以使PLL工作频率612的频率加倍(例如，大约从8.5GHz至12GHz范围)。

第一倍频器540生成具有大约是PLL工作频率612的两倍的第一LO频率的第一LO信号608。第二倍频器(例如，三倍倍频器542)生成具有大约是PLL工作频率612的三倍的第二LO频率的第二LO信号610。注意，在该示例中，第二LO频率610是PLL工作频率612的三倍。然而，多频带本地振荡器(LO)生成器534可以生成任何频率范围内的频率。如果存在要集成在RF前端装置内的更多频带，则可以使用更多的倍频器来将PLL工作频率扩展到多个其它更低或更高的频率。

因此，PLL工作频率可以被配置为在大约从8.5GHz至12GHz范围的PLL频率范围内。结果，对于各个第一LO信号和第二LO信号生成仅需要一个可共享PLL工作频率。这可以节省片上面积、功耗，并且避免了LO牵引/干扰信号效应，这是因为RF前端IC装置的该实施例以与传统收发器设计相比低得多的频率工作。

图7是示出根据一个实施例的RF PLL电路700的示例的框图。参考图7，RF PLL电路700可以表示如上所述的PLL块536。在一个实施例中，例如，RF PLL电路700包括相位频率检测器(PFD)702、耦接到PFD 702的电荷泵704、耦接到电荷泵704的环路滤波器706、耦接到环路滤波器706以提供PLL工作频率的压控振荡器(VCO)708、以及提供从VCO 706到PFD 702的反馈环路的具有移相(PS)计数器710的可编程分频器。在一个实施例中，VCO 708可以生成PLL工作频率(例如，大约从8.5GHz至12GHz范围)。电荷泵704可以是使用电容器作为电荷存储以升高或降低输出电压的DC-DC转换器。电荷泵704可以升高或降低电压以控制VCO 708的振荡频率。

图8是示出根据一个实施例的mm波5G发射器链800的示例的框图。各个mm波TX/RX链进行mm波移相以实现用于N元件阵列的模拟波束成形。发射器链800可以表示图5中的发射器链510。在图5中，发射器链510经由T/R开关546通信地连接到天线518。返回参考图8，发射器链800包括压控增益放大器(VGA)802、mm波移相器(PS)804、驱动器806、宽带功率放大器核心(PA)808和匹配网络810。匹配网络810的输出馈送到T/R开关812，然后馈送到收发器。在一些实施例中，可以在RF路径中进行移相。

在一个实施例中，VGA 802用于通过增大或减小衰减值来向信号链添加可调整增益元件。在一个实施例中，VGA 802用于利用不同增益放大信号。在一个实施例中，PS 804用于从频率合成器接收LO信号，并根据预定的偏移相位来对LO信号进行偏移。PA核心808可能需要多个级联增益级，包括VGA802和驱动器806以满足增益和效率要求。PS 804耦接到VGA802以在相位上不同程度地切换来生成象限信号。

图9是示出根据一个实施例的mm波5G接收器链900的示例的框图。接收器链900可以表示图5中的接收器链512。接收器链900经由T/R开关912从前端天线接收RF信号。各个RX链900包括匹配网络902、用以接收和放大RF信号的低噪声放大器(LNA)904、在LNA 904之后的第二级LNA 906、PS 908和VGA910。关于发射(TX)信号，IF信号被TX上变频电路(例如，524)进行上变频。上变频IF信号被N信道TX功率分配电路来分配，因此上变频IF信号可以馈送到各个TX链中。另一方面，接收(RX)信号被N信道RX功率组合电路进行组合，然后被RX下变频电路(例如，526)下变频为IF信号。HB/LB LO生成器的输出被馈送到宽带I/Q生成器以生成用于镜像信号抑制目的的90度mm波信号。在一些实施例中，可以在RF路径中进行移相。

图10是示出根据一个实施例的LB/HB镜像抑制频率规划的示例的框图。RF前端装置架构的实施例的镜像信号抑制针对LB上变频和HB下变频这两者选择低侧LO注入。注意，低侧注入是指低于RF信号的LO信号。镜像信号抑制可以通过如图5所示的LO I/Q和IF I/Q信号生成来完成。利用图10所示的用于LB/HB mm波信号的相应镜像信号和宽带LO mm波I/Q信号生成，可以抑制LB镜像和HB镜像信号。最后，针对各个偏振I/O信号，通过输出T/R开关生成H偏振和V偏振IF信号。因此，使用N元件多频带mm波5G双偏振发射器阵列的实施例实现频带选择性镜像抑制。

在前述说明书中，已经参考本发明的具体典型实施例描述了本发明的实施例。显然，在不脱离所附权利要求书中阐述的本发明的更宽泛的精神和范围的情况下，可以对其进行各种修改。因此，说明书和附图应被视为说明性意义而非限制性意义。

Claims

1.一种RF前端IC装置，即射频前端集成电路装置，所述RF前端IC装置包括：

第一RF收发器，用于发射和接收第一频带内的RF信号；

第二RF收发器，用于发射和接收不同于所述第一频带的第二频带内的RF信号；

变频器，其包括耦接到所述第一RF收发器和所述第二RF收发器的下变频器和上变频器；以及

多频带本地振荡器生成器，即多频带LO生成器，其耦接到所述变频器以向所述变频器提供LO信号，所述多频带LO生成器包括：

锁相环电路，即PLL电路，其以PLL工作频率进行工作，其中，所述PLL工作频率在所述第一频带和所述第二频带之外，

第一倍频器，其耦接到所述PLL电路以扩展所述PLL工作频率并且生成第一LO信号，所述第一LO信号具有相对于所述第一频带在第一预定接近度内的第一LO频率，以及

第二倍频器，其耦接到所述PLL电路以扩展所述PLL工作频率并且生成第二LO信号，所述第二LO信号具有相对于所述第二频带在第二预定接近度内的第二LO频率，其中，所述第一RF收发器和所述第二RF收发器、所述变频器、以及所述多频带LO生成器嵌入在单个IC芯片内。

2.根据权利要求1所述的RF前端IC装置，其中，所述第一LO信号的第一LO频率在大约从17千兆赫兹即GHz至22GHz范围的第一LO频率范围内。

3.根据权利要求1所述的RF前端IC装置，其中，所述第二LO信号的第二LO频率在大约从29.5GHz至36GHz范围的第二LO频率范围内。

4.根据权利要求1所述的RF前端IC装置，其中，所述RF前端IC装置还包括：

第三RF收发器，用于发射和接收不同于所述第一频带和所述第二频带的第三频带内的RF信号，其中，所述多频带LO生成器还包括第三倍频器，所述第三倍频器耦接到所述PLL电路以扩展所述PLL工作频率并且生成第三LO信号，所述第三LO信号具有相对于所述第三频带在第三预定接近度内的第三LO频率，其中，所述第三LO信号的第三LO频率在大约从40.5GHz至45.5GHz范围的第三LO频率范围内。

5.根据权利要求1所述的RF前端IC装置，其中，所述PLL工作频率在大约从8.5GHz至12GHz范围的PLL频率范围内。

6.根据权利要求4所述的RF前端IC装置，其中，所述第一频带在大约从24.5GHz至29.5GHz范围的第一频率范围内，其中，所述第二频带在大约从37GHz至43.5GHz范围的第二频率范围内，以及其中，所述第三频带在大约从48GHz至53GHz范围的第三频率范围内。

7.根据权利要求4所述的RF前端IC装置，其中，输入到所述第一倍频器的第一频率在大约从8.5GHz至11GHz范围的第一输入频率范围内，其中，输入到所述第二倍频器的第二频率在大约从9.83GHz至12GHz范围的第二输入频率范围内，以及其中，输入到所述第三倍频器的第三频率在大约从10.125GHz至11.375GHz范围的第三输入频率范围内。

8.根据权利要求1所述的RF前端IC装置，其中，所述PLL电路包括：

电荷泵；

环路滤波器，其耦接到所述电荷泵；

压控振荡器，即VCO，其耦接到所述环路滤波器以提供所述PLL工作频率；以及

具有移相计数器即PS计数器的可编程分频器，用于提供从所述VCO到所述电荷泵的反馈环路。

9.根据权利要求1所述的RF前端IC装置，还包括：

功率组合器/功率分配器，其耦接在所述第一RF收发器和所述第二RF收发器与所述多频带本地振荡器生成器即多频带LO生成器之间，所述功率组合器被配置为对从所述第一RF收发器和所述第二RF收发器之一接收到的多个RF子信号进行组合以生成所述RF信号，所述多个RF子信号中的各个RF子信号与所述第一RF收发器和所述第二RF收发器之一相对应，所述功率分配器被配置为将所述RF信号分为所述多个RF子信号，其中，所述多个RF子信号中的各个RF子信号被提供给所述第一RF收发器和所述第二RF收发器之一以被发射；

宽带I/Q生成器，其被配置为接收LO信号并且生成用于频带选择性镜像信号抑制的90度毫米波移相信号；以及

IF RC-CR多相滤波器，即IF RC-CR PPF，其被配置为抑制所述RF信号的镜像信号。

10.根据权利要求7所述的RF前端IC装置，其中，所述频带选择性镜像信号抑制选择用于上/下变频的、多个LO信号中的所选LO信号的低侧注入。

11.一种移动装置，包括：

基带处理器，以及

射频前端装置，即RF前端装置，其耦接到所述基带处理器，其中，所述RF前端装置包括：

第一RF收发器，用于发射和接收第一频带内的RF信号；

12.根据权利要求11所述的移动装置，其中，所述第一LO信号的第一LO频率在大约从17千兆赫兹即GHz至22GHz范围的第一LO频率范围内。

13.根据权利要求11所述的移动装置，其中，所述第二LO信号的第二LO频率在大约从29.5GHz至36GHz范围的第二LO频率范围内。

14.根据权利要求11所述的移动装置，其中，所述RF前端IC装置还包括第三RF收发器，所述第三RF收发器用于发射和接收不同于所述第一频带和所述第二频带的第三频带内的RF信号，其中，所述多频带LO生成器还包括第三倍频器，所述第三倍频器耦接到所述PLL电路以扩展所述PLL工作频率并且生成第三LO信号，所述第三LO信号具有所述第三频带内的第三LO频率，其中，所述第三LO信号的第三LO频率在大约从40.5GHz至45.5GHz范围的第三LO频率范围内。

15.根据权利要求11所述的移动装置，其中，所述PLL工作频率在大约从8.5GHz至12GHz范围的PLL频率范围内。

16.根据权利要求14所述的移动装置，其中，所述第一频带在大约从24.5GHz至29.5GHz范围的第一频率范围内，其中，所述第二频带在大约从37GHz至43.5GHz范围的第二频率范围内，并且其中，所述第三频带在大约从48GHz至53GHz范围的第三频率范围内。

17.根据权利要求14所述的移动装置，其中，输入到所述第一倍频器的第一频率在大约从8.5GHz至11GHz范围的第一输入频率范围内，其中，输入到所述第二倍频器的第二频率在大约从9.83GHz至12GHz范围的第二输入频率范围内，以及其中，输入到所述第三倍频器的第三频率在大约从10.125GHz至11.375GHz范围的第三输入频率范围内。

18.根据权利要求11所述的移动装置，其中，所述PLL电路包括：

电荷泵；

环路滤波器，其耦接到所述电荷泵；

19.根据权利要求11所述的移动装置，其中，所述RF前端装置还包括：

20.根据权利要求17所述的移动装置，其中，所述频带选择性镜像信号抑制选择用于上/下变频的、多个LO信号中的所选LO信号的低侧注入。