CN114449749A - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN114449749A CN114449749A CN202011208923.8A CN202011208923A CN114449749A CN 114449749 A CN114449749 A CN 114449749A CN 202011208923 A CN202011208923 A CN 202011208923A CN 114449749 A CN114449749 A CN 114449749A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit board
- holes
- hole
- conductive structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005553 drilling Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguide Connection Structure (AREA)
Abstract
本公开实施例提供了一种电路板,该电路板包括与连接器的端子阵列匹配的信号孔阵列,所述信号孔阵列中至少有部分信号孔为第一信号孔;所述第一信号孔为盲孔,其连通至所述电路板的部分走线层,并通过位于辅助走线层的辅助线连接辅助导电结构;所述辅助导电结构至少连通辅助走线层和所述第一信号孔未连通的走线层,并与位于所述主走线层的信号引出线连接;所述信号引出线延伸出所述信号孔阵列所在区域。
Description
技术领域
本公开实施例涉及电路技术领域,特别涉及一种电路板。
背景技术
连接器是电路***电气连接必需的核心基础元件之一,在工业、汽车、通讯等产品中广泛应用。随着技术,尤其是5G技术的发展,连接器也在向着高速、高频、高密度的方向发展。随着连接器的发展,连接器有越来越多的信号需要引入连接器的内部电路。
由于连接器无法使用HDI(High Density Interconnector,高密度互连)工艺,因此与连接器连接的电路板只能通过增加走线层的层数,保证连接器的信号可以被引入电路板的内部电路,但电路板层数越多,电路板的成本就越高。
发明内容
本公开实施例提供一种电路板,其包括与连接器的端子阵列匹配的信号孔阵列,所述信号孔阵列中至少有部分信号孔为第一信号孔;
所述第一信号孔为盲孔,其连通至所述电路板的部分走线层,并通过位于辅助走线层的辅助线连接辅助导电结构;
所述辅助导电结构至少连通辅助走线层和所述第一信号孔未连通的走线层,并与位于所述主走线层的信号引出线连接;
所述信号引出线延伸出所述信号孔阵列所在区域。
在一些实施例中,在平行于所述电路板的平面中,至少部分所述信号引出线的正投影与所述第一信号孔的正投影有重叠。
在一些实施例中,所述第一信号孔排成多个平行于第一方向的行,每行包括多个第一信号孔;所述第一信号孔分为多组,每组包括两相邻行第一信号孔;与每行第一信号孔对应的多个辅助导电结构,沿与第一方向垂直的方向,位于该行第一信号孔远离同组另一行第一信号孔的一侧;所述信号引出线包括向与该信号引出线对应的第一信号孔所在组的组内延伸的第一部分,以及沿第一方向的第二部分。
在一些实施例中,所述辅助导电结构为孔。
在一些实施例中,所述辅助导电结构为通孔。
在一些实施例中,所述辅助导电结构通过以下方式形成:将金属化通孔分割为电气独立的多个部分,每个部分为一个辅助导电结构。
在一些实施例中,至少部分所述第一信号孔为差分信号孔。
在一些实施例中,所述电路板包括第一子板和第二子板;所述第一信号孔连通至所述第一子板的所有走线层,所述辅助导电结构至少连通辅助走线层以及位于所述第二子板的主走线层。
在一些实施例中,所述信号孔阵列所有信号孔都为第一信号孔。
在一些实施例中,所述述信号孔阵列有部分信号孔为第二信号孔,所述第二信号孔为通孔。
本公开实施例的电路板中,通过将第一信号孔设计为盲孔,以及为第一信号孔设计对应的辅助导电结构,将第一信号孔的信号引入了第一信号孔并没有连通的走线层,增大了信号引出线的布局空间,进而减少了电路板走线层的层数,可以明显降低基站类通信电路板的成本。
附图说明
在本公开实施例的附图中:
图1为现有技术中一种信号引出线的布局示意图;
图2为现有技术中一种电路板的结构示意图;
图3为本公开实施例提供的一种电路板的结构示意图;
图4为本公开实施例提供的一种电路板的剖面结构示意图;
图5为本公开实施例提供的一种电路板的孔线距离关系示意图;
图6为本公开实施例提供的一种电路板的辅助导电结构的制作示意图。
具体实施方式
为使本领域的技术人员更好地理解本公开实施例的技术方案,下面结合附图对本公开实施例提供的电路板进行详细描述。
在下文中将参考附图更充分地描述本公开实施例,但是所示的实施例可以以不同形式来体现,且不应当被解释为限于本公开阐述的实施例。反之,提供这些实施例的目的在于使本公开透彻和完整,并将使本领域技术人员充分理解本公开的范围。
本公开实施例的附图用来提供对本公开实施例的进一步理解,并且构成说明书的一部分,与本公开实施例一起用于解释本公开,并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述,以上和其他特征和优点对本领域技术人员将变得更加显而易见,
本公开实施例可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此,可根据制造技术和/或容限来修改示例图示。
在不冲突的情况下,本公开各实施例及实施例中的各特征可相互组合。
本公开所使用的术语仅用于描述特定实施例,且不意欲限制本公开。如本公开所使用的术语“和/或”包括一个或多个相关列举条目的任何和所有组合。如本公开所使用的单数形式“一个”和“该”也意欲包括复数形式,除非上下文另外清楚指出。如本公开所使用的术语“包括”、“由……制成”,指定存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定,否则本公开所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解,诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义,且将不解释为具有理想化或过度形式上的含义,除非本公开明确如此限定。
本公开实施例不限于附图中所示的实施例,而是包括基于制造工艺而形成的配置的修改。因此,附图中例示的区具有示意性属性,并且图中所示区的形状例示了元件的区的具体形状,但并不是旨在限制性的。
在一些现有技术中,连接器的引脚(也称为pin脚)分为信号脚(端子)、地脚,其中,电路板上存在与连接器信号脚对应的信号孔,信号脚可***电路板上与其对应的信号孔,电路板上与信号脚对应的信号孔通过信号引出线与电路板的内部电路(即电路板内处理来自连接器的信号脚的信号的电路)连接,也就是说,信号脚可以通过电路板上与其对应的信号孔,以及该信号孔的信号引出线与电路板的内部电路连接,将信号引入电路板的内部电路。
随着连接器的发展,越来越多的信号需要通过信号脚引入电路板的内部电路,连接器的信号脚也就越来越多,因此与电路板上与信号脚对应的信号孔也越来越多,信号孔与信号孔之间的空间也越来越小,即可用于布局信号引出线的空间越来越小。因此,可以增加电路板的走线层的层数,使得不同信号孔的信号引出线可以布局在电路板的不同走线层,“增加”信号引出线的布局空间,进一步保证所有信号可以被引入电路板的内部电路。
如参照图1(图中仅示出了信号孔和信号引出线的空间位置)和图2(图中只示出了信号孔和信号引出线的投影关系),图中的信号孔11和信号孔12都是连接器的信号脚对应的信号孔,其中,2个信号孔11为一对差分信号孔(即两个孔对应的信号脚引入的信号为一对差分信号),2个信号孔12为另一对差分信号孔,信号引出线01为信号孔11的信号引出线,信号引出线02为信号孔12的信号引出线,信号引出线01与信号引出线02的出线方向相同。
进一步的,当信号孔为差分信号孔时,成对的差分信号孔对应的信号引出线必须布局在电路板的同一走线层时,故当2个信号孔之间最多可布局3条信号引出线时,如2个信号孔之间的pitch(间距)为1.46mm(毫米)时,由于成对的信号引出线必须布局与电路板的同一走线层,因此在每一层走线层,2行信号孔之间实际只能布局2条信号引出线。
可见,当同一走线层中,2行差分信号孔之间的airgap(空隙)不足以布局4个信号引出线时,2个信号孔11对应的2条信号引出线01,显然不能和2个信号孔12对应的2条信号引出线02布局在电路板的同一层,只能布局在电路板的不同走线层。
而电路板走线层的层数的增多,不仅会增加电路板的成本,同时也会对电路板的焊接造成影响,使得电路板的焊接可靠性降低。
在另一些相关技术中,通过优化信号扇出方式以及信号引出线的方向,减少信号引出线的数量,同时使同一层电路板可以布局更多的引号引出线,来减少电路板的走线层的层数。但由于信号完整性的制约,大部分的信号引出线并不能被优化掉或轻易更改方向,导致该方法的减少电路板的走线层的层数的效果并不明显。
参照图3,本公开实施例提供一种电路板,其具体包括:
与连接器的端子阵列匹配的信号孔阵列,信号孔阵列中至少有部分信号孔为第一信号孔20;
第一信号孔20为盲孔,其连通至电路板的部分走线层,并通过位于辅助走线层的辅助线03连接对应的辅助导电结构30;
辅助导电结构30至少连通辅助走线层和第一信号孔未连通的主走线层,并与位于主走线层的信号引出线04连接;
信号引出线04延伸出信号孔阵列所在区域。
其中,连接器的端子阵列是指连接器的多个信号脚所组成的阵列,电路板上与组成端子阵列的信号脚对应的信号孔组成的阵列就是电路板的信号孔阵列,端子阵列中每个信号脚对应的信号孔是指与该信号脚处于相对位置,在连接器与电路板连接时可以***的信号孔。
参照图3(图中只示出了第一信号孔20、辅助导电结构30、辅助线03、信号引出线04的投影关系),在组成信号孔阵列的所有信号孔中至少有部分信号孔为第一信号孔20,第一信号孔20具体为盲孔,其连通电路板的部分走线层,并通过位于其连通的走线层中其中一层(也就是辅助走线层)的辅助线03(为了图更加清楚,图3中只标出1个辅助线03,但图3中连接第一信号孔20与辅助导电结构30的线都是辅助线)连接辅助导电结构30。
不同的第一信号孔20连接不同的辅助导电结构30,不同的第一信号孔20可连通电路板的不同走线层,因此不同的第一信号孔20对应的辅助走线层也可以是不同的,也就是说,第一信号孔20、辅助线03以及辅助导电结构30都是对应的。
与一个第一信号孔20对应的辅助导电结构30至少连通该第一信号孔20的辅助走线层,以及该第一信号孔20未连通的走线层,并连接位于第一信号孔20未连通的主走线层的信号引出线04(为了图更加清楚,图3中只标出1个信号引出线04,但图3中连接辅助导电结构30并向外延伸的线都是信号引出线),通过该信号引出线,辅助导电结构30与位于信号孔阵列所在区域外的电路板内处理信号的内部电路连接。
本公开实施例的电路板的信号孔阵列除了第一信号孔20之外,也可以包括第二信号孔,第二信号孔具体可以是通孔(如图2中信号孔11和信号孔12),其直接通过连接信号引出线连接电路板的内部电路。具体的,第二信号孔的信号引出线可以和第一信号孔20对应的信号引出线04共同布局在主走线层。
具体的,参照图4,本公开实施例的电路板的通孔、第一信号孔、以及辅助导电结构可以和现有的大小孔设计、背钻工艺等结合,如图4中的部分第一信号孔20和所有辅助导电结构30就采用了背钻工艺,只在部分层导电,如辅助导电结构可以只在辅助走线层和信号引出线04所在的走线层(即主走线层)之间层对应的部分导电,以避免由于导电部分过多而引起的分流、环流等现象,即stub效应(残留效应),提升信号的完整性。
本公开实施例的电路板将连接器的信号脚的信号引入电路板的内部电路的过程具体可以是:当与第一信号孔20对应的连接器的信号脚***该第一信号孔20时,信号脚的信号被引入第一信号孔20,然后通过辅助线03被引入与第一信号孔20对应的辅助导电结构30,并通过连接辅助导电结构30的信号引出线04被引入电路板的内部电路。
由于第一信号孔20为盲孔,其并没有连通与辅助导电结构30连接的信号引出线04所在的走线层,也就是说,通过辅助导电结构30将第一信号孔20的信号引入了第一信号孔20并没有连通的主走线层,因此与辅助导电结构30连接的信号引出线04可以布局在其对应的第一信号孔20的正投影所在的位置,这样在布局的时候不用考虑保持与第一信号孔的安全距离,而只用考虑与其他信号引出线04之间的安全距离,增大了信号引出线04的布局空间。在走线层大小相同的情况下,本公开实施例的电路板的与辅助导电结构30连接的信号引出线04所在的走线层可以布局更多的信号引出线04,进而减少了电路板走线层的层数,同时由于走线层数降低,电路板厚度也会降低,大尺寸BGA的焊接可靠性得到了提升。
本公开实施例的电路板对应的连接器可以是任何需要通过信号孔与电路板连接的器件,例如其它设备的输出/接头等。具体的,本公开实施例的电路板可以是PCB(PrintedCircuit Board,印制电路板),具体可以是基站类通信电路板。
PCB的设计一般是根据原理图,使用画图软件在一定的设计规则下进行自动布局,然后再进行人工调整,完成最终设计。受PCB加工、PCB组装能力的制约,最终设计的PCB,除了要实现功能外,也要满足可生产性、可靠性、低成本的需求。
随着技术发展,PCB向着高速、高频、高密度、多功能发展,PCB的设计作为PCB工艺的重要组成部分,也需要向着高速、高频、高密度、多功能发展。
在一般的PCB设计中,BGA(Ball Grid Array,球栅阵列封装)的出线设计是优化重点,在一些技术中,会采用一阶激光孔、二阶/三阶激光孔等使BGA的出线空间得到充分利用,提升BGA的出线密度。
但是一些电路板,尤其是基站类通信电路板,BGA的出线空间以及器件布局空间足够,反而由于连接器无法使用HDI(High Density Interconnector,高密度互连)工艺,往往只能通过增加电路板的走线层的层数,来增加与连接器的信号脚对应的信号孔的信号引出线的布局空间,增加了成本。
而本公开实施例的电路板则通过将第一信号孔20设计为盲孔,以及为第一信号孔20设计对应的辅助导电结构30,将第一信号孔20的信号引入了第一信号孔20并没有连通的走线层,增大了信号引出线的布局空间进而减少了电路板走线层的层数,可以明显降低基站类通信电路板的成本。
具体的,本公开实施例的电路板对应的连接器可以是高速连接器。也就是说,与高速连接器连接的电路板具体可以是本公开实施例的电路板。
高速连接器的引脚(或者说信号脚)密度大,更容易出现布局信号孔的信号引出线的空间无法满足要求,需要通过增加电路板的走线层的层数来“增大”布局信号孔的信号引出线的空间的情况。同时,高速连接器的引脚(或者说信号脚)的长度普通变短,因此与其对应的电路板的信号孔的深度也变短,使得可用于布局信号孔的信号引出线的空间进一步减少。当与高速连接器连接的电路板为本公开实施例的电路板时,可以明显降低电路板的走线层的层数,降低电路板的成本。
参照图3,在一些实施例中,在平行于电路板的平面中,至少部分信号引出线04的正投影与第一信号孔20的正投影有重叠。
本公开实施例的电路板的与辅助导电结构30连接的信号引出线04,可以经过在该信号引出线04对应的第一信号孔20的正投影在走线层对应的位置,由于第一信号孔20并没有连通信号引出线04所在的走线层,因此信号引出线04即使布局在第一信号孔20的正投影在走线层对应的位置,也并不会和第一信号孔20导通,对电路板的正常工作造成影响。
相比于在第一信号孔20连通的走线层布局信号引出线04(不能布局第一信号孔20所在的位置,同时必须在信号引出线04和第一信号孔20之间留出安全距离),本公开实施例的信号引出线04可布局空间显然更大。
电路板的信号孔阵列中可能有多个第一信号孔20,不同的第一信号孔20可能连通不同的走线层,与辅助导电结构30连接的信号引出线04所在的走线层的其他位置可能布局了其他连通至该层的第一信号孔20或通孔10,在除对应的第一信号孔20的正投影对应的位置之外的位置布局与辅助导电结构30连接的信号引出线04,显然要考虑是否会与其他第一信号孔20或通孔10连通,以及与其他的第一信号孔20或通孔10留出安全距离等问题,增大了与辅助导电结构30连接的信号引出线04的布局难度。
同时,与辅助导电结构30连接的信号引出线04的最终目的是将被引入第一信号孔20的信号引出信号孔阵列所在区域,将与辅助导电结构30连接的信号引出线04布局在第一信号孔20的正投影对应的位置,可以避免不同的第一信号孔20对应的信号引出线04之间交叉造成信号引出线04布局混乱等问题,使信号引出线04的布局更加合理。
参照图3,在一些实施例中,第一信号孔20排成多个平行于第一方向的行,每行包括多个第一信号孔;第一信号孔分为多组,每组包括两相邻行第一信号孔;与每行第一信号孔对应的多个辅助导电结构,沿与第一方向垂直的方向,位于该行第一信号孔远离同组另一行第一信号孔的一侧;信号引出线04包括向与该信号引出线04对应的第一信号孔所在组的组内延伸的第一部分,以及沿第一方向的第二部分。
参照图3,信号孔阵列中的多个第一信号孔20排成了平行于一定方向(即第一方向,如图3中为横向)多行,每行(如图3中横向的多个第一信号孔20为一行)中都有至少有一个第一信号孔20,每两行第一信号孔20为一组(如图3中沿纵向的中间两行为一组)。
每一组的第一信号孔20对应的辅助导电结构30位于该组第一信号孔20垂直于第一方向的“外侧”,具体的,每一个第一信号孔20对应的辅助导电结构30位于更靠近自己的“外侧”,对应的与辅助导电结构30连接的信号引出线04包括两个部分,分别为向所在组的组内,即与“外侧”相对的“内侧”延伸的第一部分,和与第一方向平行,将信号引出信号孔阵列所在区域的第二部分。
具体的,参照图3,多个第一信号孔20排成了水平方向的多行,其中,中间2行(第2行和第3行)的第一信号孔20为一组第一信号孔,该组中每个第一信号孔20对应的辅助导电结构30分别位于该组第一信号孔垂直方向更接近自己的“外侧”,第2行第一信号孔20对应的辅助导电结构30位于第1行和第2行之间,第3行第一信号孔20对应的辅助导电结构30位于第3行和第4行之间,与辅助导电结构30连接的信号引出线04包括了从辅助导电结构30向组内,也就是第2行和第3行的中间延伸的第一部分以及向该组垂直方向的外侧延伸的第二部分。
在一些实施例中,至少部分第一信号孔20为差分信号孔。
每组第一信号孔包括多对第一信号孔,如参照图3,第2行第一信号孔20和第3行第一信号孔20中在一列的第一信号孔20和第一信号孔20为一对差分信号孔。
差分信号为多种领域的常用信号,也是常需要通过连接器的信号脚引入电路板的内部电路的信号。由于差分信号是成对出现,对应的信号引出线也必须成对布局在同一个走线层,这就导致了存在走线层空间可以布局3条信号引出线,但实际却只能布局2条信号引出线的情况,所以将差分引号引入电路板的内部电路的信号引出线的布局往往更加复杂。
在一些实施例中,电路板包括第一子板和第二子板;第一信号孔20连通至第一子板的所有走线层,辅助导电结构30至少连通辅助走线层以及位于第二子板的主走线层。
本公开实施例的电路板可以采用二次压合工艺实现,即将两个子板压合在一起组成一个电路板,每一个子板就是电路板的一个子部分,如假设电路板的厚度为3.6mm,则可以采用二次压合工艺,将2个厚度为1.8mm的子板压合在一起形成该电路板。
第一信号孔20连接第一子板的所有走线层,也就是说,从第一子板来看,第一信号孔20是一个通孔,因此第一信号孔20可以通过在一个子板,也就是第一子板制作一个通孔,在另一个子板,也就是第二子板与该通孔对应的部分不作任何处理来实现。
由于通孔的实现工艺比盲孔的实现工艺要更加简单,通过这样的处理得到第一信号孔20,使得第一信号孔20的制作工艺得到了简化。当不采用二次压合工艺时,第一信号孔20也可以通过深盲孔加工技术获得。
在一些实施例中,信号孔阵列所有信号孔都为第一信号孔20。
参照图3,信号孔阵列的所有孔都是第一信号孔,也就是说,信号孔阵列中所有孔都是盲孔,连通电路板的部分走线层,并通过位于其连通的走线层中其中一层(也就是辅助走线层)的辅助线03连接辅助导电结构。
本公开实施例的电路板中,在相同信号引出线的情况下,第一信号孔20对应的信号引出线显然比通孔10对应的信号引出线需要的走线层更少,当信号孔阵列所有信号孔都为第一信号孔20,可以节省最大程度的减少电路板的走线层,降低电路板的成本。
在一些实施例中,辅助导电结构30为孔。
在一些实施例中,辅助导电结构为通孔。
辅助导电结构具体可以是孔,如圆孔、椭圆孔、长槽孔。
孔是电路板中常用形状,其制作工艺比较成熟,辅助导电结构30为孔,既可以实现将信号引出信号孔阵列所在区域的功能,也便于制作。
辅助导电结构30为通孔,既方便了第一信号孔20与辅助导电结构30的连接,又增加了信号引出线可选择的走线层,同时,相比于盲孔,通孔的制作工艺也更加简单。
在一些实施例中,辅助导电结构30通过以下方式形成:将金属化通孔分割为电气独立的多个部分,每个部分为一个辅助导电结构30。
在一些实施例中,将金属化通孔分割为电气独立的多个部分包括:通过将金属化通孔的孔壁的部分去除,将金属化通孔分割为电气独立的多个部分。
辅助导电结构可以通过将金属化通孔分割得到,如图3中,第1行的第一信号孔20对应的辅助导电结构30和第2行的第一信号孔20对应的辅助导电结构30就是通过将一个金属化通孔分割为电气独立的2部分得到的;同样的,第3行的第一信号孔20对应的辅助导电结构和第4行的第一信号孔20对应的辅助导电结构也是通过将一个金属化通孔分割为电气独立的2部分得到的
金属化通孔的分割可以采用现有技术,如参照图6(1)和图6(2),在金属化通孔上钻一个或多个非金属化的槽孔40,或者参照图6(3),在金属化通孔上钻两个非金属化的孔40;或者参照图6(4),采用采用蚀刻方式,直接将金属化通孔的孔壁铜去除一部分。
通过将一个金属化通孔分割为电气独立的多个部分,实现孔的复用,也减少了辅助导电结构30的数量进一步增大了信号引出线布局的空间。
具体的,参照图3和图5,电路板的线与孔之间的安全距离为C,C的取值和电路板的层数、厚度等相关,一般为0.228mm,即9mil(微英寸),线与线之间的安全距离为0.102mm,即4mil。假设第一信号孔为差分信号孔,其孔径为0.34mm,其对应的钻孔的孔径为0.40mm,每对第一信号孔(如图3中第2行第一信号孔20和第3行第一信号孔20)的中心间距为1.46mm。辅助导电结构(如图3中辅助导电结构30)为通过金属化通孔分割得到的,金属化通孔的孔径为0.55mm,对应的钻孔孔径为0.6mm,将该金属化通孔分割为电气独立的2部分,得到的辅助导电结构的非金属化槽孔宽度为0.3mm。
在常规设计下,信号引出线可布局的部分只有a,a的长度为1.46mm-(0.4mm+0.4mm)/2,即1.06mm,其可以走3条信号引出线(3条信号引出线需要占用的长度为0.228mm*2+0.12mm*5,即0.966mm,而剩余的0.094mm,并不足以走1条信号引出线)。由于一对差分信号的信号引出线必须布局在同一个走线层,因此一个走线层只能走2根信号引出线。
而本公开实施例的电路板中,其第二子板的走线层,可布局信号引出线的区域为b,其长度为1.46mm×2-0.6mm/2-0.6mm/2,即2.32mm,参考上述的计算,其可以走10条信号引出线,即5对差分信号的信号引出线。
本公开已经公开了示例实施例,并且虽然采用了具体术语,但它们仅用于并仅应当被解释为一般说明性含义,并且不用于限制的目的。在一些实例中,对本领域技术人员显而易见的是,除非另外明确指出,否则可单独使用与特定实施例相结合描述的特征、特性和/或元素,或可与其他实施例相结合描述的特征、特性和/或元件组合使用。因此,本领域技术人员将理解,在不脱离由所附的权利要求阐明的本公开的范围的情况下,可进行各种形式和细节上的改变。
Claims (10)
1.一种电路板,其包括与连接器的端子阵列匹配的信号孔阵列,所述信号孔阵列中至少有部分信号孔为第一信号孔;
所述第一信号孔为盲孔,其连通至所述电路板的部分走线层,并通过位于辅助走线层的辅助线连接对应的辅助导电结构;
所述辅助导电结构至少连通辅助走线层和所述第一信号孔未连通的主走线层,并与位于所述主走线层的信号引出线连接;
所述信号引出线延伸出所述信号孔阵列所在区域。
2.根据权利要求1所述的电路板,其中,在平行于所述电路板的平面中,至少部分所述信号引出线的正投影与所述第一信号孔的正投影有重叠。
3.根据权利要求1所述的电路板,其中,所述第一信号孔排成多个平行于第一方向的行,每行包括多个第一信号孔;所述第一信号孔分为多组,每组包括两相邻行第一信号孔;
与每行第一信号孔对应的多个辅助导电结构,沿与第一方向垂直的方向,位于该行第一信号孔远离同组另一行第一信号孔的一侧;
所述信号引出线包括向与该信号引出线对应的第一信号孔所在组的组内延伸的第一部分,以及沿第一方向的第二部分。
4.根据权利要求1所述的电路板,其中,所述辅助导电结构为孔。
5.根据权利要求4所述的电路板,其中,所述辅助导电结构为通孔。
6.根据权利要求1所述的电路板,其中,所述辅助导电结构通过以下方式形成:将金属化通孔分割为电气独立的多个部分,每个部分为一个辅助导电结构。
7.根据权利要求1所述的电路板,其中,至少部分所述第一信号孔为差分信号孔。
8.根据权利要求1所述的电路板,其中,所述电路板包括第一子板和第二子板;
所述第一信号孔连通至所述第一子板的所有走线层,所述辅助导电结构至少连通辅助走线层以及位于所述第二子板的主走线层。
9.根据权利要求1所述的电路板,其中,所述信号孔阵列所有信号孔都为第一信号孔。
10.根据权利要求1所述的电路板,其中,所述述信号孔阵列有部分信号孔为第二信号孔,所述第二信号孔为通孔。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011208923.8A CN114449749A (zh) | 2020-11-03 | 2020-11-03 | 电路板 |
EP21888571.3A EP4236638A1 (en) | 2020-11-03 | 2021-11-03 | Circuit board |
US18/033,585 US20230397334A1 (en) | 2020-11-03 | 2021-11-03 | Circuit board |
PCT/CN2021/128318 WO2022095874A1 (zh) | 2020-11-03 | 2021-11-03 | 电路板 |
JP2023525595A JP2023548092A (ja) | 2020-11-03 | 2021-11-03 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011208923.8A CN114449749A (zh) | 2020-11-03 | 2020-11-03 | 电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114449749A true CN114449749A (zh) | 2022-05-06 |
Family
ID=81361168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011208923.8A Pending CN114449749A (zh) | 2020-11-03 | 2020-11-03 | 电路板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230397334A1 (zh) |
EP (1) | EP4236638A1 (zh) |
JP (1) | JP2023548092A (zh) |
CN (1) | CN114449749A (zh) |
WO (1) | WO2022095874A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7047628B2 (en) * | 2003-01-31 | 2006-05-23 | Brocade Communications Systems, Inc. | Impedance matching of differential pair signal traces on printed wiring boards |
US20060228912A1 (en) * | 2005-04-07 | 2006-10-12 | Fci Americas Technology, Inc. | Orthogonal backplane connector |
CN101014224A (zh) * | 2007-02-13 | 2007-08-08 | 上海杰盛无线通讯设备有限公司 | 微波通信中的射频电路板层结构 |
US8119931B1 (en) * | 2009-02-27 | 2012-02-21 | Altera Corporation | Differential vertical structure for high density, low layer count packages |
CN104202905A (zh) * | 2014-09-28 | 2014-12-10 | 浪潮(北京)电子信息产业有限公司 | 一种pcb及其布线方法 |
CN105873362B (zh) * | 2016-04-19 | 2019-01-11 | 浪潮电子信息产业股份有限公司 | 一种换层走线方法、装置和集成电路*** |
CN205883702U (zh) * | 2016-07-04 | 2017-01-11 | 深圳市一博科技有限公司 | 一种避免过孔背钻的pcb布线结构 |
CN106231788A (zh) * | 2016-09-30 | 2016-12-14 | 深圳天珑无线科技有限公司 | 电路板 |
-
2020
- 2020-11-03 CN CN202011208923.8A patent/CN114449749A/zh active Pending
-
2021
- 2021-11-03 WO PCT/CN2021/128318 patent/WO2022095874A1/zh active Application Filing
- 2021-11-03 JP JP2023525595A patent/JP2023548092A/ja active Pending
- 2021-11-03 EP EP21888571.3A patent/EP4236638A1/en active Pending
- 2021-11-03 US US18/033,585 patent/US20230397334A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4236638A1 (en) | 2023-08-30 |
US20230397334A1 (en) | 2023-12-07 |
JP2023548092A (ja) | 2023-11-15 |
WO2022095874A1 (zh) | 2022-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267153B2 (ja) | 多層回路部材とそのためのアセンブリ | |
CN201846527U (zh) | 高数据速率连接器***及其电路板 | |
US6776659B1 (en) | High speed, high density electrical connector | |
US6814619B1 (en) | High speed, high density electrical connector and connector assembly | |
CN101120491B (zh) | 特别适合正交体系结构电子***的中平面 | |
CN103828496B (zh) | 用于传输差分信号的通孔结构 | |
US7651373B2 (en) | Board-to-board electrical connector | |
US9930772B2 (en) | Printed circuit and circuit board assembly configured for quad signaling | |
US6808421B2 (en) | Connector apparatus | |
US7508681B2 (en) | Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization attenuation and impedance mismatch characteristics | |
KR100778215B1 (ko) | 크로스토크 보상형 전기 커넥터 시스템, 보상 크로스토크를 발생시키기 위한 회로 기판 및 원하지 않는 크로스토크를 감소시키기 위한 방법 | |
CN104956776A (zh) | 具有正交信号通路的印刷电路板 | |
US8083530B2 (en) | Circuit board connector | |
US6780059B1 (en) | High speed, high density electrical connector | |
CN104364976A (zh) | 具有分离结合区的电连接器 | |
US6764348B2 (en) | Modular jack | |
US5397861A (en) | Electrical interconnection board | |
US12057660B2 (en) | Electrical connector and connector assembly | |
CN114449749A (zh) | 电路板 | |
KR20230104027A (ko) | 하이브리드 커넥터 | |
CN117320268A (zh) | 电路板、电路板组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |