CN114448595B - 时钟数据恢复电路以及串行接收机 - Google Patents
时钟数据恢复电路以及串行接收机 Download PDFInfo
- Publication number
- CN114448595B CN114448595B CN202210097853.6A CN202210097853A CN114448595B CN 114448595 B CN114448595 B CN 114448595B CN 202210097853 A CN202210097853 A CN 202210097853A CN 114448595 B CN114448595 B CN 114448595B
- Authority
- CN
- China
- Prior art keywords
- phase
- data recovery
- clock data
- clock
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时钟数据恢复电路以及串行接收机。其中，时钟数据恢复电路包括第一时钟数据恢复单元、第二时钟数据恢复单元以及相位插值器。第一时钟数据恢复单元用于采集ADC的高位量化数据，并对所述高位量化数据进行处理，得到待调整的第一采样时刻相位；第二时钟数据恢复单元用于采集ADC经过数字校准和均衡处理的数据，并对所述数据进行处理，得到待调整的第二采样时刻相位；相位插值器用于根据第一采样时刻相位第二采样时刻相位的波动幅度更新ADC的采样时钟相位，融合了第一时钟数据恢复单元的迭代结果和第二时钟数据恢复单元的迭代结果，不仅降低了时钟数据恢复电路的环路延迟，同时保证了时钟数据恢复电路的稳定性。
Description
技术领域
本发明涉及电路技术领域，特别涉及一种时钟数据恢复电路以及串行接收机。
背景技术
串行通信芯片是高速有线数据通信中必不可少的模块，实现了在端口数量少的情况下进行高速率的数据传输。目前，56Gb/s速率以上的超高速有线串行接收机一般采用PAM4(4Pulse Amplitude Modulation，***脉冲幅度调制)调制方式，引入ADC(Analog-to-Digital Converter，模拟数字转换器)对于模拟前端信号进行量化。均衡方式采用前馈均衡(Feed-forward Equalization，FFE)与判决反馈均衡(Decision-feedbackEqualization，DFE)相结合的方式，通过前馈均衡技术实现更好的高阶均衡，提高了在PAM4调制方式下整个***的误码率。
目前，基于ADC的超高速串行接收机结构中，时钟数据恢复电路(Clock DataRecovery Circuit，CDR)一般基于鉴相器来提取接收时钟与采集数据之间的相位误差，鉴相器的数据输入来源于均衡器的输出数据。在这种情况下，CDR环路需要经过如下阶段：首先，在模拟电路层面，CDR环路控制下的采样时钟对于模拟前端均衡信号进行采样，ADC对于数据进行量化；之后，ADC的量化数据将传递至数字域中，时间交织ADC的校准算法将对量化数据进行ADC通道内和通道间的误差进行校准，校准后的数据将传递至FFE/DFE均衡器中，均衡器中的滤波单元将生成数据传递至鉴相器中，鉴相器的输出结果经过抽取、积分等操作后得到待调整的采样时刻相位，并反馈至相位插值器中，更新ADC的采样时钟相位。经过上述操作，实现了一次CDR环路的相位迭代。
在传统基于Slicer(双向限幅器)的接收机中，没有数字域FFE/DFE均衡，接收到模拟DFE均衡后信号的Slicer将其判决结果直接传递至CDR的鉴相器，整个CDR环路也基于模拟电路实现，环路速度快，仅需要20-30个单位码元时间(UI)即可完成。
然而，在目前基于ADC的接收机中，CDR环路延迟长，且在超高速串行接口中，由于数字域工作频率与模拟域工作频率之间有较大差距，因此在数字域均衡系数迭代、CDR相位迭代中会引入抽取的方案，导致基于ADC的接收机中CDR环路响应速度慢、难以追踪高频频偏等问题，降低了接收机***的稳定性。同时，在串行接口的实际应用中，在有数据待传输和无数据待传输的情况下，会对串行接口的工作状态加以控制，由于CDR建立速度慢带来的无效输出传输将降低***功耗。
发明内容
本发明要解决的技术问题是为了克服现有基于ADC的串行接收机中CDR环路延迟长、响应速度慢的缺陷，提供一种时钟数据恢复电路以及串行接收机。
本发明是通过下述技术方案来解决上述技术问题：
本发明的第一方面提供一种时钟数据恢复电路，包括第一时钟数据恢复单元、第二时钟数据恢复单元以及相位插值器：
所述第一时钟数据恢复单元用于采集ADC的高位量化数据，并对所述高位量化数据进行处理，得到待调整的第一采样时刻相位；其中，所述第一时钟数据恢复单元中的第一鉴相器以时钟和数据的相位同步时信道的冲激响应函数的采样值h(0)＝h(1)的特性作为鉴相标准；
所述第二时钟数据恢复单元用于采集所述ADC经过数字校准和均衡处理的数据，并对所述数据进行处理，得到待调整的第二采样时刻相位；其中，所述第二时钟数据恢复单元中的第二鉴相器以时钟和数据的相位同步时信道的冲激响应函数的采样值h(-1)＝h(1)的特性作为鉴相标准；
所述相位插值器用于根据所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度更新所述ADC的采样时钟相位。
可选地，所述相位插值器具体用于在所述第一采样时刻相位的波动幅度大于预设阈值或者所述第二采样时刻相位的波动幅度大于所述预设阈值的情况下，根据所述第一采样时刻相位更新所述ADC的采样时钟相位；以及
在所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度均小于等于预设阈值情况下，根据所述第二采样时刻相位更新所述ADC的采样时钟相位。
可选地，所述第一时钟数据恢复单元还包括第一表决器、第一相位积分器、第一编码器，所述第一鉴相器、所述第一表决器、所述第一相位积分器、所述第一编码器、所述相位插值器依次连接；
所述第二时钟数据恢复单元还包括第二表决器、第二相位积分器、频率积分器、第二编码器，所述第二鉴相器的输出端与所述第二表决器的输入端连接，所述第二表决器的输出端分别与所述第二相位积分器的输入端以及所述频率积分器的输入端连接，所述第二相位积分器的输出端和所述频率积分器的输出端均与所述第二编码器的输入端连接，第二编码器的输出端与所述相位插值器连接。
可选地，所述第一编码器用于去除所述第一采样时刻相位中的直流信息。
可选地，所述第一编码器用于将所述第一采样时刻相位的格式转换为所述相位插值器可识别的格式。
可选地，所述第二编码器用于将所述第二采样时刻相位的格式转换为所述相位插值器可识别的格式。
可选地，所述第一时钟数据恢复单元具体用于采集所述ADC经过串并转换后的高位量化数据。
可选地，所述高位量化数据的位数为至少两位。
本发明的第二方面还提供一种串行接收机，包括如第一方面所述的时钟数据恢复电路。
可选地，所述串行接收机还包括依次连接的模拟前端、串并转换单元、数字校准单元和均衡器；所述模拟前端包括ADC。
本发明的积极进步效果在于：第一鉴相器与第二鉴相器采用不同的鉴相标准，以实现第一时钟恢复单元的收敛相位与第二时钟恢复单元的收敛相位更为接近。第一时钟数据恢复单元通过采集ADC的高位量化数据可以快速锁定第一采样时刻相位，从而可以降低时钟数据恢复电路的环路延迟。第二时钟数据恢复单元通过采集ADC经过数字校准和均衡处理的完整数据，以及长时间的统计平均锁定第二采样时刻相位，从而可以保证时钟数据恢复电路的稳定性。
相位插值器根据第一采样时刻相位和第二采样时刻相位的波动幅度更新ADC的采样时钟相位，融合了第一时钟数据恢复单元的迭代结果和第二时钟数据恢复单元的迭代结果，不仅降低了时钟数据恢复电路的环路延迟，同时保证了时钟数据恢复电路的稳定性，进而提高了串行接收机的稳定性和收发***的工作能效。
附图说明
图1为本发明实施例1提供的一种时钟数据恢复电路的结构框图。
图2为本发明实施例1提供的一种冲激响应曲线图。
图3为本发明实施例1提供的另一种冲激响应曲线图。
图4为本发明实施例1提供的一种时钟数据恢复电路的内部结构示意图。
图5为本发明实施例2提供的一种串行接收机的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种时钟数据恢复电路，如图1所示，包括第一时钟数据恢复单元、第二时钟数据恢复单元以及相位插值器。
所述第一时钟数据恢复单元用于采集ADC的高位量化数据，并对所述高位量化数据进行处理，得到待调整的第一采样时刻相位。其中，所述第一时钟数据恢复单元中的第一鉴相器以时钟和数据的相位同步时信道的冲激响应函数的采样值h(0)＝h(1)的特性作为鉴相标准。
在具体实施中，上述第一时钟数据恢复单元可以直接采集ADC输出的高位量化数据，也可以采集ADC经过串并转换后的高位量化数据。其中，串并转换是指将1路串行数据转换为N路并行数据，N可以根据串行接收机中模拟前端的工作频率和数字域的工作频率确定。在一个具体的例子中，串行接收机中模拟前端的工作频率为1GH，数字域的工作频率为250MHz，N＝1GHz/250MHz＝4。
在可选的一种实施方式中，上述高位量化数据的位数为至少两位。在一个具体的例子中，上述ADC为时间交织ADC，考虑到其中子ADC的结构一般为逐次逼近型ADC，因此，在高2位量化结束后采集ADC的输出数据。
所述第二时钟数据恢复单元用于采集所述ADC经过数字校准和均衡处理的数据，并对所述数据进行处理，得到待调整的第二采样时刻相位。其中，所述第二时钟数据恢复单元中的第二鉴相器使用的是Mueller-Müller算法，以时钟和数据的相位同步时信道的冲激响应函数的采样值h(-1)＝h(1)的特性作为鉴相标准。在一些例子中，第二鉴相器也可以称为基于MM判决的鉴相器。
在具体实施中，上述数字校准处理具体为对ADC通道内和通道间的误差进行校准，可以利用数字校准单元实现。上述均衡处理可以利用均衡器实现，例如FFE/DFE均衡器。
所述相位插值器用于根据所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度更新所述ADC的采样时钟相位。
本实施方式中，第一鉴相器与第二鉴相器采用了不同的鉴相标准，也即采用了不同的判据，期望在第一鉴相器处理未均衡数据的情况下得到与第二鉴相器收敛的相位尽可能相近，从而降低第二时钟数据恢复单元高精度收敛的时间。在如图2所示的冲激响应曲线301中，收敛到主项302对应的相位位置。由于经过均衡处理的影响，相比于没有经过均衡处理利用第一鉴相器收敛到的相位，利用第二鉴相器收敛到的相位更为提前。因此，为了实现第一时钟恢复单元的收敛相位与第二时钟恢复单元的收敛相位更为接近，在如图3所示的冲激响应曲线中，将采样值h(0)＝h(1)作为第一鉴相器的判据，也即令收敛到的相位满足主项305的大小与后一项306的大小一致；以及在如图2所示的冲激响应曲线301中，将采样值h(-1)＝h(1)作为第二鉴相器的判据，也即令收敛到的相位满足主项302的前一项303的大小与后一项304的大小一致。
本实施方式提供的时钟数据恢复电路包括两个时钟数据恢复单元，其中，第一时钟数据恢复单元通过采集ADC的高位量化数据可以快速锁定第一采样时刻相位，从而可以降低时钟数据恢复电路的环路延迟，因此第一时钟数据恢复单元也可以称为快速时钟数据恢复单元。第二时钟数据恢复单元通过采集ADC经过数字校准和均衡处理的完整数据，以及长时间的统计平均锁定第二采样时刻相位，从而可以保证时钟数据恢复电路的稳定性，因此第二时钟数据恢复单元也可以称为慢速时钟数据恢复单元。
本实施方式中，相位插值器根据第一采样时刻相位和第二采样时刻相位的波动幅度更新ADC的采样时钟相位，融合了快速时钟数据恢复单元的迭代结果和慢速时钟数据恢复单元的迭代结果，不仅降低了时钟数据恢复电路的环路延迟，同时保证了时钟数据恢复电路的稳定性。
在可选的一种实施方式中，如图4所示，所述第一时钟数据恢复单元还包括第一表决器202、第一相位积分器203、第一编码器204，第一鉴相器201、第一表决器202、第一相位积分器203、第一编码器204、相位插值器107依次连接，实现时钟数据相位误差的提取、积分和反馈。在具体实施中，第一表决器用于对第一鉴相器的输出结果进行表决，第一相位积分器用于对第一表决器的输出结果进行相位积分，第一编码器用于对第一相位积分器的输出结果进行编码，输出待调整的第一采样时刻相位。
所述第二时钟数据恢复单元还包括第二表决器206、第二相位积分器208、频率积分器207、第二编码器209，第二鉴相器205的输出端与第二表决器206的输入端连接，第二表决器206的输出端分别与第二相位积分器208的输入端以及频率积分器207的输入端连接，第二相位积分器208的输出端和频率积分器207的输出端均与第二编码器209的输入端连接，第二编码器209的输出端与相位插值器107连接，实现时钟数据相位误差和频率误差的提取、积分和反馈。在具体实施中，第二表决器用于对第二鉴相器的输出结果进行表决，第一相位积分器用于对第二表决器的输出结果进行相位积分，频率积分器用于对第二表决器的输出结果进行频率积分，第二编码器用于对第二相位积分器的输出结果和频率积分器的输出结果进行编码，输出待调整的第二采样时刻相位。
在具体实施中，可以在相位插值器的前端设置选通单元，也可以在现有相位插值器的基础上，在相位插值器的内部增加选通单元，如图4所示。选通单元用于根据所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度选通第一采样时刻相位或者选通第二采样时刻相位。相位插值器根据选通的第一采样时刻相位或者第二采样时刻相位更新ADC的采样时钟相位。
需要说明的是，由于第一鉴相器仅采集ADC的高位量化数据，因此第一表决器的数据处理量远少于第二表决器的数据处理量。
在可选的一种实施方式中，上述相位插值器具体用于在所述第一采样时刻相位的波动幅度大于预设阈值或者所述第二采样时刻相位的波动幅度大于所述预设阈值的情况下，根据所述第一采样时刻相位更新所述ADC的采样时钟相位；以及在所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度均小于等于预设阈值情况下，根据所述第二采样时刻相位更新所述ADC的采样时钟相位。
在具体实施中，上述预设阈值可以根据实际情况进行设置，例如可以设置为10个LSB(Least Significant Bit，最低有效位)，若第一采样时刻相位的波动幅度即第一编码器的相邻编码结果大于10，或者第二采样时刻相位的波动幅度即第二编码器的相邻编码结果大于10，则根据第一编码器的编码结果即第一采样时刻相位更新ADC的采样时钟相位。若第一编码器的相邻编码结果和第二编码器的相邻编码结果均小于等于10，则根据第二编码器的编码结果即第二采样时刻相位更新ADC的采样时钟相位。
在可选的一种实施方式中，所述第一编码器用于去除所述第一采样时刻相位中的直流信息，仅保留可跟随高频频偏的交流信息，避免ADC中直流偏差对时钟数据相位误差信息的积分结果造成影响。
在可选的一种实施方式中，所述第一编码器用于将所述第一采样时刻相位的格式转换为所述相位插值器可识别的格式。所述第二编码器用于将所述第二采样时刻相位的格式转换为所述相位插值器可识别的格式。本实施方式中，由第一编码器和第二编码器执行格式转换。
在可选的另一种实施方式中，所述相位插值器用于将第一编码器输出的第一采样时刻相位的格式转换为可识别的格式，以及将第二编码器输出的第二采样时刻相位的格式转换为可识别的格式。本实施方式中，由相位插值器执行格式转换。
需要说明的是，在其它实施方式中，还可以在相位插值器与第一编码器或第二编码器之间设置格式转换单元，将第一采样时刻相位和第二采样时刻相位的格式转换为相位插值器可识别的格式。
实施例2
本实施例提供一种串行接收机，包括实施例1所述的时钟数据恢复电路。
在可选的一种实施方式中，上述串行接收机还包括依次连接的模拟前端、串并转换单元、数字校准单元和均衡器。所述模拟前端包括ADC，用于通过信道接收串行发射机发射的模拟信号，并对其进行采样。
在具体实施中，如图5所示，上述模拟前端还包括CTLE(Continuous Time LinearEqualization，连续时间线性均衡器)101，ADC可以为时间交织ADC102，由32个1GS/s的子通道ADC时间交织而成，输出数据通过串并转换单元的1:4串并转换后进入数字域，并在数字校准单元103中以250MHz的速率完成，第二时钟数据恢复单元105采集均衡器104输出的数据和误差，以250MHz的速率完成对数据的处理。其中，均衡器104可以为FFE/DFE均衡器。
为了实现更低的环路延迟，第一时钟数据恢复单元106直接采集ADC的高位量化数据，以1GHz的速率对于各个子通道ADC的量化数据进行并行处理以及快速投票操作。相位插值器107接收第一时钟数据恢复单元输出的第一采样时刻相位、第二时钟数据恢复单元输出的第二采样时刻相位以及来自锁相环108生成的时钟信号，以1GHz的速率更新时间交织ADC的采样时钟相位。
本实施例中，相位插值器根据第一采样时刻相位和第二采样时刻相位的波动幅度更新ADC的采样时钟相位，融合了第一时钟数据恢复单元的迭代结果和第二时钟数据恢复单元的迭代结果，不仅降低了时钟数据恢复电路的环路延迟，同时保证了时钟数据恢复电路的稳定性，进而提高了串行接收机的稳定性和收发***的工作能效。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (8)
1.一种时钟数据恢复电路，其特征在于，包括第一时钟数据恢复单元、第二时钟数据恢复单元以及相位插值器：
所述第一时钟数据恢复单元用于采集ADC的高位量化数据，并对所述高位量化数据进行处理，得到待调整的第一采样时刻相位；其中，所述第一时钟数据恢复单元中的第一鉴相器以时钟和数据的相位同步时信道的冲激响应函数的采样值h(0)＝h(1)的特性作为鉴相标准；
所述第二时钟数据恢复单元用于采集所述ADC经过数字校准和均衡处理的数据，并对所述数据进行处理，得到待调整的第二采样时刻相位；其中，所述第二时钟数据恢复单元中的第二鉴相器以时钟和数据的相位同步时信道的冲激响应函数的采样值h(-1)＝h(1)的特性作为鉴相标准；
所述相位插值器用于根据所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度更新所述ADC的采样时钟相位；
所述相位插值器具体用于在所述第一采样时刻相位的波动幅度大于预设阈值或者所述第二采样时刻相位的波动幅度大于所述预设阈值的情况下，根据所述第一采样时刻相位更新所述ADC的采样时钟相位；以及
在所述第一采样时刻相位的波动幅度和所述第二采样时刻相位的波动幅度均小于等于预设阈值情况下，根据所述第二采样时刻相位更新所述ADC的采样时钟相位；
所述高位量化数据的位数为至少两位。
2.如权利要求1所述的时钟数据恢复电路，其特征在于，所述第一时钟数据恢复单元还包括第一表决器、第一相位积分器、第一编码器，所述第一鉴相器、所述第一表决器、所述第一相位积分器、所述第一编码器、所述相位插值器依次连接；
所述第二时钟数据恢复单元还包括第二表决器、第二相位积分器、频率积分器、第二编码器，所述第二鉴相器的输出端与所述第二表决器的输入端连接，所述第二表决器的输出端分别与所述第二相位积分器的输入端以及所述频率积分器的输入端连接，所述第二相位积分器的输出端和所述频率积分器的输出端均与所述第二编码器的输入端连接，第二编码器的输出端与所述相位插值器连接。
3.如权利要求2所述的时钟数据恢复电路，其特征在于，所述第一编码器用于去除所述第一采样时刻相位中的直流信息。
4.如权利要求2所述的时钟数据恢复电路，其特征在于，所述第一编码器用于将所述第一采样时刻相位的格式转换为所述相位插值器可识别的格式。
5.如权利要求2所述的时钟数据恢复电路，其特征在于，所述第二编码器用于将所述第二采样时刻相位的格式转换为所述相位插值器可识别的格式。
6.如权利要求1-5中任一项所述的时钟数据恢复电路，其特征在于，所述第一时钟数据恢复单元具体用于采集所述ADC经过串并转换后的高位量化数据。
7.一种串行接收机，其特征在于，包括如权利要求1-6中任一项所述的时钟数据恢复电路。
8.如权利要求7所述的串行接收机，其特征在于，所述串行接收机还包括依次连接的模拟前端、串并转换单元、数字校准单元和均衡器；所述模拟前端包括ADC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210097853.6A CN114448595B (zh) | 2022-01-27 | 2022-01-27 | 时钟数据恢复电路以及串行接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210097853.6A CN114448595B (zh) | 2022-01-27 | 2022-01-27 | 时钟数据恢复电路以及串行接收机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114448595A CN114448595A (zh) | 2022-05-06 |
| CN114448595B true CN114448595B (zh) | 2023-04-25 |
Family
ID=81369441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210097853.6A Active CN114448595B (zh) | 2022-01-27 | 2022-01-27 | 时钟数据恢复电路以及串行接收机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114448595B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114615116B (zh) * | 2022-05-13 | 2022-09-06 | 南京沁恒微电子股份有限公司 | 一种通信协议自适应信道均衡器及其均衡方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1471232A (zh) * | 2003-06-24 | 2004-01-28 | 复旦大学 | 时钟恢复电路鉴相器的设计方法及其实现结构 |
| CN113141181A (zh) * | 2020-01-17 | 2021-07-20 | 中国电子科技集团公司第二十四研究所 | 时钟数据恢复电路的数字控制电路及时钟数据恢复电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6122336A (en) * | 1997-09-11 | 2000-09-19 | Lsi Logic Corporation | Digital clock recovery circuit with phase interpolation |
| DE102004014695B4 (de) * | 2003-03-26 | 2007-08-16 | Infineon Technologies Ag | Takt- und Datenwiedergewinnungseinheit |
| CN1897583A (zh) * | 2006-06-23 | 2007-01-17 | 西安邮电学院 | 基于“相位插值－选择”的多相正交时钟产生电路 |
| CN102931982B (zh) * | 2012-11-22 | 2015-10-14 | 清华大学深圳研究生院 | 高速时钟数据恢复电路中的时钟相位判断电路和判断方法 |
| CN105680851B (zh) * | 2016-01-04 | 2019-02-26 | 硅谷数模半导体（北京）有限公司 | 时钟数据恢复*** |
| CN105703767B (zh) * | 2016-01-13 | 2018-10-12 | 中国科学技术大学先进技术研究院 | 一种高能效低抖动的单环路时钟数据恢复电路 |
| CN106330180B (zh) * | 2016-08-18 | 2019-09-20 | 硅谷数模半导体（北京）有限公司 | 数据时钟恢复电路 |
| CN113541915B (zh) * | 2021-06-11 | 2024-04-16 | 珠海亿智电子科技有限公司 | 一种宽动态范围的快速时钟恢复实现方法及装置 |
-
2022
- 2022-01-27 CN CN202210097853.6A patent/CN114448595B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1471232A (zh) * | 2003-06-24 | 2004-01-28 | 复旦大学 | 时钟恢复电路鉴相器的设计方法及其实现结构 |
| CN113141181A (zh) * | 2020-01-17 | 2021-07-20 | 中国电子科技集团公司第二十四研究所 | 时钟数据恢复电路的数字控制电路及时钟数据恢复电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114448595A (zh) | 2022-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106470177B (zh) | 用dfe进行偏移的cdr装置、接收器和方法 | |
| KR101300659B1 (ko) | 등화기를 갖는 수신기 및 그것의 등화방법 | |
| US7339990B2 (en) | Processing a received signal at a detection circuit | |
| US9143367B2 (en) | Clock and data recovery architecture with adaptive digital phase skew | |
| US7184477B2 (en) | Decision feedback structure with selective sampling phase control | |
| US7177352B1 (en) | Pre-cursor inter-symbol interference cancellation | |
| Choi et al. | A 0.1-pJ/b/dB 28-Gb/s maximum-eye tracking, weight-adjusting MM CDR and adaptive DFE with single shared error sampler | |
| CN114448595B (zh) | 时钟数据恢复电路以及串行接收机 | |
| CN113992319A (zh) | 接收机用CDR电路、Duo-Binary PAM4接收机及传输*** | |
| US11569917B2 (en) | Analog receiver equalizer architectures for high-speed wireline and optical application | |
| Palermo et al. | Analog-to-digital converter-based serial links: An overview | |
| CN1813453A (zh) | 用于块编码的数字通信的改进的分割器输入和反馈滤波器内容 | |
| US10904046B2 (en) | Variable gain amplifier and sampler offset calibration without clock recovery | |
| EP3780478A1 (en) | Phase detection method, phase detection circuit, and clock recovery device | |
| CN112241384A (zh) | 一种通用的高速串行差分信号分路电路及方法 | |
| Shafik et al. | 3.6 A 10Gb/s hybrid ADC-based receiver with embedded 3-tap analog FFE and dynamically-enabled digital equalization in 65nm CMOS | |
| CN116707521A (zh) | 面向8.1Gbps eDP高速显示接口接收端时钟数据恢复关键电路*** | |
| US9112661B1 (en) | Method and apparatus for data reception in high-speed applications | |
| CN114765463A (zh) | 接收机和数据传输*** | |
| US20230188390A1 (en) | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling | |
| Shafik et al. | Embedded equalization for ADC-based serial I/O receivers | |
| Chen et al. | Adaptation of CDR and full scale range of ADC-based SerDes receiver | |
| CN210380915U (zh) | 一种基于th预编码器的ftn传输设备 | |
| KR102449951B1 (ko) | 통계적 학습을 통한 고속 pam-4 수신기용 클럭 및 데이터 복원 회로 | |
| US11848681B2 (en) | Adaptive control of meta-stability error bias in asynchronous successive approximation register ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20220506 Assignee: Fengjia Technology (Shanghai) Co.,Ltd. Assignor: Gaoche Technology (Shanghai) Co.,Ltd. Contract record no.: X2023980037460 Denomination of invention: Clock data recovery circuit and serial receiver Granted publication date: 20230425 License type: Common License Record date: 20230703 |