CN114447121A - 显示面板及其制作方法、显示装置 - Google Patents
显示面板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN114447121A CN114447121A CN202210099637.5A CN202210099637A CN114447121A CN 114447121 A CN114447121 A CN 114447121A CN 202210099637 A CN202210099637 A CN 202210099637A CN 114447121 A CN114447121 A CN 114447121A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- active layer
- insulating layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 313
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 20
- 238000002161 passivation Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- -1 IGZO Chemical class 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请提供一种显示面板及其制作方法、显示装置，包括阵列基板，所述阵列基板包括：基底；遮光层，形成在所述基底上；有源层，形成在所述遮光层上方；栅极绝缘层，形成在所述有源层上；导电层，形成在所述栅极绝缘层上；所述导电层包括源极、漏极及栅极；所述源极、所述漏极及所述栅极同层设置且材料相同，所述栅极与所述遮光层电连接。本申请提供的显示面板及其制作方法、显示装置能够增大电流、降低晶体管以及金属跨线区域的电容。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及其制作方法、显示装置。
背景技术
在制作具有顶栅自对准结构的氧化物薄膜晶体管时，通常都会先做一遮光导电层，然后再通过两道光罩制程制作栅极、源极和漏极。为了缩短制程时间并降低成本，现有技术通过一道光罩制程制作栅极、源极和漏极(可称为GSD技术)，但是若采用这种技术，源极或漏极与遮光导电层之间的绝缘层厚度较小，氧化物薄膜晶体管器件以及金属跨线区域的电容较大。
发明内容
因此，本申请提供一种能够增大电流、降低晶体管以及金属跨线区域的电容的显示面板及其制作方法。
本申请还提供一种包括所述显示面板的显示装置。
为解决上述问题，本申请提供的技术方案如下：
本申请提供一种显示面板，包括阵列基板，所述阵列基板包括：
基底；
遮光层，形成在所述基底上；
有源层，形成在所述遮光层上方；
栅极绝缘层，形成在所述有源层上；
导电层，形成在所述栅极绝缘层上；所述导电层包括源极、漏极及栅极；所述源极、所述漏极及所述栅极同层设置且材料相同，所述栅极与所述遮光层电连接。
在本申请一可选实施例中，所述栅极绝缘层的厚度为
在本申请一可选实施例中，所述栅极通过第一过孔与所述遮光层电连接，所述第一过孔在所述基底上的正投影落在所述有源层在所述基底上的正投影外且贯穿所述栅极绝缘层。
在本申请一可选实施例中，所述有源层包括沟道区、位于所述沟道区两侧的源区及漏区，所述栅极与所述沟道区位置相对，所述源极及所述漏极分别与所述源区及所述漏区位置相对。
在本申请一可选实施例中，所述源极及所述漏极分别通过第二过孔和第三过孔与所述有源层的源区及漏区电连接，所述第二过孔和所述第三过孔在所述基底上的正投影落在所述基底上的正投影内且贯穿所述栅极绝缘层。
在本申请一可选实施例中，所述显示面板还包括：
缓冲层，位于所述遮光层与所述有源层之间；
层间绝缘层，包覆所述源极、所述漏极及所述栅极；及
电极，形成在所述层间绝缘层上；所述电极与所述源极或所述漏极电连接。
本申请第二方面提供一种显示面板的制作方法，包括步骤：
提供一基底，并在所述基底上形成遮光层；
在所述遮光层上形成初始有源层，并在所述初始有源层上形成初始栅极绝缘层，并自所述初始栅极绝缘层向所述遮光层开设第一通孔，部分所述遮光层从所述第一通孔内裸露出来；
导体化部分所述初始有源层，以得到有源层；及
通过同一光罩制程在所述有源层上形成导电层，所述导电层包括源极、漏极及栅极；所述源极和所述漏极分别与所述有源层电连接，部分所述导电层填充在所述第一通孔内，以使得所述栅极与所述遮光层电连接。
在本申请一可选实施例中，步骤“导体化部分所述初始有源层，以得到有源层”包括：
在所述初始栅极绝缘层上形成至少一第二通孔及第三通孔，以裸露出部分所述初始有源层；
导体化从所述第二通孔及所述第三通孔内裸露出部分所述初始有源层，以形成所述有源层；所述有源层包括沟道区、位于所述沟道区两侧的源区及漏区，所述源极与所述源区电连接，所述漏极与所述漏区电连接。
在本申请一可选实施例中，所述初始栅极绝缘层的厚度为
本申请第三方面提供一种显示装置，所述显示装置包括如上所述的显示面板。
本申请提供的显示面板及其制作方法、显示装置，通过同一光罩制程在所述有源层上形成包括源极、漏极及栅极的导电层，并使得所述栅极与所述遮光层电连接，如此，所述遮光层可以充当一个栅极，从而形成双栅极，双栅极能够增大晶体管内的电子迁移率和开态电流，从而能够降低晶体管以及金属跨线区域的电容。另外，将栅极绝缘层的厚度设计在
内，增大了栅极与遮光层之间的距离，所述栅极及所述遮光层可以看作一个电容的两个极板，根据电容的大小与电容的两个极板之间的距离呈反比可知：增大栅极绝缘层的厚度，可以进一步降低晶体管以及金属跨线区域的电容。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请较佳实施例提供的显示面板的剖示图。
图2为图1所示的显示面板的另一个角度的剖示图。
图3为本申请提供的显示面板的制作方法的流程图。
图4为本申请提供的基底及遮光层的剖视图。
图5为在图4所示的基底和遮光层上形成缓冲层后的剖视图。
图6为在图5所示的缓冲层上形成有源层后的剖视图。
图7为在图6所示的有源层上形成栅极绝缘层并形成第一过孔后的剖视图。
图8为在图7所示的栅极绝缘层上形成第二过孔和第三过孔并对部分有源层导体化以形成沟道区、源区和漏区后的剖视图。
图9为在图8所示的栅极绝缘层上形成导电层并图案化栅极绝缘层后的剖视图。
图10为图9所示的结构的俯视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请可以在不同实施中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
本申请针对现有的显示面板的氧化物薄膜晶体管器件以及金属跨线区域的电容较大的技术问题，通过同一光罩制程在所述有源层上形成包括源极、漏极及栅极的导电层，并使得所述栅极与所述遮光层电连接，如此，所述遮光层可以充当一个栅极，从而形成双栅极，双栅极能够增大晶体管内的电子迁移率和开态电流，从而能够降低晶体管以及金属跨线区域的电容。另外，将栅极绝缘层的厚度设计在
内，增大了栅极与遮光层(电容)之间的距离，根据电容的大小与电容的两个极板之间的距离呈反比，可知：增大栅极绝缘层的厚度，可以进一步降低晶体管以及金属跨线区域的电容。
请参阅图1、图2及图1，本申请较佳实施例提供了一种显示面板(图未示)。所述显示面板可以为液晶显示面板(liquid crystal display panel，LCD)、有机发光二极管(Organic Light Emitting Diode，OLED)、发光二极管(Light Emitting Diode，LED)、迷你发光二极管(Mini-LED)及微型发光二极管(Micro-LED)中的至少一种。
其中，所述显示面板包括阵列基板100，所述阵列基板100包括基底10、遮光层20、有源层40、栅极绝缘层54及导电层60。所述遮光层20形成在所述基底10上，所述有源层40形成在所述遮光层20上方，所述栅极绝缘层54形成在所述有源层40上，所述导电层60形成在所述栅极绝缘层54上。所述导电层60包括源极61、漏极62及栅极63，所述源极61、所述漏极62及所述栅极63同层设置且材料相同，所述栅极63与所述遮光层20电连接。
其中，所述基底10的材质可以是玻璃或陶瓷等。在本实施例中，所述基底10的材质为玻璃。
其中，所述遮光层20的材质可以为Mo、Al、Cu、Ti等金属中的一种或包括Mo、Al、Cu、Ti等金属中的至少两种金属构成的合金。
在本申请一可选实施例中，所述遮光层20的厚度为
其中，所述有源层40包括沟道区41、源区42及漏区43，所述源区42及所述漏区43位于所述沟道区41的两侧。所述源区42及所述漏区43的电阻小于所述沟道区41的电阻。
在本申请一可选实施例中，所述有源层40的材质为铟镓锌氧化物(indiumgallium zinc oxide，IGZO)、铟锌锡氧化物(indium zinc tinoxide，IZTO)、铟镓锌锡氧化物(indium gallium zinc tin oxide，IGZTO)等金属氧化物。在其他实施例中，所述有源层40的材质还可以是非金属氧化物，例如非晶金属氧化物。
在本申请一可选实施例中，所述有源层40的厚度为
其中，所述栅极绝缘层54形成在所述基底10的上方且包覆所述有源层40。所述栅极绝缘层54上形成有第一过孔51、第二过孔52及第三过孔53，所述第一过孔51、第二过孔52及第三过孔53均贯穿所述栅极绝缘层54，部分所述遮光层20从所述第一过孔51内裸露出来，部分所述源区42从所述第二过孔52内裸露出来，部分所述漏区43从所述第三过孔53内裸露出来。
在本申请一可选实施例中，所述栅极63通过所述第一过孔51与所述遮光层20在所述基底在所述基底电连接，所述第一过孔51在所述缓冲层30上的正投影落在所述有源层40在所述基底10上的正投影外且贯穿所述栅极绝缘层54。所述源极61及所述漏极62分别通过所述第二过孔52和所述第三过孔53与所述源区42及所述漏区43电连接，所述第二过孔52和所述第三过孔53在所述基底10上的正投影落在所述有源层40在所述基底10上的正投影内且贯穿所述栅极绝缘层54。
在本申请一可选实施例中，对应所述第二过孔52和所述第三过孔53的所述栅极绝缘层54的厚度小于对应所述第一过孔51的所述栅极绝缘层54的厚度。
在本申请一可选实施例中，所述栅极绝缘层54的厚度为
将所述栅极绝缘层54的厚度设计在
内，可以增大所述栅极63与所述遮光层20之间的距离，所述栅极63及所述遮光层20可以看作一个电容的两个极板，根据电容的大小与电容的两个极板之间的距离呈反比可知：增大所述栅极绝缘层54的厚度，可以进一步降低晶体管以及金属跨线区域的电容，并能够提升晶体管的驱动力。
其中，所述栅极绝缘层54可以是单层薄膜也可以是多层薄膜，所述栅极绝缘层54的材质为硅氧化物(SiOx)或氮化硅(SiNx)。
其中，所述导电层60的材质为单一金属或包括至少两种单一金属的合金。所述单一金属可以是Mo、Al、Cu、Ti等金属。
其中，所述导电层60的厚度为
在本申请一可选实施例中，所述阵列基板100还包括缓冲层30，所述缓冲层30形成在所述基底10上且包覆所述遮光层20，所述有源层40形成在所述缓冲层30上，所述栅极绝缘层54形成在所述缓冲层30上。所述第一过孔51贯穿所述栅极绝缘层54及所述缓冲层30。
在本申请一可选实施例中，所述缓冲层30的厚度为
其中，所述缓冲层30可以是单层薄膜也可以是多层薄膜，所述缓冲层30的材质为硅氧化物(SiOx)或氮化硅(SiNx)。
其中，所述阵列基板100还包括层间绝缘层70，所述层间绝缘层70形成在所述缓冲层上且包覆所述栅极绝缘层54及所述导电层60，部分所述层间绝缘层70填充在所述第二过孔52及所述第三过孔53内。
其中，所述层间绝缘层70可以是钝化层，也可以是钝化层和平坦层的复合层。当所述层间绝缘层70是钝化层时，部分所述钝化层填充在所述第二过孔52及所述第三过孔53内。当所述层间绝缘层70是钝化层和平坦层的复合层时，部分所述钝化层填充在所述第二过孔52及所述第三过孔53内，所述平坦层形成在所述钝化层上。
在本申请一可选实施例中，所述钝化层的材质为硅氧化物(SiOx)或氮化硅(SiNx)。在本申请其他实施例中，所述钝化层的材质并不局限于硅氧化物(SiOx)或氮化硅(SiNx)，还可以是其他的层间绝缘层材料。
其中，所述层间绝缘层70的厚度为
其中，所述层间绝缘层70上开设有第三过孔71，所述第三过孔71的一端电连接所述源极61或所述漏极62。
其中，所述阵列基板100还包括第一电极80，所述第一电极80形成在所述层间绝缘层70上且通过所述第三过孔71电连接所述源极61或所述漏极62。
在本申请一可选实施例中，所述显示面板为液晶显示面板，所述第一电极80为像素电极。
在本申请一可选实施例中，所述显示面板为发光二极管，所述第一电极80为阳极。
具体地，所述显示面板为液晶显示面板，所述显示面板还包括彩膜基板及液晶，所述彩膜基板与所述阵列基板相对设置，所述液晶设置在所述彩膜基板与所述阵列基板之间。所述彩膜基板的结构为业界习知的彩膜基板，在此不做赘述。
具体地，所述显示面板为发光二极管，所述显示面板还包括形成在所述层间绝缘层70上且包覆所述第一电极80的像素定义层(图未示)、发光单元(图未示)及形成在所述发光单元上的第二电极(图未示)。所述像素定义层包括至少一像素开口(图未示)，所述发光单元形成在所述像素开口内。所述第一电极80为阳极，所述第二电极为阴极。
所述发光层及所述阴极为业界习知的发光层及所述阴极，在此不做赘述。
请参阅图3-10，本申请还提供一种显示面板的制作方法，包括如下步骤：
步骤S1：请参阅图3及图4，提供一基底10，并在所述基底10上形成遮光层20。
其中，所述基底10的材质可以是玻璃或陶瓷等。在本实施例中，所述基底10的材质为玻璃。
其中，所述遮光层20的材质可以为Mo、Al、Cu、Ti等金属中的一种或包括Mo、Al、Cu、Ti等金属中的至少两种金属构成的合金。
在本申请一可选实施例中，所述遮光层20的厚度为
在本申请一可选实施例中，所述步骤S1中的“在所述基底10上形成遮光层20”之后，还包括步骤：在所述基底10及所述遮光层20上形成缓冲层30。
在本申请一可选实施例中，所述缓冲层30的厚度为
其中，所述缓冲层30可以是单层薄膜也可以是多层薄膜，所述缓冲层30的材质为硅氧化物(SiOx)或氮化硅(SiNx)。
步骤S2：请参阅图3及图5-图7，在所述遮光层20上形成初始有源层411，并在所述初始有源层411上形成初始栅极绝缘层50，并自所述初始栅极绝缘层50向所述遮光层20开设第一通孔511，部分所述遮光层20从所述第一通孔511内裸露出来。
其中，所述初始栅极绝缘层50覆盖所述初始有源层411，所述第一通孔511位于所述初始有源层411的一侧，所述第一通孔511在所述基底10上的正投影落在所述初始有源层411在所述基底10上的正投影外，所述第一通孔511贯穿所述初始栅极绝缘层50。
在本申请一可选实施例中，所述初始有源层411形成在所述缓冲层30上，所述第一通孔511贯穿所述初始栅极绝缘层50及所述缓冲层30。
在本申请一可选实施例中，所述初始有源层411的厚度为
在本申请一可选实施例中，所述初始栅极绝缘层50的厚度为
在本申请一可选实施例中，所述初始有源层411的材质为IGZO、IZTO、IGZTO等金属氧化物。在其他实施例中，所述有源层40的材质还可以是非金属氧化物，例如非晶金属氧化物。
其中，所述初始栅极绝缘层50可以是单层薄膜也可以是多层薄膜，所述栅极绝缘层54的材质为硅氧化物(SiOx)或氮化硅(SiNx)。
步骤S3：请参阅图3及图7-图8，导体化部分所述初始有源层411，以得到有源层40。
其中，所述有源层40包括沟道区41、位于所述沟道区41两侧的源区42及漏区43。所述沟道区41的电阻大于所述源区42及所述漏区43的电阻。
具体地，所述步骤S3包括：首先，请参阅图7和图8，在所述初始栅极绝缘层50上形成第二通孔512及第三通孔513，以裸露出部分所述初始有源层411；其次，请参阅图7和图8，导体化从所述第二通孔512及所述第三通孔513内裸露出部分所述初始有源层411，以得到所述源区42和所述漏区43，未导体化的部分所述初始有源层411为所述沟道区41。
具体地，在本实施例中，通过等离子体工艺导体化从所述第二通孔512及所述第三通孔513内裸露出部分所述初始有源层411。
在本申请一可选实施例中，对应所述第二通孔512及第三通孔513的所述初始栅极绝缘层50的厚度小于对应所述第一通孔511的所述栅极绝缘层54的厚度。
步骤S4：请参阅图3及图9-图10，通过同一光罩制程在所述有源层40上形成导电层60，所述导电层60包括源极61、漏极62及栅极63；所述源极61和所述漏极62分别与所述有源层40电连接，部分所述导电层60填充在所述第一通孔511内，以使得所述栅极63与所述遮光层20电连接。
所述源极61、所述漏极62及所述栅极63同层设置且材料相同。
其中，所述导电层60的材质为单一金属或包括至少两种单一金属的合金。所述单一金属可以是Mo、Al、Cu、Ti等金属。
其中，所述导电层60的厚度为
部分所述导电层60填充在所述第一通孔511内以得到第一过孔51，所述栅极63及所述遮光层20通过所述第一过孔51电连接。
部分所述导电层60还填充在所述第二通孔512及所述第三通孔513内以得到第二过孔52及第三过孔53，所述源极61与所述源区42通过所述第二过孔52电连接，所述漏极62与所述漏区43通过所述第三过孔53电连接。
步骤S5：请参阅图3及图9-图10，图案化所述初始栅极绝缘层50，以形成栅极绝缘层54，并得到一基板110。
其中，所述基板110包括所述基底10、所述遮光层20、所述缓冲层30、所述有源层40、所述栅极绝缘层54、所述导电层60及所述第一过孔51、所述第二过孔52及所述第三过孔53。
具体地，所述步骤S5还包括：通过等离子体工艺处理所述基板110，以进一步降低所述源区42及所述漏区43的电阻。
步骤S6：请参阅图1-图3，在所述缓冲层30上形成层间绝缘层70并在所述层间绝缘层70上形成第一电极80，以得到一阵列基板100，所述层间绝缘层70包覆所述导电层60及所述栅极绝缘层54，所述第一电极80通过一第四过孔71与所述源极61电连接。
其中，所述层间绝缘层70可以是钝化层，也可以是钝化层和平坦层的复合层。当所述层间绝缘层70是钝化层时，部分所述钝化层填充在所述第二过孔52及所述第三过孔53内。当所述层间绝缘层70是钝化层和平坦层的复合层时，部分所述钝化层填充在所述第二过孔52及所述第三过孔53内，所述平坦层形成在所述钝化层上。
在本申请一可选实施例中，所述钝化层的材质为硅氧化物(SiOx)或氮化硅(SiNx)。在本申请其他实施例中，所述钝化层的材质并不局限于硅氧化物(SiOx)或氮化硅(SiNx)，还可以是其他的层间绝缘层材料。
其中，所述层间绝缘层70的厚度为
在步骤S6之后，若所述显示面板为液晶显示面板，则所述显示面板的制作方法还包括步骤：制作彩膜基板(图未示)，所述彩膜基板包括一第二电极(图未示)，所述第二电极与所述第一电极位置相对设置；及提供液晶(图未示)并将所述液晶置于所述阵列基板和所述彩膜基板之间。所述第一电极为像素电极，所述第二电极为公共电极。
在步骤S6之后，若所述显示面板为发光二极管，则所述显示面板的制作方法还包括步骤：在所述层间绝缘层70上形成像素定义层(图未示)，所述像素定义层包括至少一像素开口(图未示)；其次，在所述像素开口内形成发光单元(图未示)并在所述发光单元上形成第二电极(图未示)；再次，在所述第二电极上形成封装层(图未示)。所述第一电极80为阳极，所述第二电极为阴极。
本申请还提供一种显示装置(图未示)，所述显示装置包括如上所述的显示面板。
本申请提供的显示面板及其制作方法、显示装置，通过同一光罩制程在所述有源层上形成包括源极、漏极及栅极的导电层，并使得所述栅极与所述遮光层电连接，如此，所述遮光层可以充当一个栅极，从而形成双栅极，双栅极能够增大晶体管内的电子迁移率和开态电流，从而能够降低晶体管以及金属跨线区域的电容。另外，将栅极绝缘层的厚度设计在
内，增大了栅极与遮光层之间的距离，所述栅极及所述遮光层可以看作一个电容的两个极板，根据电容的大小与电容的两个极板之间的距离呈反比可知：增大栅极绝缘层的厚度，可以进一步降低晶体管以及金属跨线区域的电容。
以上对本申请实施例所提供的显示面板及其制作方法、显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板，包括阵列基板，其特征在于，所述阵列基板包括：
基底；
遮光层，形成在所述基底上；
有源层，形成在所述遮光层上方；
栅极绝缘层，形成在所述有源层上；
导电层，形成在所述栅极绝缘层上；所述导电层包括源极、漏极及栅极；所述源极、所述漏极及所述栅极同层设置且材料相同，所述栅极与所述遮光层电连接。
2.如权利要求1所述的显示面板，其特征在于，所述栅极绝缘层的厚度为
3.如权利要求1所述的显示面板，其特征在于，所述栅极通过第一过孔与所述遮光层电连接，所述第一过孔在所述基底上的正投影落在所述有源层在所述基底上的正投影外且贯穿所述栅极绝缘层。
4.如权利要求1-3任一项所述的显示面板，其特征在于，所述有源层包括沟道区、位于所述沟道区两侧的源区及漏区，所述栅极与所述沟道区位置相对，所述源极及所述漏极分别与所述源区及所述漏区位置相对。
5.如权利要求4所述的显示面板，其特征在于，所述源极及所述漏极分别通过第二过孔和第三过孔与所述有源层的源区及漏区电连接，所述第二过孔和所述第三过孔在所述基底上的正投影落在所述基底上的正投影内且贯穿所述栅极绝缘层。
6.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
缓冲层，位于所述遮光层与所述有源层之间；
层间绝缘层，包覆所述源极、所述漏极及所述栅极；及
电极，形成在所述层间绝缘层上；所述电极与所述源极或所述漏极电连接。
7.一种显示面板的制作方法，其特征在于，包括步骤：
提供一基底，并在所述基底上形成遮光层；
在所述遮光层上形成初始有源层，并在所述初始有源层上形成初始栅极绝缘层，并自所述初始栅极绝缘层向所述遮光层开设第一通孔，部分所述遮光层从所述第一通孔内裸露出来；
导体化部分所述初始有源层，以得到有源层；及
通过同一光罩制程在所述有源层上形成导电层，所述导电层包括源极、漏极及栅极；所述源极和所述漏极分别与所述有源层电连接，部分所述导电层填充在所述第一通孔内，以使得所述栅极与所述遮光层电连接。
8.如权利要求7所述的显示面板的制作方法，其特征在于，步骤“导体化部分所述初始有源层，以得到有源层”包括：
在所述初始栅极绝缘层上形成至少一第二通孔及第三通孔，以裸露出部分所述初始有源层；
导体化从所述第二通孔及所述第三通孔内裸露出部分所述初始有源层，以形成所述有源层；所述有源层包括沟道区、位于所述沟道区两侧的源区及漏区，所述源极与所述源区电连接，所述漏极与所述漏区电连接。
9.如权利要求7所述的显示面板的制作方法，其特征在于，所述初始栅极绝缘层的厚度为
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-6任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210099637.5A CN114447121A (zh) | 2022-01-27 | 2022-01-27 | 显示面板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210099637.5A CN114447121A (zh) | 2022-01-27 | 2022-01-27 | 显示面板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114447121A true CN114447121A (zh) | 2022-05-06 |
Family
ID=81369266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210099637.5A Pending CN114447121A (zh) | 2022-01-27 | 2022-01-27 | 显示面板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114447121A (zh) |
-
2022
- 2022-01-27 CN CN202210099637.5A patent/CN114447121A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102456696B (zh) | 显示装置及其制造方法 | |
| KR20150041511A (ko) | 표시 장치 및 그 제조 방법 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| CN111668242A (zh) | Oled显示面板及其制备方法 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| TW201444079A (zh) | 有機發光顯示裝置及其製造方法 | |
| CN112002763A (zh) | 一种tft基板及其制造方法、显示面板 | |
| CN110246847A (zh) | 显示装置 | |
| CN111129125B (zh) | Tft阵列基板 | |
| CN113345924A (zh) | 显示面板及其制作方法和显示装置 | |
| CN111863838A (zh) | 一种阵列基板及其制备方法 | |
| CN111276527A (zh) | 一种显示面板及其制作方法 | |
| CN111293153A (zh) | 一种显示面板及显示面板制程方法 | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| CN108538921B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN112635534A (zh) | 显示面板、显示装置和显示面板的制作方法 | |
| CN113270422B (zh) | 一种显示基板及其制备方法、显示面板 | |
| CN111370453A (zh) | 一种显示面板及其制备方法 | |
| CN113745249B (zh) | 显示面板及其制备方法、移动终端 | |
| CN113629073B (zh) | Tft背板与显示面板 | |
| US20240040864A1 (en) | Array substrate and display panel | |
| CN114447121A (zh) | 显示面板及其制作方法、显示装置 | |
| CN111739910B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN114883370A (zh) | 显示面板及其制备方法、显示终端 | |
| CN114823725A (zh) | 显示面板及显示面板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |