CN114446955A - 半导体结构及半导体结构制作方法 - Google Patents

Abstract

本发明实施例属于半导体制作技术领域，涉及一种半导体结构及半导体结构制作方法，用于解决外部连接层容易与栅极导体层或者其他导电膜层之间发生漏电，进而影响半导体结构性能的问题。该半导体结构的栅介质层设置在衬底和导电层之间，衬底包括同层设置的半导体基底以及绝缘基底，导电层包括在衬底上的投影覆盖半导体基底的栅极导体层、以及在衬底上的投影覆盖绝缘基底的外部连接层，栅极导体层、栅介质层以及半导体基底构成晶体管结构，外部连接层朝向衬底的底面上设置有凹槽，凹槽内填充有绝缘体；设置在凹槽内的绝缘体可以减小外部连接层的体积，进而避免外部连接层与其他的导电膜层之间发生漏电，提高了半导体结构的性能。

Description

半导体结构及半导体结构制作方法

技术领域

本发明实施例涉及半导体制造技术领域，尤其涉及一种半导体结构及半导体结构制作方法。

背景技术

随着存储设备技术的逐渐发展，动态随机存储器(Dynamic Random AccessMemory，简称DRAM)以其较高的密度以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器包括晶体管结构以及与晶体管结构电连接的电容结构，通过晶体管结构可以实现对电容结构内存储的数据的读取，或者向电容结构内写入数据。

相关技术中，半导体结构包括依次层叠设置的衬底、栅介质层、第一导电层、第二导电层、第三导电层以及栅极绝缘层；第二导电层与第一导电层和第三导电层接合，以构成导体层；衬底包括同层设置的半导体基底和绝缘基底，导体层包括在衬底上的投影覆盖半导体基底的栅极导体、以及在衬底上的投影覆盖绝缘基底的外部连接层，栅极导体层、栅介质层以及半导体基底构成晶体管结构；外部连接层用于形成连接外部器件的连接部。

然而，半导体结构的体积较小，使得外部连接层与栅极导体层或者其他的导电膜层之间距离较小，外部连接层容易与栅极导体层或者其他导电膜层之间发生漏电，进而影响半导体结构的性能。

发明内容

有鉴于此，本发明实施例提供一种半导体结构及半导体结构制作方法，以解决外部连接层容易与栅极导体层或者其他导电膜层之间发生漏电，进而影响半导体结构性能的技术问题。

本发明实施例提供了一种半导体结构，包括：层叠设置的衬底、栅介质层以及导电层，所述栅介质层位于所述衬底和所述导电层之间；所述衬底包括同层设置的半导体基底以及绝缘基底，所述导电层包括在所述衬底上的投影覆盖所述半导体基底的栅极导体层、以及在所述衬底上的投影覆盖所述绝缘基底的外部连接层，所述外部连接层朝向所述衬底的底面设置有凹槽，所述凹槽内填充有绝缘体。

在可以包括上述实施例的一些实施例中，所述导电层包括层叠设置的第一导电层和第二导电层，所述第一导电层靠近所述衬底设置；所述凹槽设置在所述第一导电层朝向衬底的底面上。

在可以包括上述实施例的一些实施例中，所述凹槽贯穿所述外部连接层对应的所述第一导电层。

在可以包括上述实施例的一些实施例中，所述导电层还包括位于所述第一导电层和所述第二导电层之间的第三导电层，所述第三导电层与所述第一导电层和所述第二导电层接合。

在可以包括上述实施例的一些实施例中，所述半导体结构还包括栅极绝缘层，所述栅极绝缘层覆盖在所述导电层背离所述衬底的一侧，且所述栅极绝缘层具有延伸至所述导电层垂直于所述衬底的侧壁上的绝缘侧壁。

在可以包括上述实施例的一些实施例中，所述外部连接层对应的所述绝缘侧壁上设置有与所述凹槽连通的侧壁开口。

在可以包括上述实施例的一些实施例中，所述半导体结构还包括绝缘覆盖层，所述绝缘覆盖层覆盖在所述栅极绝缘层以及所述衬底上；所述绝缘覆盖层上设置有通道，所述通道延伸至所述栅介质层，所述通道与所述侧壁开口连通；所述通道内填充有绝缘填充物。

在可以包括上述实施例的一些实施例中，所述绝缘填充物与所述绝缘体为一体结构。

在可以包括上述实施例的一些实施例中，所述半导体结构还包括接线部，所述接线部的一端与所述外部连接层背离所述衬底的一侧连接，所述接线部的另一端向背离所述衬底的方向延伸，所述接线部用于与外部器件连接。

本发明实施例还提供一种半导体结构制作方法，

提供衬底，所述衬底包括同层设置的半导体基底以及绝缘基底；

在所述衬底上形成层叠的栅介质层、第一导电层、第二导电层以及绝缘覆盖层，所述绝缘覆盖层覆盖在所述第一导电层和所述衬底上；

在所述绝缘覆盖层上形成掩膜层，所述掩膜层上具有蚀刻孔，部分所述蚀刻孔在所述绝缘基底上的投影与所述第二导电层在所述绝缘基底上的投影重合；

去除所述蚀刻孔对应的所述绝缘覆盖层，以形成通道，所述通道至少延伸至所述栅介质层；

通过所述通道去除投影位于所述绝缘基底上的至少部分所述第二导电层，以形成凹槽；

通过所述通道在所述凹槽内形成绝缘体。

在可以包括上述实施例的一些实施例中，在形成所述绝缘覆盖层之前还包括：在所述第一导电层和所述第二导电层上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一导电层上，且所述栅极绝缘层具有延伸至所述第一导电层和所述第二导电层垂直于所述衬底的侧壁上的绝缘侧壁；

形成所述凹槽之前包括：通过所述通道对所述栅极绝缘层进行蚀刻，以去除正对所述绝缘基底的所述绝缘侧壁，以形成侧壁开口；

形成所述凹槽包括：通过所述通道以及所述侧壁开口去除投影位于所述绝缘基底上的至少部分所述第二导电层，以形成凹槽。

在可以包括上述实施例的一些实施例中，通过所述通道在所述凹槽内形成绝缘体的同时，在所述通道内形成绝缘填充物。

在可以包括上述实施例的一些实施例中，在形成所述第二导电层之前还包括在所述第一导电层上形成第三导电层。

本实施例提供的半导体结构及半导体结构制作方法，栅介质层设置在衬底和导电层之间，衬底包括同层设置的半导体基底以及绝缘基底，导电层包括在衬底上的投影覆盖半导体基底的栅极导体层、以及在衬底上的投影覆盖绝缘基底的外部连接层，栅极导体层、栅介质层以及半导体基底构成晶体管结构，外部连接层朝向衬底的底面上设置有凹槽，凹槽内填充有绝缘体；设置在凹槽内的绝缘体可以减小外部连接层的体积，进而避免外部连接层与其他的导电膜层之间发生漏电，提高了半导体结构的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的半导体结构的俯视图；

图2为图1中A-A向的截面图；

图3为图1中B-B向的剖视图；

图4为图1中C-C向的剖视图；

图5为本发明实施例提供的半导体结构制作方法流程图；

图6为本发明实施例提供的半导体结构制作方法中形成绝缘覆盖层后的结构示意；

图7为图6中D-D向的剖视图；

图8为图6中E-E向的剖视图；

图9为图6中F-F向的剖视图

图10为本发明实施例提供的半导体结构制作方法中形成掩膜层后的结构示意图；

图11为图10中G-G向的剖视图；

图12为图10中H-H向的剖视图；

图13为图10中J-J向的剖视图；

图14为为本发明实施例提供的半导体结构制作方法中形成通道的结构示意图；

图15为本发明实施例提供的半导体结构制作方法中形成去除绝缘侧壁后的结构示意图；

图16为本发明实施例提供的半导体结构制作方法中形成凹槽的结构示意图；

图17为本发明实施例提供的半导体结构制作方法中形成绝缘体后的结构示意图；

图18为本发明实施例提供的半导体结构制作方法中形成绝缘体后的俯视图；

图19为图18中K-K向的剖视图；

图20为图18中L-L向的剖视图；

图21为图18中M-M向的剖视图；

图22为图18中N-N向的剖视图。

附图标记说明：

10：衬底；

20：导电层；

30：栅极绝缘层；

40：绝缘覆盖层；

50：接线部；

60：掩膜层；

70：侧壁绝缘层；

101：半导体基底；

102：绝缘基底；

103：栅介质层；

201：第一导电层；

202：第二导电层；

203：第三导电层；

204：栅极导体层；

205：外部连接层；

206：凹槽；

207：绝缘体；

208：绝缘填充物；

301：绝缘侧壁；

401：通道；

501：第一接线部；

502：第二接线部；

601：蚀刻孔。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

动态随机存储器(Dynamic Random Access Memory，简称DRAM)包括多个重复的存储单元。每个存储单元包括电容结构和晶体管结构，晶体管结构的栅极与字线相连、漏极与位线相连、源极与电容结构相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容结构中的数据，或者通过位线将数据写入到电容结构中。

相关技术中，半导体结构包括依次层叠设置的衬底、栅介质层、第一导体体层、第二导电层、第三导电层以及栅极绝缘层；第二导电层位于第一导电层以及第三导电层之间，并且与第一导电层和第三导电层接合，以使得第一导电层、第二导电层以及第三导电层构成导体层。衬底包括同层设置的半导体基底和绝缘基底，导体层包括在衬底上的投影覆盖半导体基底的栅极导体、以及在衬底上的投影覆盖绝缘基底的外部连接层，栅极导体层、栅介质层以及半导体基底构成晶体管结构；晶体管结构可以与电容结构连接，以实现数据的存储或者读取。外部连接层用于形成与外部器件连接的连接部，以实现开关、传导信号、测试等功能。

然而，随着半导体制造技术的逐渐发展，半导体结构的体积较小，使得外部连接层与栅极导体层或者其他的导电膜层之间距离较小，外部连接层容易与栅极导体层或者其他导电膜层之间发生漏电，进而影响半导体结构的性能。

本实施例提供一种半导体结构，在绝缘基底对应的导体层靠近绝缘基底的一侧设置凹槽，并在凹槽内填充绝缘体，以减小绝缘基底对应的导体层的体积，进而避免绝缘基底对应的导体层与其他膜层之间发生漏电，以提高半导体结构的性能。

本实施例对半导体结构不做限制，下面将以半导体结构为动态随机存储器(Dynamic Random Access Memory，简称DRAM)为例进行介绍，当然本实施例中的半导体结构还可以为其他的结构。

请参照图1-图4，本实施例中，半导体结构包括层叠设置的衬底10、栅介质层103以及导电层20，也就是说栅介质层103位于导电层20和衬底10之间；其中衬底10包括同层设置的半导体基底101以及绝缘基底102，半导体基底101和绝缘基底102构成板状的衬底10，以作为半导体结构的基础。

示例性的，半导体基底101的材质可以包括硅、锗等，绝缘基底102的材质可以包括氮化硅、氧化硅等绝缘材质。栅介质层103的材质可以包括氧化物(如氧化硅)等。

导电层20的材质可以包括钨、铝、硅化钨(WxSiy)以及多晶硅等导电材质。导电层20包括在衬底10上的投影覆盖半导体基底101的栅极导体层204，栅极导体层204、栅介质层103以及半导体基底101构成晶体管结构，晶体管结构可以与电容结构之间电连接，以通过晶体管结构实现电容结构内数据的读取，或者通过晶体管结构向电容结构内写入数据，以实现数据的存储。

进一步地，导电层20还包括在衬底10上的投影覆盖绝缘基底102的外部连接层205，外部连接层205可以具有一定的图形，以形成电路。其中外部连接层205可以与外部器件连接，进而实现测试、信号的传输等功能，当然外部连接层205也可以形成开关器件，以实现开关功能，本实施例对外部连接层205不作限制。

继续参照图1-图4，外部连接层205朝向绝缘基底102的地面设置有凹槽，并且凹槽内填充有绝缘体207；如此可以减小绝缘基底102对应的导电层20(外部连接层205)的体积，进而避免绝缘基底102对应导电层20与其他膜层之间漏电，提高了半导体结构的性能。

本实施例中，凹槽可以位于整个外部连接层205的底面；当然凹槽也可以只位于外部连接层205的部分底面上。在凹槽位于外部连接层205的部分底面上的实现方式中，凹槽可以为多个，多个凹槽在外部连接层205的底面上间隔的设置。

在上述实现方式中，凹槽内填充有绝缘体207，绝缘体207的材质可以包括氮化硅、氧化硅、氮氧化硅等绝缘材质，本实施例对绝缘体207的材质不作限制。

本实施例提供的半导体结构，栅介质层103设置在衬底10和导电层20之间，衬底10包括同层设置的半导体基底101以及绝缘基底102，导电层20包括在衬底10上的投影覆盖半导体基底101的栅极导体层204、以及在衬底10上的投影覆盖绝缘基底102的外部连接层205，栅极导体层204、栅介质层103以及半导体基底101构成晶体管结构，外部连接层205朝向衬底10的底面上设置有凹槽，凹槽内填充有绝缘体207；设置在凹槽内的绝缘体207可以减小外部连接层205的体积，进而避免外部连接层205与其他的导电膜层之间发生漏电，提高了半导体结构的性能。

继续参照图1-图4，本实施例中，导电层20包括层叠设置的第一导电层201和第二导电层202，第一导电层201靠近衬底10设置，凹槽设置在第一导电层201朝向衬底10的底面上。凹槽设置在第一导电层201上，可以减小第一导电层201和第二导电层202构成的导电层20的体积，进而减小外部连接层205的体积，以避免外部连接与其他的膜层之间发生漏电。

在一些实现方式中，设置在第一导电层201底面上的凹槽并不贯穿第一导电层201，也就是说凹槽的槽底位于第一导电层201内。

在其他的实现方式中，设置在第一导电层201上的凹槽贯穿第一导电层201，也就是凹槽为沿垂直于衬底10的方向贯穿第一导电层201的孔结构。如此设置，可以进一步减小外部连接层205的体积，以进一步避免外部连接层205与其他的膜层之间的漏电，提高半导体结构的性能。

示例性的，第一导电层201的材质可以包括钨、铝多晶硅等，第二导电层202的材质可以包括钨、铝、硅化钨、多晶硅等。

本实施例中，在衬底10上的投影覆盖半导体基底101的第一导电层201与在衬底10上的投影覆盖绝缘基底102的第一导电层201可以通过同一工艺步骤形成；也就是说，栅极导体层204对应的第一导电层201与外部连接层205对应的第一导电层201通过同一工艺步骤形成；例如，通过蒸镀或者电镀等方式。如此设置，可以降低半导体结构的制作难度。

相同的，在衬底10上的投影覆盖半导体基底101的第二导电层202与在衬底10上的投影覆盖绝缘基底102的第二导电层202可以通过同一工艺步骤形成；也就是说，栅极导体层204对应的第二导电层202与外部连接层205对应的第二导电层202通过同一工艺步骤形成；例如，通过蒸镀或者电镀等方式。

继续参照图1-图4，本实施例中，导电层20还包括位于第一导电层201和第二导电层202之间的第三导电层203，第三导电层203与第一导电层201和第二导电层202接合，以通过第三导电层203实现第一导电层201和第二导电层202之间的连接。其中，第三导电层203的材质可以包括钨、钛、多晶硅等。

在凹槽贯穿第一导电层201的实现方式中，凹槽可以仅贯穿第一导电层201，也就是说凹槽并不延伸至第三导电层203。当然，凹槽也可以在贯穿第一导电层201后向第三导电层203延伸，凹槽的槽底可以位于第三导电层203上；或者凹槽贯穿第三导电层203，使得凹槽的槽底位于第二导电层202上；以进一步，减小外部连接层205的体积，进一步避免外部连接层205与其他膜层之间发生漏电，进一步提高半导体结构的性能。

继续参照图1-图4，本实施例提供的半导体结构还包括栅极绝缘层30，栅极绝缘层30覆盖在导电层20背离衬底10的一侧，并且栅极绝缘层30具有延伸至导电层20垂直于衬底10的侧壁上的绝缘侧壁301。栅极绝缘层30覆盖导电层20背离衬底10的顶面、以及顶面和底面之间的侧壁，进而实现对导电层20的隔离。示例性的，栅极绝缘层30的材质可以包括氧化硅、氮化硅等。

进一步地，外部连接层205对应的绝缘侧壁301上设置有与凹槽连通的侧壁开口。如此设置，可以通过侧壁开口将凹槽对应的部分导电层20去除，以便于凹槽的制作；在凹槽形成后，可以通过侧壁开口向凹槽内填充绝缘体207，便于绝缘体207的制作；进而减低了半导体结构的制作难度。

继续参照图1-图4，半导体结构还包括与栅极绝缘层30的绝缘侧壁301贴合的侧壁绝缘层70，侧壁绝缘层70可以对栅极绝缘层30进行保护。示例性的，侧壁绝缘层70的材质可以包括氧化硅、氮化硅等。

在上述实现方式中，半导体结构还包括绝缘覆盖层40，绝缘覆盖层40覆盖在栅极绝缘层30以及衬底10上；绝缘覆盖可以实现对栅极绝缘层30以及衬底10的保护，避免外界物体与栅极绝缘层30和衬底10之间接触；另外，还可以避免空气与栅极绝缘层30、栅介质层103以及衬底10之间接触，以提高半导体器件的性能。示例性的，绝缘覆盖层40的材质可以包括氧化硅、氮化硅等。

进一步地，绝缘覆盖层40上设置有通道401，通道401延伸至栅介质层103，通道401与侧壁开口连通；通道401内填充有绝缘填充物208。通过通道401以及侧壁开口，可以实现对凹槽对应的导电层20的去除、以及向凹槽内填充绝缘体207，以简化半导体结构的制作难度；在形成绝缘体207之后，绝缘填充物208可以填充通道401。

本实施例中，绝缘填充物208与绝缘体207可以为一体结构，也就是说绝缘填充物208与绝缘体207的材质相同，并且通过同一工艺步骤形成；如此设置，可以进一步减小半导体结构的制作难度。当然，在其他的实现方式中，绝缘填充物208与绝缘体207的材质也可以不同，并且通过不同的工艺步骤形成，本实施例对此不作限制。

继续参照图1-图4，本实施例提供的半导体结构，还包括接线部50，接线部50的一端与外部连接层205背离衬底10的一侧连接，接线部50的另一端向背离衬底10的方向延伸，接线部50用于与外部器件连接。如此设置，通过接线部50可以实现外部连接层205与外部器件之间的连接，以实现信号的传递、检测等功能。

示例性的，接线部50可以呈柱状，接线部50穿过绝缘覆盖层40、栅极绝缘层30后与第二导电层202接触；为了减小接线部50与第二导电层202之间电阻，可以在第二导电层202背离衬底10的顶面上形成凹陷，部分接线部50容置在凹陷内。

接线部50可以包括第一接线部501以及包裹在第一接线部501外的第二接线部502。其中第一接线部501的材质可包括钨、铝、硅化钨、多晶硅等，第二接线部502的材质可以包括钨、钛等。

本实施例还提供一种半导体结构制作方法，该方法用于制作前述各实施例提供的半导体结构，采用该方法制作的半导体结构，栅介质层设置在衬底和导电层之间，衬底包括同层设置的半导体基底以及绝缘基底，导电层包括在衬底上的投影覆盖半导体基底的栅极导体层、以及在衬底上的投影覆盖绝缘基底的外部连接层，栅极导体层、栅介质层以及半导体基底构成晶体管结构，外部连接层朝向衬底的底面上设置有凹槽，凹槽内填充有绝缘体；设置在凹槽内的绝缘体可以减小外部连接层的体积，进而避免外部连接层与其他的导电膜层之间发生漏电，提高了半导体结构的性能。

如图5所示，本实施例提供的半导体结构制作方法包括：

S101、提供衬底，衬底包括同层设置的半导体基底以及绝缘基底。

请参照图6-图9，示例性的，半导体基底101的材质可以包括硅、锗等，绝缘基底102的材质可以包括氮化硅、氧化硅等绝缘材质。

继续参照图5，在形成衬底10之后还包括：

S102、在衬底上形成层叠的栅介质层、第一导电层、第二导电层以及绝缘覆盖层，绝缘覆盖层覆盖在第一导电层和衬底上。

示例性的，栅介质层103的材质可以包括氧化物(如氧化硅)等，第一导电层201的材质可以包括钨、铝多晶硅等，第二导电层202的材质可以包括钨、铝、硅化钨、多晶硅等，绝缘覆盖层40的材质可以包括氧化硅、氮化硅等。

第一导电层201和第二导电层202层叠的设置，并且第一导电层201和第二导电层202连接，使得第一导电层201和第二导电层202构成导电层20；导电层20包括在衬底10上的投影覆盖半导体基底101的栅极导体层204、以及在衬底10上的投影覆盖绝缘基底102的外部连接层205，栅极导体层204、栅介质层103以及半导体基底101构成晶体管结构，晶体管结构可以与电容结构之间电连接，以通过晶体管结构实现电容结构内数据的读取，或者通过晶体管结构向电容结构内写入数据，以实现数据的存储。

绝缘覆盖层40可以实现对栅极绝缘层30、第一导电层201、第二导电层202以及衬底10的保护，避免外界物体与栅极绝缘层30和衬底10接触；另外，还可以避免空气与栅极绝缘层30、栅介质层103以及衬底10之间接触，以提高半导体器件的性能。

继续参照图5、图9-图13，在形成绝缘覆盖层40之后还包括：

S103、在绝缘覆盖层上形成掩膜层，掩膜层上具有蚀刻孔，部分蚀刻孔在绝缘基底上的投影与第二导电层在绝缘基底上的投影重合。

请参照图5、图14以及图15所示，形成掩膜层60后：

S104、去除蚀刻孔对应的绝缘覆盖层，以形成通道，通道至少延伸至栅介质层。

示例性的，可以通过干法蚀刻或者湿法蚀刻等方式去除蚀刻孔601对应的绝缘覆盖层40，以形成向衬底10延伸的通道401。

请参照图5和图16，在形成通道401之后包括：

S105、通过通道去除投影位于绝缘基底上的至少部分第二导电层，以形成凹槽。

示例性的，可以去除投影覆盖绝缘基底102的所有第二导电层202，当然也可以去除部分投影覆盖绝缘基底102的第二导电层202，以形成凹槽206，本实施例对此不作限制。

请参照图5和图17-图22，在形成凹槽206之后：

S106、通过通道在凹槽内形成绝缘体。

绝缘体207填充凹槽206，可以实现对第一导电层201的支撑，以免凹槽206倒塌。

绝缘体207的材质可以包括氮化硅、氧化硅、氮氧化硅等绝缘材质，本实施例对绝缘体207的材质不作限制。

本实施例提供的半导体结构制作方法，衬底10包括半导体基底101以及绝缘基底102，衬底10上形成有层叠的栅介质层103、第一导电层201、第二导电层202以及绝缘覆盖层40，绝缘覆盖层40覆盖在第一导电层201和衬底10上；层叠设置的第一导电层201和第二导电层202构成导电层20，导电层20包括在衬底10上的投影覆盖半导体基底101的栅极导体层204、以及在衬底10上的投影覆盖绝缘基底102的外部连接层205，去除外部连接层205对应的第二导电层202，以形成凹槽206，凹槽206内形成有绝缘体207；设置在凹槽206内的绝缘体207可以减小外部连接层205的体积，进而避免外部连接层205与其他的导电膜层之间发生漏电，提高了半导体结构的性能。

继续参照图10-图13，本实施例提供的半导体结构制作方法，在形成绝缘覆盖层40之前还包括：在第一导电层201和第二导电层202上形成栅极绝缘层30，栅极绝缘层30覆盖在第一导电层201上，且栅极绝缘层30具有延伸至第一导电层201和第二导电层202垂直于衬底10的侧壁上的绝缘侧壁301。

栅极绝缘层30的材质可以包括氧化硅、氮化硅等。栅极绝缘层30覆盖第一导电层201背离衬底10的顶面、以及顶面和底面之间的侧壁，进而实现对第一导电层201和第二导电层202的隔离。

进一步地，形成栅极绝缘层30之后还包括，在绝缘内侧壁301上形成有与其贴合的侧壁绝缘层70，侧壁绝缘层70可以对栅极绝缘层30进行保护。示例性的，侧壁绝缘层70的材质可以包括氧化硅、氮化硅等

如图14-图17所示，形成通道401时，可以对部分侧壁绝缘层70以及侧壁绝缘层70外的绝缘覆盖层40进行蚀刻，通道401的底端与栅介质层103之间可以保留部分绝缘覆盖层40和侧壁绝缘层70。进一步地，形成凹槽206之前包括：通过通道401对栅极绝缘层30进行蚀刻，以去除正对绝缘基底102的绝缘侧壁301，以形成侧壁开口。在形成侧壁开口的过程中，可以对位于通道401的底端和栅介质层103的绝缘覆盖层40和侧壁绝缘层70进一步蚀刻，以使得通道401的底端延伸至栅介质层103；同时在栅极绝缘层30背离衬底10的顶端形成蚀刻槽。

形成凹槽206包括：通过通道401以及侧壁开口去除投影位于绝缘基底102上的至少部分第二导电层202，以形成凹槽206。

通过侧壁开口和通道401去除投影位于绝缘基底102上的至少部分第二导电层202，便于形成凹槽206，简化了半导体结构的制作难度。

本实施例中，通过通道401在凹槽206内形成绝缘体207的同时，在通道401内形成绝缘填充物208。如此设置，绝缘填充物208与绝缘体207的材质相同，并且通过同一工艺步骤形成；也就是说，绝缘填充与绝缘体207可以为一体结构，如此设置，可以减小半导体结构的制作难度。

继续参照图10-图22在形成第二导电层202之前还包括在第一导电层201上形成第三导电层203。第三导电层203与第一导电层201和第二导电层202接合，以通过第三导电层203实现第一导电层201和第二导电层202之间的连接。其中，第三导电层203的材质可以包括钨、钛、多晶硅等。

在一些实现方式中，在通过侧壁开口去除第二导电层202的同时可以去除第三导电层203，也就是说，凹槽206贯穿第二导电层202和第三导电层203；如此设置，可以进一步避免外部连接层205与其他膜层之间发生漏电。

本实施例中，在形成绝缘体207和绝缘填充物208后，还可以在绝缘覆盖层40上形成接线部，接线部穿过绝缘覆盖层40、栅极绝缘层30后与第二导电层202接触；为了减小接线部与第二导电层202之间电阻，可以在第二导电层202背离衬底10的顶面上形成凹陷，部分接线部容置在凹陷内。通过接线部可以实现外部连接层205与外部器件之间的连接，以实现信号的传递、检测等功能。

接线部可以包括第一接线部以及包裹在第一接线部外的第二接线部。其中第一接线部的材质可包括钨、铝、硅化钨、多晶硅等，第二接线部的材质可以包括钨、钛等。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种半导体结构，其特征在于，包括：层叠设置的衬底、栅介质层以及导电层，所述栅介质层位于所述衬底和所述导电层之间；

所述衬底包括同层设置的半导体基底以及绝缘基底，所述导电层包括在所述衬底上的投影覆盖所述半导体基底的栅极导体层、以及在所述衬底上的投影覆盖所述绝缘基底的外部连接层，所述外部连接层朝向所述衬底的底面设置有凹槽，所述凹槽内填充有绝缘体。

2.根据权利要求1所述的半导体结构，其特征在于，所述导电层包括层叠设置的第一导电层和第二导电层，所述第一导电层靠近所述衬底设置；所述凹槽设置在所述第一导电层朝向衬底的底面上。

3.根据权利要求2所述的半导体结构，其特征在于，所述凹槽贯穿所述外部连接层对应的所述第一导电层。

4.根据权利要求2或3所述的半导体结构，其特征在于，所述导电层还包括位于所述第一导电层和所述第二导电层之间的第三导电层，所述第三导电层与所述第一导电层和所述第二导电层接合。

5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括栅极绝缘层，所述栅极绝缘层覆盖在所述导电层背离所述衬底的一侧，且所述栅极绝缘层具有延伸至所述导电层垂直于所述衬底的侧壁上的绝缘侧壁。

6.根据权利要求5所述的半导体结构，其特征在于，所述外部连接层对应的所述绝缘侧壁上设置有与所述凹槽连通的侧壁开口。

7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括绝缘覆盖层，所述绝缘覆盖层覆盖在所述栅极绝缘层以及所述衬底上；

所述绝缘覆盖层上设置有通道，所述通道延伸至所述栅介质层，所述通道与所述侧壁开口连通；所述通道内填充有绝缘填充物。

8.根据权利要求7所述的半导体结构，其特征在于，所述绝缘填充物与所述绝缘体为一体结构。

9.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括接线部，所述接线部的一端与所述外部连接层背离所述衬底的一侧连接，所述接线部的另一端向背离所述衬底的方向延伸，所述接线部用于与外部器件连接。

10.一种半导体结构制作方法，其特征在于，

提供衬底，所述衬底包括同层设置的半导体基底以及绝缘基底；

在所述衬底上形成层叠的栅介质层、第一导电层、第二导电层以及绝缘覆盖层，所述绝缘覆盖层覆盖在所述第一导电层和所述衬底上；

在所述绝缘覆盖层上形成掩膜层，所述掩膜层上具有蚀刻孔，部分所述蚀刻孔在所述绝缘基底上的投影与所述第二导电层在所述绝缘基底上的投影重合；

去除所述蚀刻孔对应的所述绝缘覆盖层，以形成通道，所述通道至少延伸至所述栅介质层层；

通过所述通道去除投影位于所述绝缘基底上的至少部分所述第二导电层，以形成凹槽；

通过所述通道在所述凹槽内形成绝缘体。

11.根据权利要求10所述的半导体结构制作方法，其特征在于，在形成所述绝缘覆盖层之前还包括：在所述第一导电层和所述第二导电层上形成栅极绝缘层，所述栅极绝缘层覆盖所述第一导电层上，且所述栅极绝缘层具有延伸至所述第一导电层和所述第二导电层垂直于所述衬底的侧壁上的绝缘侧壁；

形成所述凹槽之前包括：通过所述通道对所述栅极绝缘层进行蚀刻，以去除正对所述绝缘基底的所述绝缘侧壁，以形成侧壁开口；

形成所述凹槽包括：通过所述通道以及所述侧壁开口去除投影位于所述绝缘基底上的至少部分所述第二导电层，以形成凹槽。

12.根据权利要求10所述的半导体结构制作方法，其特征在于，通过所述通道在所述凹槽内形成绝缘体的同时，在所述通道内形成绝缘填充物。

13.根据权利要求10所述的半导体结构制作方法，其特征在于，在形成所述第二导电层之前还包括在所述第一导电层上形成第三导电层。

Images