CN114446241B - 像素电路及其驱动方法、显示基板 - Google Patents

像素电路及其驱动方法、显示基板 Download PDF

Info

Publication number
CN114446241B
CN114446241B CN202210191751.0A CN202210191751A CN114446241B CN 114446241 B CN114446241 B CN 114446241B CN 202210191751 A CN202210191751 A CN 202210191751A CN 114446241 B CN114446241 B CN 114446241B
Authority
CN
China
Prior art keywords
node
transistor
electrically connected
circuit
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210191751.0A
Other languages
English (en)
Other versions
CN114446241A (zh
Inventor
景阳钟
曾科文
羊振中
詹裕程
何祥飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210191751.0A priority Critical patent/CN114446241B/zh
Publication of CN114446241A publication Critical patent/CN114446241A/zh
Application granted granted Critical
Publication of CN114446241B publication Critical patent/CN114446241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及显示技术领域，尤其涉及像素电路、像素电路的驱动方法及显示基板，以改善显示基板的频闪现象。像素电路包括：第一复位电路，在第一复位信号的控制下，将初始信号传输至第一节点；开关电路，在扫描信号的控制下，将数据信号传输至第二节点；驱动电路，在第一节点的电压的控制下，将第二节点的电信号传输至第三节点；补偿电路，在扫描信号的控制下，将第三节点的电信号传输至第一节点；以及，第一电位维持电路，在扫描信号的控制下，且在补偿电路将来自第三节点的电信号传输至第一节点的同时，将第三节点的电信号传输至第一复位电路，以在显示阶段维持第一节点的电位。像素电路、像素的电路驱动方法及显示基板用于图像显示。

Description

像素电路及其驱动方法、显示基板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示基板。
背景技术
有机发光二极管(OLED)显示技术是一种利用发光材料在电流的驱动下发光来实现显示的技术。OLED显示器具有超轻、超薄、高亮度、大视角、低电压、低功耗、快响应、高清晰度、抗震、可弯曲、低成本、工艺简单、使用原材料少、发光效率高和温度范围宽等优点。
发明内容
本发明实施例的目的在于改善显示基板的频闪现象。
为达到上述目的，本发明实施例提供了如下技术方案：
本发明实施例提供了一种像素电路，所述像素电路包括：第一复位电路、开关电路、驱动电路、补偿电路、以及第一电位维持电路。所述第一复位电路与第一复位信号端、初始信号端及第一节点电连接，且被配置为，在所述第一复位信号端提供的第一复位信号的控制下，将所述初始信号端提供的初始信号传输至所述第一节点。所述开关电路，与扫描信号端、数据信号端及第二节点电连接，且被配置为，在所述扫描信号端提供的扫描信号的控制下，将所述数据信号端提供的数据信号传输至所述第二节点。所述驱动电路，与所述第一节点、所述第二节点及第三节点电连接，且被配置为，在所述第一节点的电压的控制下，将来自所述第二节点的电信号传输至所述第三节点。所述补偿电路，至少与所述扫描信号端、所述第一节点及所述第三节点电连接，且被配置为，在所述扫描信号的控制下，将来自所述第三节点的电信号传输至所述第一节点。所述第一电位维持电路，至少与所述扫描信号端、所述第三节点及所述第一复位电路电连接，且被配置为，在所述扫描信号的控制下，且在所述补偿电路将来自所述第三节点的电信号传输至所述第一节点的同时，将来自所述第三节点的电信号传输至所述第一复位电路，以在显示阶段维持所述第一节点的电位。
本发明的一些实施例所提供的像素电路，通过设置第一电位维持电路，并将第一电位维持电路与第一复位电路、扫描信号端及第三节点N3电连接，可以使得开关电路、补偿电路及第一电位维持电路同时在扫描信号的控制下导通，这样在开关电路和驱动电路将数据信号传输至第三节点后，在补偿电路将来自第三节点的电信号(例如数据信号)传输至第一节点的过程中，第一电位维持电路同步将来自第三节点的电信号(例如数据信号)传输至第一复位电路。这样可以减小第一复位电路中与第一电位维持电路连接的位置处的电位、及第一节点的电位之间的压差，使得第一复位电路中与第一电位维持电路连接的位置处的电位、与第一节点的电位相等或大致相等，避免第一节点的电位通过第一复位电路的漏电而出现降低，从而在显示阶段，可以提高第一节点的电位稳定性，避免影响驱动电路的工作，改善发光器件及显示基板的频闪现象。其次，本发明的上述设置方式，初始信号端提供的初始信号为直流低电平信号，这样可以避免新增电路控制单元，进而简化显示基板的结构，减小显示基板的边框尺寸，有利于实现显示基板的窄边框设计。此外，本发明中初始信号端提供的初始信号为直流低电平信号，有效的避免了采用脉冲型初始信号在传输至像素电路的过程中出现的损耗，有利于使得显示基板不同位置处的像素电路接收到的初始信号的电压基本一致，使得对不同位置处像素电路的复位效果基本一致，进而有利于降低不同像素电路所电连接的发光器件的发光亮度的差异，避免各发光器件的电流均匀性较差而影响显示基板的显示效果。
在一些实施例中，所述第一复位电路包括：第一晶体管，第二晶体管和第四节点；所述第一晶体管的控制极与所述第一复位信号端电连接，所述第一晶体管的第一极与所述初始信号端电连接，所述第一晶体管的第二极与所述第四节点电连接；所述第二晶体管的控制极与所述第一复位信号端电连接，所述第二晶体管的第一极与所述第四节点电连接，所述第二晶体管的第二极与第一节点电连接；所述第一电位维持电路包括：第三晶体管和第一存储电容器；所述第三晶体管的控制极与所述扫描信号端电连接，所述第三晶体管的第一极与所述第三节点电连接，所述第三晶体管的第二极与所述第四节点电连接；所述第一存储电容器的第一极板与所述第四节点电连接，所述第一存储电容器的第二极板与第一电压信号端电连接。
在一些实施例中，在所述显示阶段，所述第一节点的电位与所述第四节点的电位相同。
在一些实施例中，所述第一复位电路包括：第一双栅晶体管；所述第一双栅晶体管包括所述第一晶体管和所述第二晶体管。
在一些实施例中，所述第一双栅晶体管包括依次层叠的有源图案及栅极图案；所述有源图案包括依次连接的第一半导体部、导体部、第二半导体部，所述栅极图案包括相连接的第一栅极和第二栅极；所述第一半导体部和所述第一栅极部分正对设置，且所述第一栅极构成所述第一晶体管的控制极，所述第二半导体部和所述第二栅极部分正对设置，且所述第二栅极构成所述第二晶体管的控制极；所述第一存储电容器的第一极板位于所述第一栅极和所述第二栅极之间，且与所述导体部电连接。
在一些实施例中，所述像素电路还包括：第二电位维持电路；所述第二电位维持电路，与所述第一复位信号端、所述初始信号端及第五节点电连接，且被配置为，在所述第一复位信号的控制下，将所述初始信号端传输至所述第五节点；其中，所述第一复位电路与所述第五节点电连接，并通过所述第二电位维持电路与所述初始信号端电连接；所述第一电位维持电路与所述第五节点电连接，并通过所述第五节点与所述第一复位电路电连接。
在一些实施例中，所述第二电位维持电路包括：第四晶体管；所述第四晶体管的控制极与所述第一复位信号端电连接，所述第四晶体管的第一极与所述初始信号端电连接，所述第四晶体管的第二极与所述第五节点电连接。所述第一复位电路包括：复位晶体管。所述复位晶体管的控制极与所述第一复位信号端电连接，所述复位晶体管的第一极与所述第五节点电连接，所述复位晶体管的第二极与所述第一节点电连接。所述第一电位维持电路包括：第三晶体管和第一存储电容器。所述第三晶体管的控制极与所述扫描信号端电连接，所述第三晶体管的第一极与所述第三节点电连接，所述第三晶体管的第二极与所述第五节点电连接。所述第一存储电容器的第一极板与所述第五节点电连接，所述第一存储电容器的第二极板与第一电压信号端电连接。
在一些实施例中，在所述显示阶段，所述第一节点的电位与所述第五节点的电位相同。
在一些实施例中，所述第四晶体管为第二双栅晶体管。
在一些实施例中，所述像素电路还包括：发光控制电路；所述发光控制电路与使能信号端、第一电压信号端、所述第二节点、所述第三节点及第六节点电连接，且被配置为，在所述使能信号端提供的使能信号的控制下，将所述第一电压信号端提供的第一电压信号传输至所述第六节点。
在一些实施例中，所述发光控制电路包括：第五晶体管和第六晶体管；所述第五晶体管的控制极与所述使能信号端电连接，所述第五晶体管的第一极与所述第一电压信号端电连接，所述第五晶体管的第二极与所述第二节点电连接；所述第六晶体管的控制极与所述使能信号端电连接，所述第六晶体管的第一极与所述第三节点电连接，所述第六晶体管的第二极与所述第六节点电连接。
在一些实施例中，所述像素电路还包括：第二复位电路；所述第二复位电路与第二复位信号端、所述初始信号端及所述第六节点电连接，且被配置为，在所述第二复位信号端提供的第二复位信号的控制下，将所述初始信号传输至所述第六节点。
在一些实施例中，所述第二复位电路包括：第七晶体管；所述第七晶体管的控制极与所述第二复位信号端电连接，所述第七晶体管的第一极与所述初始信号端电连接，所述第七晶体管的第二极与所述第六节点电连接。
在一些实施例中，所述开关电路包括：第八晶体管；所述第八晶体管的控制极与所述扫描信号端电连接，所述第八晶体管的第一极与所述数据信号端电连接，所述第八晶体管的第二极与所述第二节点电连接。所述驱动电路包括：第九晶体管；所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第二节点电连接，所述第九晶体管的第二极与所述第三节点电连接。所述补偿电路包括：第十晶体管和第二存储电容器；所述第十晶体管的控制极与所述扫描信号端电连接，所述第十晶体管的第一极与所述第三节点电连接，所述第十晶体管的第二极与及所述第一节点电连接；所述第二存储电容器的第一极板与所述第一节点电连接，所述第二存储电容器的第二极板与第一电压信号端电连接。
本发明实施例还提供了像素电路的驱动方法，所述驱动方法应用于如上述实施例中任一项所述的像素电路。所述驱动方法包括第一阶段、第二阶段和显示阶段。在所述第一阶段中，响应于第一复位信号端提供的第一复位信号，第一复位电路将初始信号端提供的初始信号传输至第一节点。在所述第二阶段中，响应于扫描信号端提供的扫描信号，开关电路将数据信号端提供的数据信号传输至第二节点，驱动电路将来自所述第二节点的数据信号传输至第三节点，补偿电路将来自所述第三节点的数据信号传输至第一节点；电位维持电路将来自所述第三节点的数据信号传输至所述第一复位电路，以在显示阶段维持所述第一节点的电位。
本发明的一些实施例所提供的像素电路的驱动方法所能实现的有益效果，与上述一些实施例中提供的像素电路所能实现的有益效果相同，此处不再赘述。
在一些实施例中，在所述显示阶段中，响应于使能信号端提供的使能信号，发光控制电路将第一电压信号端提供的第一电压信号传输至第六节点。
本发明实施例还提供了一种显示基板，所述显示基板包括：如上述实施例中任一项所述的像素电路，以及与所述像素电路电连接的发光器件。
本发明的一些实施例所提供的显示基板所能实现的有益效果，与上述一些实施例中提供的像素电路所能实现的有益效果相同，此处不再赘述。
附图说明
为了更清楚地说明本发明中的技术方案，下面将对本发明一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本发明实施例所涉及的产品的实际尺寸等的限制。
图1a为一种实现方式中像素电路与发光器件的示意图；
图1b为一种实现方式中新增电路结构的示意图；
图1c为一种实现方式中像素电路的时序图；
图2为根据本发明一些实施例中一种显示基板的结构图；
图3a为根据本发明一些实施例中一种像素电路和发光器件的等效图；
图3b为根据本发明一些实施例中另一种像素电路和发光器件的等效图；
图3c为根据本发明一些实施例中又一种像素电路和发光器件的等效图；
图4为根据本发明一些实施例中又一种像素电路和发光器件的等效图；
图5为根据本发明一些实施例中又一种像素电路和发光器件的等效图；
图6a为根据本发明一些实施例像素电路中第一双栅晶体管的一些膜层的一种俯视图；
图6b为根据本发明一些实施例像素电路中第一双栅晶体管的一些膜层的另一种俯视图；
图7为根据本发明一些实施例中又一种像素电路和发光器件的等效图；
图8为根据本发明一些实施例中又一种像素电路和发光器件的等效图；
图9为根据图5所示像素电路的时序图；
图10a为根据图5所示像素电路在第一阶段的驱动示意图；
图10b为根据图5所示像素电路在第二阶段的驱动示意图；
图10c为根据图5所示像素电路在显示阶段的驱动示意图。
具体实施方式
下面将结合附图，对本发明一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本发明的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文中术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
在本发明的实施例提供的各电路结构(例如像素电路)中，所采用的晶体管可以为薄膜晶体管(Thin Film Transistor，简称TFT)、场效应晶体管(Metal OxideSemiconductor，简称MOS)或其他特性相同的开关器件，本发明的实施例中均以薄膜晶体管为例进行说明。
在本发明的实施例提供的电路结构中，所采用的各晶体管的第一极为源极和漏极中一者，各晶体管的第二极为源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本发明的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性地，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性地，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
本发明的实施例提供的电路结构中，第一节点、第二节点等节点并非表示实际存在的部件，而是表示电路图中相关耦接的汇合点，也就是说，这些节点是由电路图中相关耦接的汇合点等效而成的节点。
在本发明中，P型晶体管可以在低电平信号的控制下导通，N型晶体管可以在高电平信号的控制下导通。
在一种实现方式中，为提高续航时间、降低功耗，显示基板常采用低帧频驱动方式进行驱动。然而，在采用低帧频驱动的过程中，画面刷新频率较低，一帧画面的保持时间较长，进而在显示阶段，如图1a所示，显示基板的像素电路中控制驱动晶体管Q2导通状态的控制节点G的电位需要维持的时间较长。这样容易出现控制节点G通过第一复位晶体管Q1漏电的现象(如图1a中①所示方向)，进而使得由像素电路驱动的发光器件的发光亮度增大，使得显示基板出现频闪现象。
一种解决方案是，如图1b所示，设置第一初始信号端Vinit1输出的第一初始信号为脉冲信号。在复位阶段M1、数据写入及补偿阶段M2，第一初始信号的电平保持为低电平；在显示阶段M3，第一初始信号的电平由低电平跳变为高电平。这样在显示阶段M3，可以降低控制节点G与第一初始信号端Vinit1之间的压差，进而可以减小控制节点G的漏电流，减小发光器件的发光亮度的增大趋势，从而改善显示基板的频闪现象。
然而，上述解决方案需要新增控制电路单元来提供上述脉冲信号。如图1c所示，显示基板的边框设置有GOA_Unit(移位寄存器单元，例如GOA_Unit包括为扫描信号端Gate提供扫描信号的Gate_GOA，为使能信号端EM提供使能信号的EM_GOA，为复位信号端Reset提供复位信号的RST_GOA)。上述控制电路单元包括位于GOA_Unit的初始信号交流控制单元(EMS_GOA)、反相开关单元(Inverse Switch Unit)、双重初始信号转换单元(Dual VinitSwitch Unit)等，RST_GOA生成的复位信号及EMS_GOA生成的初始交流控制信号，可以与反相开关单元中的各晶体管及电压信号端(也即VGH和VGL)、与双重初始信号转换单元中的各晶体管及电压信号端(也即V1和V2)，相互配合来产生脉冲型的第一初始信号。
上述新增控制电路单元一般设置于显示基板的边框处。由于新的控制电路单元的引入，会导致显示基板的边框尺寸增大，这样不利于显示基板的窄边框设计。这样的问题在中小尺寸的显示基板产品上尤为突出。
其次，由于第一初始信号端Vinit1提供的第一初始信号需要对位于同行的多个像素电路的控制节点G进行复位。这样使得第一初始信号端Vinit1的负载较大，可能存在不能将驱动晶体管Q3的控制极及存储电容器Cst复位到预设电压(例如-3V)的风险。
此外，同行的多个像素电路中，不同像素电路与双重初始信号转换单元之间的间距不同。在采用新增控制电路单元将第一初始信号设置为脉冲信号后，由于传输第一初始信号的走线的长度较长，在第一初始信号的传输过程中，会由于上述走线的长度的不同而造成的电阻损耗不同，进而容易出现不同位置的像素电路实际所接收的第一初始信号的大小不同，影响不同位置处与像素电路电连接的发光器件的电流均匀性，从而影响显示基板的显示效果。
基于此，如图2所示，本发明的一些实施例提供了一种显示基板1000。
在一些示例中，上述显示基板1000可以应用于显示装置。例如，该显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字的还是图像的任何显示装置中。更明确地说，预期所述实施例的显示装置可实施应用在多种电子中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
在一些示例中，如图2所示，上述显示基板1000包括：像素电路100，以及与像素电路100电连接的发光器件200。
示例性的，上述像素电路100可以为多个，上述发光器件200也可以为多个。
在一些示例中，上述多个像素电路100和多个发光器件200可以一一对应地电连接。在另一些示例中，一个像素电路100可以与多个发光器件200电连接，或者，多个像素电路100可以与一个发光器件200电连接。
下面，本发明以一个像素电路100与一个发光器件200电连接为例，对显示基板1000的结构进行示意性说明。
示例性的，显示基板1000中，像素电路100可以生成驱动信号。各发光器件200可以在相应的像素电路100所生成的驱动信号的驱动作用下发出光，多个发光器件200发出的光相互配合，从而使得显示基板1000实现显示功能。
示例性的，上述发光器件200可以为OLED发光器件。
在一些实施例中，如图3a所示，像素电路100包括：第一复位电路10、开关电路20、驱动电路30、补偿电路40、第一电位维持电路50。
在一些示例中，如图3a所示，第一复位电路10与第一复位信号端RST1、初始信号端Vinit及第一节点N1电连接。第一复位电路10被配置为，在第一复位信号端RST1提供的第一复位信号的控制下，将初始信号端Vinit提供的初始信号传输至第一节点N1。
示例性的，初始信号端Vinit被配置为传输直流低电平信号。这里将该直流低电平信号称为初始信号，以下各实施例与此相同，不再赘述。
示例性的，在第一复位信号的电平为有效电平的情况下，第一复位电路10可以在第一复位信号的控制下导通，传输初始信号至第一节点N1，对第一节点N1进行复位。
在一些示例中，如图3a所示，开关电路20与扫描信号端Gate、数据信号端Data及第二节点N2电连接。开关电路20被配置为，在扫描信号端Gate提供的扫描信号的控制下，将数据信号端Data提供的数据信号传输至第二节点N2。
在一些示例中，如图3a所示，驱动电路30与第一节点N1、第二节点N2及第三节点N3电连接。驱动电路30被配置为，在第一节点N1的电压的控制下，将来自第二节点N2的电信号传输至第三节点N3。
在一些示例中，如图3a所示，补偿电路40，至少与扫描信号端Gate、第一节点N1及第三节点N3电连接。补偿电路40被配置为，在扫描信号的控制下，将来自第三节点N3的电信号传输至第一节点N1。
示例性的，在第一复位电路10将初始信号传输至第一节点N1后，驱动电路30可以在来自第一节点N1的初始信号的控制下导通。由于开关电路20和补偿电路40均与扫描信号端Gate电连接，因此，在扫描信号的电平为有效电平的情况下，开关电路20和补偿电路40可以在扫描信号的控制下同时导通，开关电路20可以接收并传输数据信号至第二节点N2，驱动电路30可以将来自第二节点N2的电信号(例如数据信号)传输至第三节点N3，补偿电路40可以将来自第三节点N3的电信号(例如数据信号)传输至第一节点N1，对驱动电路30进行补偿。
示例性的，如图3b及图3c所示，补偿电路40还可以与第一电压信号端Vdd电连接。
示例性的，第一电压信号端Vdd被配置为传输直流高电平信号。这里将该直流高电平信号称为第一电压信号，以下各实施例与此相同，不再赘述。
例如，在补偿电路40将来自第三节点N3的电信号(例如数据信号)传输至第一节点N1后，由于补偿电路40与第一电压信号端Vdd电连接，且第一电压信号为直流高电平信号，因此有利于保证第一节点N1的电位具有较高的稳定性。
在一些示例中，如图3a所示，第一电位维持电路50至少与扫描信号端Gate、第三节点N3及第一复位电路10电连接。第一电位维持电路50被配置为，在扫描信号的控制下，且在补偿电路40将来自第三节点N3的电信号传输至第一节点N1的同时，将来自第三节点N3的电信号传输至第一复位电路10，以在显示阶段维持第一节点N1的电位。
示例性的，在扫描信号的电平为有效电平的情况下，第一电位维持电路50可以在开关电路20和补偿电路40导通的情况下同时导通。在补偿电路40将来自第三节点N3的电信号(例如数据信号)传输至第一节点N1的过程中，第一电位维持电路50将来自第三节点N3的电信号(例如数据信号)传输至第一复位电路10，以在显示阶段维持第一节点N1的电位。
示例性的，如图3c所示，第一电位维持电路50还可以与第一电压信号端Vdd电连接。在第一电位维持电路50将来自第三节点N3的电信号传输至第一节点N1后，由于第一电位维持电路50与第一电压信号端Vdd电连接，因此，有利于保证第一节点N1的电位具有较高的稳定性。
本发明的一些实施例所提供的像素电路100，通过设置第一电位维持电路50，并将第一电位维持电路50与第一复位电路10、扫描信号端Gate及第三节点N3电连接，可以使得开关电路20、补偿电路40及第一电位维持电路50同时在扫描信号的控制下导通，这样在开关电路20和驱动电路30将数据信号传输至第三节点N3后，在补偿电路40将来自第三节点N3的电信号(例如数据信号)传输至第一节点N1的过程中，第一电位维持电路50同步将来自第三节点N3的电信号(例如数据信号)传输至第一复位电路10。
这样可以减小第一复位电路10中与第一电位维持电路50连接的位置处的电位、及第一节点N1的电位之间的压差，使得第一复位电路10中与第一电位维持电路50连接的位置处的电位、与第一节点N1的电位相等或大致相等，避免第一节点N1的电位通过第一复位电路10的漏电而出现降低，从而在显示阶段，可以提高第一节点N1的电位稳定性，避免影响驱动电路30的工作，改善发光器件200及显示基板1000的频闪现象。
其次，本发明的上述设置方式，初始信号端Vinit提供的初始信号为直流低电平信号，这样可以避免新增电路控制单元(如上文中提到的初始信号交流控制单元、反相开关单元、双重初始信号转换单元等)，进而简化显示基板1000的结构，减小显示基板1000的边框尺寸，有利于实现显示基板1000的窄边框设计。
此外，本发明中初始信号端Vinit提供的初始信号为直流低电平信号，有效的避免了采用脉冲型初始信号在传输至像素电路100的过程中出现的损耗，有利于使得显示基板1000不同位置处的像素电路100接收到的初始信号的电压基本一致，使得对不同位置处像素电路100的复位效果基本一致，进而有利于降低不同像素电路100所电连接的发光器件200的发光亮度的差异，避免各发光器件200的电流均匀性较差而影响显示基板1000的显示效果。
在一些实施例中，如图4所示，上述像素电路100还包括：发光控制电路60。
在一些示例中，发光控制电路60与使能信号端EM、第一电压信号端Vdd、第二节点N2、第三节点N3及第六节点N6电连接。发光控制电路60被配置为，在使能信号端EM提供的使能信号的控制下，将第一电压信号端Vdd提供的第一电压信号传输至第六节点N6。
示例性的，如图4所示，发光控制电路60包括：第一发光控制子电路61和第二发光控制子电路62。
例如，第一发光控制子电路61与第一电压信号端Vdd、使能信号端EM、第二节点N2电连接。第一发光控制子电路61被配置为，在使能信号的控制下，将第一电压信号传输至第二节点N2。第二发光控制子电路62与第六节点N6、使能信号端EM、第三节点N3电连接。第二发光控制子电路62被配置为，在使能信号的控制下，将来自第三节点N3的电信号(例如第一电压信号)传输至第六节点N6。
示例性的，第六节点N6与发光器件200的一端电连接，发光器件200的另一端与第二电压信号端Vss电连接。
采用上述设置方式，在使能信号的控制下，第一发光控制子电路61将第一电压信号传输至第二节点N2，驱动电路30将来自第二节点N2的电信号(例如第一电压信号)传输至第三节点N3，第二发光控制子电路62将来自第三节点N3的电信号(例如第一电压信号)传输至第六节点N6。由于第六节点N6与发光器件200电连接，这样便实现了像素电路100向发光器件200提供驱动信号。该第一电压信号可以与第二电压信号端Vss提供的第二电压信号相互配合，驱动发光器件200的正常发光。而第一电位维持电路50可以维持第一节点N1的电位，避免第一节点N1的电位在第一复位电路10发生漏电而降低，避免影响驱动电路30的工作，进而可以使得驱动电路30正常工作，驱动发光器件200正常发光，避免使得发光器件200的亮度出现上升趋势而导致显示基板1000出现频闪现象。
示例性的，像素电路100中第一复位电路10、开关电路20、驱动电路30、补偿电路40、第一电位维持电路50、发光控制电路60、第二复位电路70、第二电位维持电路80的结构有多种，可以根据实际需要进行设置，本发明对此不作限制。
在一些实施例中，如图5所示，第一复位电路10包括：第一晶体管T1、第二晶体管T2和第四节点N4。
在一些示例中，第一晶体管T1的控制极与第一复位信号端RST1电连接，第一晶体管T1的第一极与初始信号端Vinit电连接，第一晶体管T1的第二极与第四节点N4电连接。第二晶体管T2的控制极与第一复位信号端RST1电连接，第二晶体管T2的第一极与第四节点N4电连接，第二晶体管T2的第二极与第一节点N1电连接。
示例性的，在第一复位信号的电平为有效电平的情况下，第一晶体管T1和第二晶体管T2可以在第一复位信号的控制下同时导通。第一晶体管T1可以将初始信号传输至第四节点N4，第二晶体管T2可以将来自第四节点N4的初始信号传输至第一节点N1，实现对第一节点N1的复位。
需要说明的是，本申请中的“有效电平”指的是能够使得晶体管导通的电平。在晶体管为N型晶体管的情况下，“有效电平”则为高电平；在晶体管为P型晶体管的情况下，“有效电平”则为低电平。以下各实施例与此相同，不再赘述。
上述第一晶体管T1和第二晶体管T2的晶体管类型有多种，可以根据实际情况进行选择，本发明对此不作限制。
在一些示例中，第一晶体管T1和第二晶体管T2的晶体管类型可以相同，例如均为单栅型晶体管。此处的单栅晶体管指的是，该单栅晶体管的控制极仅具有一个栅极图案。
示例性的，第一晶体管T1和第二晶体管T2的结构可以相同。
采用上述设置，可以提高显示基板1000中各晶体管设置版图的规律性，降低显示基板1000的制作工艺难度，同时减小显示基板1000的厚度，有利于实现显示基板1000的轻薄化设计。
在另一些示例中，如图5所示，第一复位电路10包括：第一双栅晶体管T11。第一双栅晶体管包括第一晶体管T1和第二晶体管T2。也即，第一晶体管T1和第二晶体管T2构成双栅晶体管，两者分别为双栅晶体管的一部分。
第一复位电路10采用上述设置，可以节省第一复位电路10在显示基板1000中的占据空间，优化显示基板1000的空间设计。
示例性的，如图6a所示，第一双栅晶体管T11包括依次层叠的有源图案S11及栅极图案G11。有源图案S11包括依次连接的第一半导体部S111、导体部S112、第二半导体部S113，栅极图案G11包括相连接的第一栅极G111和第二栅极G112。
示例性的，第一半导体部S111和第一栅极G111部分正对设置，且第一栅极G111构成第一晶体管T1的控制极，第二半导体部S113和第二栅极G112部分正对设置，且第二栅极G112构成第二晶体管T2的控制极。
需要说明的是，第一半导体部S111和第一栅极G111部分正对设置，指的是，第一栅极G111在有源图案S11所在平面上的正投影与第一半导体部S111在有源图案S11所在平面上的正投影部分重合，第一栅极G111在有源图案S11所在平面上的正投影的边界与第一半导体部S111在有源图案S11所在平面上的正投影的边界部分相交叉。第二半导体部S113和第二栅极G112部分正对设置，指的是，第二栅极G112在有源图案S11所在平面上的正投影与第二半导体部S113在有源图案S11所在平面上的正投影部分重合，第二栅极G112在有源图案S11所在平面上的正投影的边界与第二半导体部S113在有源图案S11所在平面上的正投影的边界部分相交叉。
示例性的，栅极图案G11的设置方式，与有源图案S11的形状相对应。
例如，如图6a所示，在栅极图案S11呈“n”形的情况下，第一栅极G111和第二栅极G112可以沿同一方向(例如第二方向Y)延伸，且该延伸方向与有源图案S11中的第一半导体部S111、导体部S112和第二半导体部S113的排列方向相交。
采用上述设置方式，可以减小第一存储电容器Cst1、第一晶体管T1及第二晶体管T2在显示基板1000上占据的空间，优化显示基板1000上像素电路100中各晶体管的设计空间，降低工艺难度。
又如，如图6b所示，在有源图案S11呈折线状的情况下，第一栅极G111和第二栅极G112可以沿不同的方向延伸。可选地，第一栅极G111可以沿第二方向Y延伸，第二栅极G112可以沿第一方向X延伸。在第一栅极G111和第二栅极G112具有连接区域R，该连接区域R在有源图案S11所在平面上的正投影与导体部S112在有源图案S11所在平面上的正投影无交叠，该连接区域R的拐角与导体部S112的拐角相对。
示例性的，如图6a及图6b所示，第一存储电容器Cst1的第一极板Cst11位于第一栅极G111和第二栅极G112之间，且与导体部S112电连接。其中，第一存储电容器Cst1的第一极板Cst11与导体部S112电连接的位置，可以等效为第四节点N4。
在一些示例中，如图5所示，开关电路20包括：第八晶体管T8。
示例性的，第八晶体管T8的控制极与扫描信号端Gate电连接，第八晶体管T8的第一极与数据信号端Data电连接，第八晶体管T8的第二极与所述第二节点N2电连接。
例如，在扫描信号的电平为有效电平的情况下，第八晶体管T8可以在扫描信号的控制下导通，将数据信号端Data提供的数据信号传输至第二节点N2。
在一些示例中，如图5所示，驱动电路30包括：第九晶体管T9。
示例性的，第九晶体管T9的控制极与第一节点N1电连接，第九晶体管T9的第一极与第二节点N2电连接，第九晶体管T9的第二极与第三节点N3电连接。
例如，在第一节点N1的电压为有效电平的情况下，第九晶体管T9可以在第一节点N1的电压的控制下导通，将来自第二节点N2的电信号(例如数据信号)传输至第三节点N3。
在一些示例中，如图5所示，补偿电路40包括：第十晶体管T10及第二存储电容器Cst2。
示例性的，第十晶体管T10的控制极与扫描信号端Gate电连接，第十晶体管T10的第一极与第三节点N3电连接，第十晶体管T10的第二极与第一节点N1电连接。
例如，在扫描信号的电平为有效电平的情况下，第十晶体管T10可以在扫描信号的控制下导通，将来自第三节点N3的电信号(例如数据信号)传输至第一节点N1。
示例性的，第二存储电容器Cst2的第一极板与第一节点N1电连接，第二存储电容器Cst2的第二极板与第一电压信号端Vdd电连接。
由此，在第十晶体管T10将上述数据信号传输至第一节点N1的过程中，还会对第二存储电容器Cst2进行充电。在第十晶体管T10关断后，第二存储电容器Cst2可以放电至第一节点N1，保证第一节点N1的电位稳定性，改善显示基板100的频闪现象。
在一些示例中，如图5所示，第一电位维持电路50包括：第三晶体管T3和第一存储电容器Cst1。
示例性的，第三晶体管T3的控制极与扫描信号端Gate电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第四节点N4电连接。
例如，在扫描信号的电平为有效电平的情况下，第三晶体管T3可以在扫描信号的控制下导通，将来自第三节点N3的电信号(例如数据信号)传输至第四节点N4。
示例性的，第一存储电容器Cst1的第一极板与第四节点N4电连接，第一存储电容器Cst1的第二极板与第一电压信号端Vdd电连接。
例如，在第三晶体管T3将上述数据信号传输至第四节点N4的过程中，还会对第一存储电容器Cst1进行充电。在第三晶体管T3关断后，第一存储电容器Cst1可以放电至第四节点N4，维持第四节点N4的电位稳定。
可以理解的是，基于第一电位维持电路50的第三晶体管T3与补偿电路40的第十晶体管T10的电连接关系，两者可以同时导通，在第十晶体管T10将数据信号传输至第一节点N1的过程中，第三晶体管T3也会将数据信号传输至第四节点N4，这样可以使得第四节点N4与第一节点N1之间的电位差较小甚至为零，进而可以避免第一节点N1通过第二晶体管T2发生漏电而降低电位，进而避免影响发光器件200的发光，可以有效改善显示基板1000的频闪现象。
示例性的，在显示阶段，第一节点N1的电位与第四节点N4的电位相同。也即，第四节点N4与第一节点N1之间的电位差为零。
这样可以在显示阶段，有效避免第一节点N1通过第二晶体管T2发生漏电而降低电位，进而有效避免影响发光器件200的发光，可以有效改善显示基板1000的频闪现象。
在一些示例中，如图5所示，发光控制电路60包括：第五晶体管T5及第六晶体管T6。
示例性的，第一发光控制电路61可以包括第五晶体管T5，第二发光控制电路62可以包括第六晶体管T6。
示例性的，第五晶体管T5的控制极与使能信号端EM电连接，第五晶体管T5的第一极与第一电压信号端Vdd电连接，第五晶体管T5的第二极与第二节点N2电连接。
例如，在使能信号的电平为有效电平的情况下，第五晶体管T5可以在使能信号的控制下导通，将第一电压信号端Vdd提供的第一电压信号传输至第二节点N2。
示例性的，第六晶体管T6的控制极与使能信号端EM电连接，第六晶体管T6的第一极与第三节点N3电连接，第六晶体管T6的第二极与第六节点N6电连接。
例如，在使能信号的电平为有效电平的情况下，第六晶体管T6可以在使能信号的控制下导通，将来自第三节点N3的电信号(例如第一电压信号)传输至第六节点N6。
可以理解的是，在数据写入及补偿阶段，第十晶体管T10将数据信号传输至第一节点N1，同时，第三晶体管T3也会将数据信号传输至第四节点N4。在显示阶段，第五晶体管T5和第六晶体管T6在使能信号的控制下同时导通，第一电压信号依次经第五晶体管T5、第九晶体管T9及第六晶体管T6传输至第六节点N6。由于第四节点N4与第一节点N1之间的电位差较小甚至为零，以避免第一节点N1通过第二晶体管T2发生漏电，这样可以维持第一节点N1的电位，进而确保第九晶体管T9的导通状态的准确性，确保传输至第六节点N6的电信号的准确性，有效改善显示基板1000的频闪现象。
在一些实施例中，如图4、图5、图7和图8所示，上述像素电路100还包括：第二复位电路70。
在一些示例中，第二复位电路70与第二复位信号端RST2、初始信号端Vinit及第六节点N6电连接。第二复位电路70被配置为，在第二复位信号端RST2提供的第二复位信号的控制下，将初始信号传输至第六节点N6。
示例性的，在第二复位信号的电平为有效电平的情况下，第二复位电路70可以导通，接收并传输初始信号至第六节点N6，对第六节点N6(即发光器件200的阳极)进行复位。
示例性的，第二复位电路70对第六节点N6的复位过程，可以与第一复位电路10对第一节点N1的复位过程同步进行。或者，第二复位电路70对第六节点N6的复位过程，可以与开关电路20、驱动电路30及补偿电路40对第一节点N1的信号写入过程同步进行。
可选地，第二复位信号端RST2可以与扫描信号端Gate电连接，即扫描信号端Gate可以复用为第二复位信号端RST2。这样可以在开关电路20、驱动电路30及补偿电路40对第一节点进行信号写入的过程中，同步对第六节点N6进行复位，有利于降低像素电路100的复杂程度，降低像素电路100的制作工艺难度。
在一些示例中，如图5和图8所示，第二复位电路70包括：第七晶体管T7。
示例性的，第七晶体管T7的控制极与第二复位信号端RST2电连接，第七晶体管T7的第一极与初始信号端Vinit电连接，第七晶体管T7的第二极与第六节点N6电连接。
例如，在第二复位信号的电平为有效电平的情况下，第七晶体管T7可以在第二复位信号的控制下导通，接收并传输初始信号至第六节点N6，对发光器件200的阳极进行复位。
在一些实施例中，如图7和图8所示，像素电路100还包括：第二电位维持电路80。
在一些示例中，第二电位维持电路80与第一复位信号端RST1、初始信号端Vinit及第五节点N5电连接。第二电位维持电路80被配置为，在第一复位信号的控制下，将初始信号传输至第五节点N5。其中，第一复位电路10与第五节点N5电连接，并通过第二电位维持电路80与初始信号端Vinit电连接。
也即，在本实施例中，第一复位电路10和初始信号端Vdd之间可以间接电连接。
示例性的，由于第一复位电路10和第二电位维持电路80均与第一复位信号端RST1电连接，因此，第一复位电路10和第二电位维持电路80可以在第一复位信号的控制下同步导通，第二电位维持电路80接收并传输初始信号至第五节点N5，第一复位电路10将来自第五节点N5的初始信号传输至第一节点N1，对第一节点N1进行复位。
在一些示例中，第一电位维持电路50与第五节点N5电连接，并通过第五节点N5与第一复位电路10电连接。
示例性的，在补偿电路40将来自第三节点N3的数据信号传输至第一节点N1的过程中，第一电位维持电路50可以将来自第三节点N3的数据信号传输至第五节点N5，以减小甚至消除第一节点N1和第五节点N5之间的电位差，防止第一节点N1从第一复位电路10漏电，从而使得第一节点N1的电位更加稳定，进而可以有效的避免发光器件200的发光亮度上升，从而改善显示基板1000的频闪现象。
在一些示例中，如图8所示，第二电位维持电路80包括：第四晶体管T4。
示例性的，第四晶体管T4的控制极与第一复位信号端RST1电连接，第四晶体管T4的第一极与初始信号端Vinit电连接，第四晶体管T4的第二极与第五节点N5电连接。
例如，在第一复位信号的电平为有效电平的情况下，第四晶体管T4可以在第一复位信号的控制下导通，将初始信号传输至第五节点N5，对第五节点进行复位。
在一些示例中，如图8所示，第一复位电路10包括：复位晶体管T12。
示例性的，复位晶体管T12的控制极与第一复位信号端RST1电连接，复位晶体管T12的第一极与第五节点N5电连接，复位晶体管T12的第二极与第一节点N1电连接。
例如，在第一复位信号的电平为有效电平的情况下，复位晶体管T12可以在第一复位信号的控制下导通，将来自第五节点N5的电信号(例如初始信号)传输至第一节点N1，对第一节点N1进行复位。
在一些示例中，如图8所示，第一电位维持电路50包括：第三晶体管T3和第一存储电容器Cst1。
示例性的，第三晶体管T3的控制极与扫描信号端Gate电连接，第三晶体管T3的第一极与第三节点N3电连接，第三晶体管T3的第二极与第五节点N5电连接。第一存储电容器Cst1的第一极板与第五节点N5电连接，第一存储电容器Cst1的第二极板与第一电压信号端Vdd电连接。
可以理解的是，本示例中第三晶体管T3和第一存储电容器Cst1的工作过程，与上述一些示例中第三晶体管T3和第一存储电容器Cst1的工作过程，可以相同，此处不再赘述。
示例性的，在显示阶段，第一节点N1的电位与第五节点N5的电位相同。
可以理解的是，基于第一电位维持电路50的第三晶体管T3与补偿电路40的第十晶体管T10的电连接关系，两者可以同时导通，在第十晶体管T10将数据信号传输至第一节点N1的过程中，第三晶体管T3也会将数据信号传输至第五节点N5，这样可以使得第五节点N5与第一节点N1之间的电位差为零，进而可以避免第一节点N1通过第二晶体管T2发生漏电而降低电位，进而避免影响发光器件200的发光，可以有效改善显示基板1000的频闪现象。
需要说明的是，上述第四晶体管T4的结构包括多种，可以根据实际需要选择设置。
在一些示例中，第四晶体管T4为第二双栅晶体管。
第二双栅晶体管的结构有多种，可以根据需要进行设置，本发明对此不作限制。
例如，第二双栅晶体管的结构可以与上述第一双栅晶体管的结构相同，此处不再赘述。
通过将第四晶体管T4设置为第二双栅晶体管，可以降低第五节点N5从第四晶体管T4漏电的风险，保证复位晶体管T12的源漏极之间的电压差(也即第一节点N1和第五节点N5之间的电压差)较小甚至为零，进而可以改善发光器件200及显示基板1000的频闪现象。
示例性的，在本示例中，复位晶体管T12的结构可以与第一双栅晶体管T11的结构相同，此处不再赘述。
本发明的一些实施例还提供了一种像素电路的驱动方法，该驱动方法应用于上述任一实施例中的像素电路100。
在一些示例中，上述驱动方法包括第一阶段P1和第二阶段P2。
示例性的，在第一阶段P1中，响应于第一复位信号端RST1提供的第一复位信号，第一复位电路10将初始信号端Vinit提供的初始信号传输至第一节点N1。
例如，第一阶段P1可以包括：复位阶段。
例如，如图4所示，在第一阶段P1中，第一复位电路10将初始信号端Vinit提供的初始信号传输至第一节点N1，完成对第一节点N1的复位，为下一阶段的做好准备。
又如，如图7所示，在像素电路100包括第二电位维持电路80的情况下，在第一阶段P1中，响应于第一复位信号端RST1提供的第一复位信号，第二电位维持电路80将初始信号端Vinit提供的初始信号传输至第五节点N5，第一复位电路10将第五节点N5的电信号传输至第一节点N1，完成对第一节点N1的复位，为下一阶段的做好准备。
示例性的，在第二阶段P2中，响应于扫描信号端Gate提供的扫描信号，开关电路20将数据信号端Data提供的数据信号传输至第二节点N2，驱动电路30将来自第二节点N2的数据信号传输至第三节点N3，补偿电路40将来自第三节点N3的数据信号传输至第一节点N1；第一电位维持电路50将来自第三节点N3的数据信号传输至第一复位电路10，维持第一节点N1的电位。
例如，第二阶段P2可以包括：数据写入及补偿阶段。
例如，如图4所示，在第二阶段P2中，在扫描信号端Gate提供的扫描信号的控制下，数据信号端Data提供的数据信号依次传输至第二节点N2、第三节点N3、第一节点N1。第一维持电路50将第三节点N3的数据信号传输至第一复位电路10，进而维持第一节点N1的电位保持稳定。在扫描信号端Gate复用为第二复位信号端RST2的情况下，在扫描信号端Gate提供的扫描信号的作用下，第二复位电路70将初始信号端Vinit提供的初始信号传输至第六节点N6，对第六节点N6进行复位，为发光器件200的发光做好准备。
在一些实施例中，上述驱动方法还包括显示阶段P3。
示例性的，在显示阶段P3中，响应于使能信号端EM提供的使能信号，发光控制电路60将第一电压信号端Vdd提供的第一电压信号传输至第六节点N6。
例如，如图7所示，在使能信号端EM提供的使能信号的控制下，第一发光控制电路61将第一电压信号传输至第二节点N2，驱动电路30将第二节点N2的电信号传输至第三节点N3，第二发光控制电路62将第三节点N3的电信号传输至第六节点N6。第六节点N6与发光器件200电连接。在第六节点N6提供的电信号及第二电压信号端Vss提供的第二电压的作用下，发光器件200发出光。
下面以本发明实施例中图5所示的像素电路结构、图9所示的时序图为例，对像素电路100的驱动方法进行示例性说明。
示例性的，图5所示的像素电路100中各晶体管均为P型晶体管。P型晶体管可以在低电平信号的控制下导通。
示例性的，如图9所示，在第一阶段P1，第一复位信号端RST1提供的第一复位信号的电平为低电平，例如该第一复位信号的电压为-7V。扫描信号端Gate提供的扫描信号的电平为高电平，例如该扫描信号的电压为7V。使能信号端EM提供的使能信号的电平为高电平，例如该使能信号的电压为7V。初始信号端Vinit提供的初始信号为直流低电平信号，例如该初始信号的电压为3V。
示例性的，如图10a所示，在第一阶段P1，第一电位维持电路50中的第三晶体管T3、开关电路20中的第八晶体管T8、补偿电路40中的第十晶体管T10、发光控制电路60中的第五晶体管T5及第六晶体管T6、第二复位电路70中的第七晶体管T7关闭。
第一复位电路10中的第一晶体管T1导通，将初始信号传输至第四节点N4。第一复位电路10中的第二晶体管T2导通，将第四节点N4的电信号例如初始信号传输至第一节点N1，此时第一节点N1的电位为-3V。第一节点N1与第二存储电容器Cst2的第一极板电连接，第四节点N4与第一存储电容器Cst1的第一极板电连接。第一存储电容器Cst1的第一极板和第二存储电容器Cst2的第一极板均稳定为-3V，第一存储电容器Cst1的第二极板和第二存储电容器Cst2的第二极板均与第一电压信号端Vdd电连接，第一存储电容器Cst1的第一极板可以对第四节点N4放电，以维持第四节点N4的电信号的稳定性，第二存储电容器Cst2的第一极板可以对第一节点N1放电，以维持第一节点N1的电信号的稳定性，第二晶体管T2的源漏极之间即第一节点N1和第四节点N4之间的电位差较小或为零，进而可以避免第一节点N1从第二晶体管T2漏电，保证驱动电路30的第十晶体管T10的正常导通，减缓或改善发光器件200及显示基板1000的频闪现象。此时，完成第一节点N1、第一储电容器Cst1的第一极板、第二储电容器Cst2的第一极板的复位，为下一阶段做好准备。
示例性的，如图9所示，在第二阶段P2，第一复位信号端RST1提供的第一复位信号的电平为高电平，例如该第一复位信号的电压为7V。扫描信号端Gate提供的扫描信号的电平为低电平，例如该扫描信号的电压为-7V。使能信号端EM提供的使能信号的电平为高电平，例如该使能信号的电压为7V。初始信号端Vinit提供的初始信号为直流低电平信号，例如该初始信号的电压为3V。
示例性的，如图10b所示，在第二阶段P2，第一复位电路10中的第一晶体管T1及第二晶体管T2、发光控制电路60中的第五晶体管T5及第六晶体管T6关闭。开关电路20中的第八晶体管T8导通，将数据信号端Data提供的数据信号写入第二节点N2，第二节点N2的数据信号经过驱动电路30中的第九晶体管T9写入第三节点N3，第三节点N3的数据信号经过补偿电路40中的第十晶体管T10对第一节点N1进行补偿，第一节点N1的电位由-3V逐渐上升至Vdata+Vth。其中，Vdata为数据信号端Data提供的数据信号的电压值，Vth为驱动电路30中的第九晶体管T9的阈值电压。第一节点N1的电位由-3V逐渐上升至Vdata+Vth后，驱动电路30中的第九晶体管T9关闭，第一节点N1、第一储电容器Cst1的第一极板及第二储电容器Cst2的第一极板完成充电过程。第二复位电路70中的第七晶体管T7导通，将初始信号端Vinit提供的初始信号写入第六节点N6，完成第六节点N6的复位。
示例性的，如图9所示，在显示阶段P3，第一复位信号端RST1提供的第一复位信号的电平为高电平，例如该第一复位信号的电压为7V。扫描信号端Gate提供的扫描信号的电平为高电平，例如该扫描信号的电压为7V。使能信号端EM提供的使能信号的电平为低电平，例如该使能信号的电压为-7V。初始信号端Vinit提供的初始信号为直流低电平信号，例如该初始信号的电压为3V。
示例性的，如图10c所示，在显示阶段P3，第一复位电路10中的第一晶体管T1及第二晶体管T2、第一电位维持电路50中的第三晶体管T3、补偿电路40中的第十晶体管T10、开关电路20中的第八晶体管T8关闭。发光控制电路60中的第五晶体管T5及第六晶体管T6导通，第一电压信号端Vdd提供的第一电压信号写入第二节点N2，第二节点N2的第一电压信号通过驱动电路30中的第九晶体管T9写入第三节点N3，第三节点N3的第一电压信号通过发光控制电路60中的第六晶体管T6写入第六节点N6，发光器件200在第六节点N6的第一电压信号及第二电压信号端Vss提供的第二电压信号的作用下发光。此时，由于第一储电容器Cst1的第一极板及第二储电容器Cst2的第一极板在第二阶段P2均写入Vdata+Vth的电压，因此在显示阶段，第一储电容器Cst1的第一极板可以对第四节点N4放电，第二储电容器Cst2的第一极板可以对第一节点N1放电，维持第四节点N4和第一节点N1之间的电位差较小甚至为零，进而使得第一复位电路10中的第一晶体管T1的源漏极之间的压差较小甚至为零，可以有效的避免第一节点N1的电位由于第一复位电路10中的第一晶体管T1的漏电而降低，进一步可以避免驱动电路30中的第九晶体管T9的导通情况受到影响，避免影响由第六节点N6提供给发光器件200的第一电压信号，进而避免发光器件200的亮度逐渐提高而产生的频闪现象。
本发明的一些实施例所提供的显示基板所能实现的有益效果，与上述一些实施例中所提供的像素电路所能实现的有益效果相同，此处不再赘述。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种像素电路，其特征在于，所述像素电路包括：
第一复位电路，与第一复位信号端、初始信号端及第一节点电连接，且被配置为，在所述第一复位信号端提供的第一复位信号的控制下，将所述初始信号端提供的初始信号传输至所述第一节点；所述第一复位电路包括第四节点；
开关电路，与扫描信号端、数据信号端及第二节点电连接，且被配置为，在所述扫描信号端提供的扫描信号的控制下，将所述数据信号端提供的数据信号传输至所述第二节点；
驱动电路，与所述第一节点、所述第二节点及第三节点电连接，且被配置为，在所述第一节点的电压的控制下，将来自所述第二节点的电信号传输至所述第三节点；
补偿电路，至少与所述扫描信号端、所述第一节点及所述第三节点电连接，且被配置为，在所述扫描信号的控制下，将来自所述第三节点的电信号传输至所述第一节点；以及，
第一电位维持电路，至少与所述扫描信号端、所述第三节点及所述第一复位电路电连接，且被配置为，在所述扫描信号的控制下，且在所述补偿电路将来自所述第三节点的电信号传输至所述第一节点的同时，将来自所述第三节点的电信号传输至所述第一复位电路，以在显示阶段维持所述第一节点的电位；
其中，所述第一电位维持电路包括：第三晶体管和第一存储电容器；
所述第三晶体管的控制极与所述扫描信号端电连接，所述第三晶体管的第一极与所述第三节点电连接，所述第三晶体管的第二极与所述第四节点电连接；
所述第一存储电容器的第一极板与所述第四节点电连接，所述第一存储电容器的第二极板与第一电压信号端电连接。
2.根据权利要求1所述的像素电路，其特征在于，所述第一复位电路还包括：第一晶体管和第二晶体管；
所述第一晶体管的控制极与所述第一复位信号端电连接，所述第一晶体管的第一极与所述初始信号端电连接，所述第一晶体管的第二极与所述第四节点电连接；
所述第二晶体管的控制极与所述第一复位信号端电连接，所述第二晶体管的第一极与所述第四节点电连接，所述第二晶体管的第二极与所述第一节点电连接。
3.根据权利要求1所述的像素电路，其特征在于，在所述显示阶段，所述第一节点的电位与所述第四节点的电位相同。
4.根据权利要求2所述的像素电路，其特征在于，所述第一复位电路包括：第一双栅晶体管；
所述第一双栅晶体管包括所述第一晶体管和所述第二晶体管。
5.根据权利要求4所述的像素电路，其特征在于，所述第一双栅晶体管包括依次层叠的有源图案及栅极图案；所述有源图案包括依次连接的第一半导体部、导体部、第二半导体部，所述栅极图案包括相连接的第一栅极和第二栅极；
所述第一半导体部和所述第一栅极部分正对设置，且所述第一栅极构成所述第一晶体管的控制极，所述第二半导体部和所述第二栅极部分正对设置，且所述第二栅极构成所述第二晶体管的控制极；
所述第一存储电容器的第一极板位于所述第一栅极和所述第二栅极之间，且与所述导体部电连接。
6.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第二电位维持电路；
所述第二电位维持电路，与所述第一复位信号端、所述初始信号端及第五节点电连接，且被配置为，在所述第一复位信号的控制下，将所述初始信号传输至所述第五节点；
其中，所述第一复位电路与所述第五节点电连接，并通过所述第二电位维持电路与所述初始信号端电连接；
所述第一电位维持电路与所述第五节点电连接，并通过所述第五节点与所述第一复位电路电连接。
7.根据权利要求6所述的像素电路，其特征在于，所述第二电位维持电路包括：第四晶体管；
所述第四晶体管的控制极与所述第一复位信号端电连接，所述第四晶体管的第一极与所述初始信号端电连接，所述第四晶体管的第二极与所述第五节点电连接；
所述第一复位电路包括：复位晶体管；
所述复位晶体管的控制极与所述第一复位信号端电连接，所述复位晶体管的第一极与所述第五节点电连接，所述复位晶体管的第二极与所述第一节点电连接；
所述第一电位维持电路包括：第三晶体管和第一存储电容器；
所述第三晶体管的控制极与所述扫描信号端电连接，所述第三晶体管的第一极与所述第三节点电连接，所述第三晶体管的第二极与所述第五节点电连接；
所述第一存储电容器的第一极板与所述第五节点电连接，所述第一存储电容器的第二极板与第一电压信号端电连接。
8.根据权利要求7所述的像素电路，其特征在于，在所述显示阶段，所述第一节点的电位与所述第五节点的电位相同。
9.根据权利要求7所述的像素电路，其特征在于，所述第四晶体管为第二双栅晶体管。
10.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：发光控制电路；
所述发光控制电路，与使能信号端、第一电压信号端、所述第二节点、所述第三节点及第六节点电连接，且被配置为，在所述使能信号端提供的使能信号的控制下，将所述第一电压信号端提供的第一电压信号传输至所述第六节点。
11.根据权利要求10所述的像素电路，其特征在于，所述发光控制电路包括：第五晶体管和第六晶体管；
所述第五晶体管的控制极与所述使能信号端电连接，所述第五晶体管的第一极与所述第一电压信号端电连接，所述第五晶体管的第二极与所述第二节点电连接；
所述第六晶体管的控制极与所述使能信号端电连接，所述第六晶体管的第一极与所述第三节点电连接，所述第六晶体管的第二极与所述第六节点电连接。
12.根据权利要求10所述的像素电路，其特征在于，所述像素电路还包括：第二复位电路；
所述第二复位电路与第二复位信号端、所述初始信号端及所述第六节点电连接，且被配置为，在所述第二复位信号端提供的第二复位信号的控制下，将所述初始信号传输至所述第六节点。
13.根据权利要求12所述的像素电路，其特征在于，所述第二复位电路包括：第七晶体管；
所述第七晶体管的控制极与所述第二复位信号端电连接，所述第七晶体管的第一极与所述初始信号端电连接，所述第七晶体管的第二极与所述第六节点电连接。
14.根据权利要求1～13中任一项所述的像素电路，其特征在于，
所述开关电路包括：第八晶体管；
所述第八晶体管的控制极与所述扫描信号端电连接，所述第八晶体管的第一极与所述数据信号端电连接，所述第八晶体管的第二极与所述第二节点电连接；
所述驱动电路包括：第九晶体管；
所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第二节点电连接，所述第九晶体管的第二极与所述第三节点电连接；
所述补偿电路包括：第十晶体管和第二存储电容器；
所述第十晶体管的控制极与所述扫描信号端电连接，所述第十晶体管的第一极与所述第三节点电连接，所述第十晶体管的第二极与及所述第一节点电连接；
所述第二存储电容器的第一极板与所述第一节点电连接，所述第二存储电容器的第二极板与第一电压信号端电连接。
15.一种像素电路的驱动方法，其特征在于，所述驱动方法应用于如权利要求1～14中任一项所述的像素电路；所述驱动方法包括第一阶段、第二阶段和显示阶段；
在所述第一阶段中，响应于第一复位信号端提供的第一复位信号，第一复位电路将初始信号端提供的初始信号传输至第一节点；
在所述第二阶段中，响应于扫描信号端提供的扫描信号，开关电路将数据信号端提供的数据信号传输至第二节点，驱动电路将来自所述第二节点的数据信号传输至第三节点，补偿电路将来自所述第三节点的数据信号传输至第一节点；第一电位维持电路将来自所述第三节点的数据信号传输至所述第一复位电路，以在所述显示阶段维持所述第一节点的电位。
16.根据权利要求15所述的驱动方法，其特征在于，
在所述显示阶段中，响应于使能信号端提供的使能信号，发光控制电路将第一电压信号端提供的第一电压信号传输至第六节点。
17.一种显示基板，其特征在于，所述显示基板包括：如上述权利要求1～14中任一项所述的像素电路，以及与所述像素电路电连接的发光器件。
CN202210191751.0A 2022-02-28 2022-02-28 像素电路及其驱动方法、显示基板 Active CN114446241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210191751.0A CN114446241B (zh) 2022-02-28 2022-02-28 像素电路及其驱动方法、显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210191751.0A CN114446241B (zh) 2022-02-28 2022-02-28 像素电路及其驱动方法、显示基板

Publications (2)

Publication Number Publication Date
CN114446241A CN114446241A (zh) 2022-05-06
CN114446241B true CN114446241B (zh) 2023-07-21

Family

ID=81373209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210191751.0A Active CN114446241B (zh) 2022-02-28 2022-02-28 像素电路及其驱动方法、显示基板

Country Status (1)

Country Link
CN (1) CN114446241B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN113096604A (zh) * 2021-04-01 2021-07-09 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN113870789A (zh) * 2021-10-27 2021-12-31 成都京东方光电科技有限公司 一种像素驱动电路、其驱动方法及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251927B1 (ko) * 2015-02-13 2021-05-17 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN210039591U (zh) * 2019-04-30 2020-02-07 上海和辉光电有限公司 像素电路及显示器
KR20210124599A (ko) * 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR102673238B1 (ko) * 2020-06-26 2024-06-11 삼성디스플레이 주식회사 화소 및 표시 장치
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
WO2022222134A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN113707089B (zh) * 2021-09-02 2023-06-23 合肥维信诺科技有限公司 一种像素驱动电路、显示面板及显示装置
CN114038419A (zh) * 2021-11-29 2022-02-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176213A (zh) * 2018-06-08 2019-08-27 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN113096604A (zh) * 2021-04-01 2021-07-09 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN113870789A (zh) * 2021-10-27 2021-12-31 成都京东方光电科技有限公司 一种像素驱动电路、其驱动方法及显示装置

Also Published As

Publication number Publication date
CN114446241A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN111048041B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN107610652B (zh) 像素电路、其驱动方法、显示面板及显示装置
CN114093326B (zh) 一种像素电路及其驱动方法
US10902781B2 (en) Pixel circuit, driving method, organic light emitting display panel, and display device
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN109712565B (zh) 一种像素电路、其驱动方法及电致发光显示面板
CN107452338B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
JP7025213B2 (ja) 電子回路及び駆動方法、表示パネル、並びに表示装置
US11222587B2 (en) Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
US10714002B2 (en) Pixel circuit and driving method thereof, display panel and display device
TWI417843B (zh) 對偶畫素單元及對偶驅動電路
US11355060B2 (en) Pixel circuit, method of driving pixel circuit, display panel and display device
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN111354308A (zh) 一种像素驱动电路、有机发光显示面板及显示装置
US11462168B2 (en) Pixel circuit and driving method thereof, light-emitting control circuit, display panel, and display device
US11398186B2 (en) Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
WO2021249127A1 (zh) 像素驱动电路及其驱动方法、显示面板及显示装置
US11244602B2 (en) Shift register and method for driving the same, light-emitting control circuit and display apparatus
CN112164375A (zh) 一种像素补偿电路及其驱动方法、显示装置
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板
CN113066439B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
US11798477B1 (en) Pixel circuit, display panel, and display apparatus
CN114446241B (zh) 像素电路及其驱动方法、显示基板
CN113870794B (zh) 像素电路及其驱动方法
CN114843288A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant