CN114424507A - 用于发送数据分组的方法和实现该方法的装置 - Google Patents

Abstract

提供了一种发送数据分组的方法，该方法包括：在多个连续时间循环中的当前发送循环期间，当前循环包括多个连续时间时段：获取一个或多个第一数据分组、一个或多个第一数据分组的各个第一元数据、以及与一个或多个第一数据分组相关的第一发送优先级，其中，一个或多个第一数据分组被存储在处理器的存储器中；基于第一发送优先级，将第一元数据添加到处理器的存储器中的第一等待队列中；在当前发送循环的为了发送与第一优先级相关联的数据分组保留的第一时段内，将第一元数据从第一等待队列传送到接口发送队列，其中，接口发送队列被包括在处理器和MAC控制器之间的数据通信接口中；通过基于接口发送队列中的第一元数据将一个或多个第一数据分组从存储器传送到MAC控制器中的发送队列，在传输介质上发送一个或多个第一数据分组。

Description

用于发送数据分组的方法和实现该方法的装置

本公开涉及分组数据网络中的分组通信领域，尤其涉及网络中的时间敏感分组的传递。

背景技术

时间敏感网络(Time-Sensitive Networking，TSN)是由IEEE 802.1工作组的时间敏感网络任务组开发的一组标准，其提供用于以太网中的数据的时间敏感或时间关键发送的方案。应用包括汽车或工业网络中的实时音频/视频流传输和时间关键控制信号(诸如，实时控制信号)。IEEE 802.1Qbv时间感知调度器可用于提供TSN帧的准时递送。

IEEE 802.1Qbv定义了一种按计划发送某些TSN以太网帧的方法，同时允许在TSN帧周围尽最大努力发送非-TSN以太网帧。由于所有网络节点都是同步的，因此支持IEEE802.1Qbv的设备可以非常快速地交付关键通信，并且交付时的抖动非常低。

然而，IEEE 802.1Qbv访问控制机制要求以太网发送器能够在精确时间以良好的精度(<200ns)发送一些以太网帧，以遵守IEEE 802.1Qbv中使用的时间片。那些发送是时间关键的以太网帧与标准以太网帧共存，标准以太网帧通过访问控制机制(诸如，由802.1Q引入的机制)发送。这种性能要求通常会导致开发特定以太网MAC控制器，即，具有为了TSN支持而开发的特定扩展的控制器。这严重限制了TSN的使用，不仅是出于成本原因，还因为TSN不能用于低成本的现成微控制器设备。

因此，需要提供一种用于发送数据分组的改进方法和实现该方法的网络节点，以解决本领域中的常规技术的至少一些上述缺陷和缺点。

发明内容

本公开的一个目的是提供一种用于发送数据分组的改进方法和实现该方法的装置。

本公开的另一目的是提供一种用于发送数据分组的改进方法和实现该方法的装置，以减轻计算机网络(特别是以太网网络)中的传统时间敏感数据传递方案的上述缺陷和缺点。

本公开的又一个目的是提供一种用于发送数据分组的改进方法和实现该方法的装置，以用于在指定时间以所需精度发送一些以太网帧，并且管理IEEE 802.1qbv标准中定义的不同时间片。

为了实现这些目的和其它优点并且根据本公开的目的，如本文具体实现和广泛描述的，在本公开的一个方面中，提出了一种用于发送数据分组的方法。所述方法包括：在多个连续时间循环中的当前发送循环期间，所述当前发送循环包括多个连续时段：获取一个或多个第一数据分组、所述一个或多个第一数据分组的各个第一元数据、以及与一个或多个第一数据分组相关联的第一发送优先级，其中，一个或多个第一数据分组被存储在处理器的存储器中；基于第一发送优先级，将第一元数据添加到处理器的存储器中的第一等待队列中；在当前发送循环的为了发送与第一优先级相关联的数据分组而保留的第一时段期间，将第一元数据从第一等待队列传送到接口发送队列，其中，接口发送队列被包括在处理器和MAC控制器之间的数据通信接口中；以及通过基于接口发送队列中的第一元数据将一个或多个第一数据分组从存储器发送到MAC控制器中的发送队列，在传输介质上发送一个或多个第一数据分组。

所提出的方法可以被有利地实现以与嵌入标准MAC以太网控制器的任何设备一起操作，例如使用IEEE 802.1Qbv调度器来用于对以太网帧的时间敏感递送。事实上，所提出的方法可以使用特别为了嵌入式应用程序设计的实时操作***在软件中实现。此外，所提出的方法可以有利地实现以与嵌入标准MAC以太网控制器的小型微控制器设备一起操作，该标准MAC以太网控制器广泛用于汽车或工业网络中。

在一个或更多个实施方式中，所提出的方法还可以包括：获取第二数据分组、第二数据分组的第二元数据、以及与第二数据分组相关联的第二发送优先级，其中，第二数据分组被存储在处理器的存储器中；基于第二发送优先级，将第二元数据添加到处理器的存储器中的第二等待队列中；在第一时段期间，在专用于发送具有第一优先级的数据分组并且包括在第一时段内的第一优先级发送时隙之后，将第二元数据从第二等待队列发送到接口发送队列；并且在当前发送循环的第一时段之后的第二时段期间，通过基于接口发送队列中的第二元数据将第二数据分组从存储器发送到MAC控制器中的发送队列，在传输介质上发送第二数据分组数据。

在一个或更多个实施方式中，第一时段和第二时段在时间上是连续的，没有交叠。

在一个或更多个实施方式中，所提出的方法还可以包括获取第二数据分组、第二数据分组的第二元数据、以及与第二数据分组相关联的第二发送优先级，其中，第二数据分组被存储在处理器的存储器中；如果在第一时段内没有获取到第二数据分组，则将第二元数据加入到接口发送队列；并且在当前发送循环的为了发送与第二优先级相关联的数据分组而保留的第二时段期间，通过基于接口发送队列中的第二元数据将第二数据分组从存储器传送到MAC控制器中的发送队列，在传输介质上发送第二分组数据。

在一个或更多个实施方式中，第一发送优先级用于数据分组的实时发送，并且第二发送优先级用于数据分组的非实时发送。

在一个或更多个实施方式中，所提出的方法可以进一步包括：从由处理器执行的一个或多个第一任务接收用于在传输介质上发送一个或多个第一数据分组的一个或多个请求，其中，每个请求包括第一发送优先级，或者一个或多个第一任务与第一发送优先级相关联。

在一个或更多个实施方式中，一个或多个第一数据分组由MAC控制器在包括在第一时段内的第一优先级发送时隙(专用于发送具有第一优先级的数据分组)期间被发送，该方法还包括：在第一发送禁用时段和/或第二发送禁用时段期间禁用在MAC控制器处的数据发送，其中，第一发送禁用时段发生在第一优先发送时隙之前的第一时段期间，并且第二发送禁用时段出现在第一优先级发送时隙之后的第一时段期间。

在一个或更多个实施方式中，当前发送循环包括紧挨在第一时段之前发生的时间保护时段，在所述时间保护时段期间，MAC控制器处的数据发送被禁用。

在一个或更多个实施方式中，在第一优先级发送时隙结束后的第一时段期间，将第二数据分组从第二等待队列传送到接口发送队列。

在一个或更多个实施方式中，将第一元数据从第一等待队列传送到接口发送队列，并且在第一预定时间之后在第一优先发送时隙开始之前的第一时段期间，基于接口发送队列中的第一元数据，将一个或多个第一数据分组从存储器传送到发送队列。

在一个或更多个实施方式中，所提出的方法可以进一步包括：在第二预定时间之后在第一优先级发送时隙开始之前的第一时段期间，允许通过MAC控制器在传输介质上发送一个或多个第一数据分组。

在一个或更多个实施方式中，所提出的方法可以进一步包括：在第一优先级发送时隙期间，未完成禁用在第一预定时间之后的第一时段期间接收具有第一发送优先级的数据分组并且同时由MAC控制器发送具有第一发送优先级的数据分组。

在一个或更多个实施方式中，所提出的方法还可以包括：基于确定同与第一发送优先级相关联的相应第一数据分组的累积大小对应的数据量可以在专用于发送具有第一优先级的数据分组并且包括在第一时段中的第一优先级发送时隙期间被发送，将第一元数据添加到第一等待队列。

在本公开的另一方面中，提出了一种装置，其包括处理器、能够操作地联接到处理器的存储器、以及在计算机网络中通信的网络接口，其中，该装置被配置为执行如在本公开中提出的用于发送数据分组的方法的一个或更多个实施方式。

在本公开的又一方面，提出了一种用可执行指令编码的非暂时性计算机可读介质，当执行该指令时，使包括与存储器可操作地联接的处理器的装置执行如在本公开中提出的用于发送数据分组的方法。

在本公开的又一方面，提出了一种计算机程序产品，其包括有形地实现在计算机可读介质中的计算机程序代码，所述计算机程序代码包括指令，以在指令被提供给计算机***并被执行时，使所述计算机执行在本公开中提出的用于发送数据分组的方法。在本公开的另一方面中，提出了一种数据集，该数据集例如通过压缩或编码来表示如本文中提出的计算机程序。

应当理解，本发明可以以多种方式实现和利用，包括但不限于作为处理、装置、***、设备、以及作为用于现在已知和以后开发的应用的方法。本文公开的***的这些和其它独特特征将通过以下描述和附图变得更加明显。

通过参考以下附图并结合所附说明书，本公开将被更好地理解并且其多个目的和优点对于本领域技术人员将变得更加明显。

附图说明

[图1]

图1示出了可以在本公开的一个或更多个实施方式中使用的IEEE 802.1Qbv时间感知调度器的两个连续时间循环的示例性序列。

[图2]

图2示出了可以在本公开的一个或更多个实施方式中使用的、连接到以太网物理层(PHY)和总线存储器的示例性以太网MAC的框图。

[图3]

图3示出了应用于实时处理的抖动的定义。

[图4]

图4是根据本公开的一个或更多个实施方式的被配置为使用数据分组发送特征的示例性网络节点/设备的示意性框图。

[图5]

图5是根据本公开的一个或更多个实施方式的用于发送数据分组的示例性方法的框图。

[图6]

图6是根据本公开的一个或更多个实施方式的被配置为使用数据分组发送特征的示例性网络节点/设备的示意性框图。

[图7]

图7示出了根据本公开的一个或更多个实施方式的用于在不同队列上分配以太网帧的示例性方案。

[图8]

图8示出了可以针对循环定义的事件，如在实现所提出的方法的设备中配置的那样。

具体实施方式

为了说明的简单和清楚，附图说明了一般构造方式，并且可以省略众所周知的特征和技术的描述和细节，以避免不必要地混淆对所描述的本发明的实施方式的讨论。此外，附图中的元素不必须按比例绘制。例如，图中的一些元件的尺寸可能相对于其它元件被放大，以帮助提高对本发明的实施方式的理解。某些图可能以理想化的方式示出以帮助理解，诸如当示出具有直线、锐角和/或平行平面等的结构时，其在现实世界条件下可能会显著不那么对称和有序。不同图中的相同附图标记表示相同的元件，而相同的附图标记可以但不必须表示相同的元件。

此外，明显的是，本文的教导可以以多种形式实现，并且本文公开的任何特定结构和/或功能仅是代表性的。特别地，本领域技术人员将理解，本文公开的一个方面可以独立于任何其它方面来实现，并且多个方面可以以各种方式组合。

下面参考根据一个或更多个示例性实施方式的方法、***和计算机程序的功能、引擎、框图和流程图视图来描述本公开。每个描述的功能、引擎、框图和流程图视图的框可以以硬件、软件、固件、中间件、微代码或其任何合适的组合实现。如果以软件实现，则框图和/或流程图视图的功能、引擎、框可以通过计算机程序指令或软件代码来实现，所述计算机程序指令或软件代码可以通过计算机可读介质存储或发送或被加载到通用目的计算机、专用计算机或其它可编程数据处理装置来生产机器，使得在计算机或其它可编程数据处理装置上执行的计算机程序指令或软件代码创建用于实现本文所述功能的装置。

计算机可读介质的实施方式包括但不限于计算机存储介质和通信介质，包括便于计算机程序从一个地方到另一个地方的发送的任何介质。如本文所使用的，“计算机存储介质”可以是可以由计算机或处理器访问的任何物理介质。此外，术语“存储器”和“计算机存储介质”包括任何类型的数据存储设备，诸如但不限于硬盘驱动器、闪存驱动器或其它闪存设备(例如，记忆键、记忆棒、键驱动器)、CD-ROM或其它光存储设备、DVD、磁盘存储设备或其它磁存储设备、存储芯片、随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、智能卡或可用于携带或存储计算机处理器可读取的指令或数据结构形式的程序代码的任何其它合适的介质或它们的组合。此外，各种形式的计算机可读介质可以向计算机(包括路由器、网关、服务器或其它发送设备)有线(同轴电缆、光纤、双绞线、DSL电缆)或无线(红外线、无线电、蜂窝、微波)发送或携带指令。指令可以包括来自任何计算机编程语言的代码，包括但不限于汇编、C、C++、Python、Visual Basic、SQL、PHP和JAVA。

除非另有明确说明，否则将理解，贯穿以下描述，使用诸如处理、计算、预测、确定等术语的论述是指计算机或计算***或类似电子计算设备的动作或处理，其操纵或将计算***的寄存器或存储器内被表示为物理量(诸如，电子量)的数据转换为类似地被表示为计算***的存储器、寄存器或其它此类信息储存装置、发送或显示设备内的物理量的其它数据。

术语“包括”、“包含”、“具有”及其任何变体旨在涵盖非排他性包含，使得包括要素列表的处理、方法、物品或装置不必须受限于这些元素，而是可能包括未明确列出的其它元素或此类处理、方法、物品或装置所固有的元素。

此外，“示例性”一词在本文中用于表示“用作示例、实例或说明”。此处描述为“示例性”的任何实施方式不必须被解释为比其它实施方式或设计更优选的和有利的。

在以下描述和权利要求中，术语“联接”和“连接”以及它们的派生词可以无差别地用于表示两个或更多个元件彼此直接物理或电接触，或者两个或更多个元件是没有彼此直接接触的，但是仍然相互合作或互动。

在以下描述和权利要求中，术语“有效载荷”、“有效载荷数据”、“消息”、“分组”和“数据分组”可以不加区别地使用，并且可以包括可以在节点或站点之间或通过网络进行路由或发送的数据块、协议数据单元或任何数据单元。分组可以包括一组比特，例如，这些比特可以包括一个或更多个地址字段、控制字段和数据。数据块可以是任何数据或信息位单元。

出于本公开的目的，术语“服务器”在本文中用于指代提供处理、数据库和通信设施的服务点。作为示例而非限制，术语“服务器”可以指具有相关通信和数据存储和数据库设施的单个物理处理器，或者它可以指处理器和相关网络和存储设备的联网或集群复合体，以及支持服务器提供的服务的操作软件和一个或多个数据库***和应用软件。服务器的配置或功能可能有很大差异，但是通常服务器可能包括一个或更多个中央处理单元和存储器。服务器还可以包括一个或更多个大容量存储设备、一个或更多个电源、一个或更多个有线或无线网络接口、一个或更多个输入/输出接口或一个或更多个操作***，诸如Windows Server、Mac OS X、Unix、Linux、FreeBSD等。

出于本公开的目的，“计算机网络”应被理解为指可以联接设备(这里也称为“节点”)的网络，使得例如可以在设备之间(包括在经由无线网络可操作地连接的无线设备之间)发生数据通信。网络还可以包括大容量储存装置，诸如，网络附加储存装置(NAS)、储存区域网络(SAN)或其它形式的计算机或机器可读介质，并且可以包括或可操作地连接到服务器。网络可以包括互联网、一个或更多个局域网(LAN)、一个或更多个广域网(WAN)、有线类型连接、无线类型连接、蜂窝、诸如运营商电话线、光纤、同步光纤网络、同步数字层次链接、电力线通信链接(例如，IEEE 61334、IEEE P1901.2)、以太网、蓝牙、蓝牙低功耗(BLE)或蓝牙智能、WiFi或基于IEEE802.11x协议的任何连接、ZigBee或基于IEEE802.15.4协议的任何连接、Z-Wave、6LowPAN(IPv6低功耗无线个人局域网)、Thread、Sigfox、Neul、LoRa、任意NFC连接、2G(包括GSM/GPRS/EDGE)/3G(包括UMTS/HSPA)/4G(包括LTE和LTE-Advanced)/5G蜂窝、或其任意组合。各种类型的设备(例如网关)可用于提供用于区分网络中使用的架构或协议的互操作能力。根据本公开，可以在计算机网络中使用任意数量的节点、设备、装置、链路、互连等。

通信链路或信道可以包括例如模拟电话线、完整或部分数字线、包括卫星链路的无线链路或其它通信链路或信道，诸如本领域技术人员可能已知的。

网络的计算设备(例如，传感器节点或致动器节点)可能能够发送或接收信号，诸如经由有线或无线网络，和/或可能能够处理和/或存储数据。

应当理解，本公开的实施方式可以用于多种应用中。尽管本发明在这方面不受限制，但是这里公开的用于发送数据分组的方法可以用于许多装置中，诸如在分组交换网络的任何网络节点中，诸如例如以太网网络的网络节点(例如，以太网交换机、以太网桥或以太网路由器)。为清楚起见，以下描述集中于以太网网络。然而，本发明的技术特征不限于此。

如上所述，TSN是IEEE 802.1定义技术，以在标准以太网上提供确定性消息传递，以便通过以太网进行实时通信，尤其是用于汽车和工业网络。TSN帧的准时递送在802.1QbvTSN组件中得到解决，该组件定义了用于发送某些以太网帧的方案，这些帧的发送根据发送调度器是时间敏感的(以下称为“TSN帧”或“实时帧”)，同时允许在TSN帧周围尽最大努力发送非-TSN以太网帧。

由IEEE 802.1时间敏感网络任务组定义的不同TSN标准可以分为三个组件类别：

(1)时间同步：TSN网络中的时间通常从一个主源分配到所有网络节点。在大多数情况下，这是使用IEEE 1588精确时间协议完成的，该协议利用以太网帧来分发时间同步信息。

(2)调度和流量整形：调度和流量整形允许在同一网络上的具有不同优先级的不同流量类别的共存。TSN通过添加机制来增强标准以太网通信，以确保及时递送软硬实时要求。

(3)通信路径的选择、路径预留和容错机制。

关于调度组件，对于每个优先级，用户可以从不同的访问控制和调度机制中选择如何处理以太网帧。因此，可以将一些优先级分配给已经存在的方法(诸如，IEEE802.1Q严格优先级调度器)或一些新的处理方法(诸如TSN IEEE 802.1Qbv时间感知流量调度器)。

IEEE 802.1Qbv时间感知调度器被设计成将以太网网络上的通信分成固定长度、重复时间循环。在这些循环内，可以配置不同的时间片，这些时间片可以被分配给一个或更多个以太网优先级。这种时间分片方案可用于将以太网传输介质的独占使用权授予具有严格实时约束的那些流量类别。这种独占访问消除了以太网交换机传输缓冲区中的缓冲效应，并且可以在没有非确定性中断的情况下发送时间关键流量。时间片可以被认为是虚拟通信信道，并且可以将时间关键通信与非时间关键后台流量分开。

当以太网接口开始在传输介质上发送帧时，该发送必须在另一次发送进行之前全部完成。因此，IEEE 802.1Qbv时间感知调度器必须确保在调度器从一个时间片切换到下一个时间片时以太网接口不忙于发送帧。为此，在承载时间关键流量的每个时间片前面***保护带。在此保护带时间期间，不允许发送器开始新的发送，只能完成已经在进行的发送。保护带持续时间取决于最大帧大小和数据链路速度。

图1示出了两个连续时间循环的示例性序列，每个时间循环包括保护带和两个时间片。在所示的序列中，在两个时间片中，第一时间片(#1)被配置为与对应于时间关键流量的最高优先级(VLAN优先级7)相关联，使得只有被标记为具有VLAN优先级7的时间关键TSN帧在第一时间片期间被发送。第二时间片(#2)被配置为与对应于非时间关键流量的一个或更多个较低优先级(VLAN优先级0到6)相关联，并且根据标准IEEE 802.1Q协议处理优先级，以用于在第一时间片期间发送非时间关键TSN帧。

保护带位于紧接在下一个时间循环的第一时间片(#1)之前的时间片的末端。

由于TSN最多定义8个优先级水平，因此优先级水平(0…7)也可以分别与8个时间片(1…8)相关联。

在另一个示例中，3组优先级水平(优先级7、优先级6和优先级0…5)也可以分别与8个时间片(1、2和3)相关联。

为了减少由保护带引起的带宽损失，IEEE 802.1Qbv标准引入了长度感知调度机制，该机制检查帧是否可以在保护带内被发送而没有对接下来的片(具有高优先级)的任何侵害。

现代微控制器单元(MCU)通常包括一些以太网介质访问控制器(MAC)***设备。它们通过减少组件数量来降低集成成本。目前市场上，嵌入到MCU和低成本微处理器单元(MPU)中的以太网控制器符合基本IEEE标准，诸如以太网MAC的10BASE-T/100BASE-TX802.3、用于精密联网时钟同步的1588-2008。它们支持10/100Mbps的数据发送速率，并且它们中的大多数还支持IEEE 802.1Q VLAN标签检测。它们使用集成的直接存储器访问(DMA)支持高效数据存储器传送。主机CPU和MAC***设备之间的数据交换机制基于双缓冲区(环形)或链表(链式)描述符和可编程中断，以用于灵活且高效的***实现。

但是，它们不支持以太网优先级，并且仅实现用于发送和接收的一个队列。所提出的方法可以有利地克服这样的限制，因为它可以在一些实施方式中被实现为软件(例如根据实施方式，作为被配置为由MCU或低成本MPU执行的计算机可读程序代码)，以使MCU(分别为低成本MPU)实现所提出方法的一个或更多个实施方式。这样的软件实现可以有利地使用非常适于使用MCU或低成本MPU的嵌入式应用的实时操作***(RTOS)。

MAC***设备通常还实现一组内部快速先进先出(FIFO)存储器，以发送和接收数据分组(例如，以太网帧)。

图2示出了示例性MAC控制器10的框图，其一端可操作地连接到物理层(PHY)接口11，并且另一端可操作地连接到存储器总线接口15。

MAC控制器10和驱动MAC控制器10的处理器的存储器之间交换的数据从存储器总线15被接收(或被发送到存储器总线15)，该存储器总线15经由可操作地连接到发送/接收(TX/RX)控制器12的DMA控制器13可操作地连接到处理器的存储器。

DMA控制器13包括发送侧DMA控制器13a和接收侧DMA控制器13b，并且DMA控制器13由DMA控制单元14驱动。在数据分组发送路径上，发送侧DMA控制器13a被配置用于将从存储器总线15接收的数据分组发送到TX/RX控制器12。在数据分组接收路径上，接收侧DMA控制器13b被配置用于将从TX/RX控制器12接收的数据分组发送到存储器总线15。

DMA控制单元14可操作地连接到DMA控制器13和MAC控制器10，并且被配置为激活/去激活DMA传送。在数据分组发送路径上，TX/RX控制器12包括发送FIFO存储器12a，该发送FIFO存储器12a被配置用于将从发送侧DMA控制器13a接收的数据分组发送到DMA控制器10。在数据分组接收路径上，TX/RX控制器12包括接收FIFO存储器12b，该接收FIFO存储器12b被配置用于将从DMA控制器10接收的数据分组发送到接收侧DMA控制器13b。

PHY接口11包括数据发送路径和数据接收路径，其中，在数据发送路径上从DMA控制器10接收数据并在物理介质上(诸如在用于以太网发送的同轴电缆上)发送数据，并且在数据接收路径上从物理介质接收数据，并将数据发送到MAC控制器10。

在一个或更多个实施方式中，实时***可以被认为是一组交互式实时处理，每个实时处理在有限时间内响应于外部事件产生一些反应。实时操作***(RTOS)是一种操作***，其内部处理遵循硬或软实时要求。RTOS的典型特征包括可预测性(因为任务调度是可预测的)和确定性(因为相同的条件始终会产生相同的结果)。

就实时处理而言，处理以及***(通过扩展)可以被分类为以下类别之一：

非实时：非实时***是不存在***操作中涉及的最后期限的***。

软实时：软实时***是不满足最后期限会产生不良影响，但仍然可以容忍不良影响的***。不良影响包括例如性能下降。

硬实时：硬实时***是不满足最后期限会对***操作产生严重影响的***。

即使在RTOS中，处理也决不会在恒定时间内做出反应，因为任何物理处理都必然会在足够小的时间尺度上产生响应时间的抖动。图3示出了响应时间，即，给定实时处理对特定事件做出反应所需的时间、以及其相关的抖动(即，偏差)dT。

图3示出了三条时间线，分别示出了事件的发生、反应发生的最小时间以及测量反应发生和反应发生的最小时间之间的延迟的抖动。

顶部时间线示出了事件在给定时间te的发生。RTOS可能不会对在最小反应时间T之前的时间te发生事件做出反应，使得在最好的情况下，反应可能发生在时间te+T，这显示在中间时间线上。也就是说，中间时间线示出了关于事件发生后的反应定时的最佳情况。下面的时间线示出了关于事件发生后的反应定时的最坏情况，RTOS在最小反应时间T增加长度为dT的抖动之前对事件的发生没有反应，因此反应发生在时间te+T+dT。

典型的嵌入式RTOS中有两种处理：任务和中断服务例程(ISR)。ISR和任务可以被看作是相似的，区别在于ISR的执行不能等待(否则***被阻塞)，而任务可以等到执行。ISR由中断触发，在触发时被执行，然后终止。与ISR不同，任务可以被视为***内部的虚拟CPU，具有其自己的寄存器组和存储器堆栈区域。

RTOS提供同步工具以允许处理之间的交互，例如在任务和ISR之间的交互。提供了一些特定对象，以便任务可以等待由中断触发的一些外部事件。例如，一些RTOS可以提供队列、邮箱、信号灯和互斥。

如上所述，IEEE 802.1Qbv访问控制机制要求以太网发送器能够在精确时间以良好的精度(例如，以严格低于200ns的精度)发送特定以太网帧，以便将发送限制在IEEE802.1Qbv中定义的时间片内。实时帧通常与传统帧(即，非实时帧)共存，这些帧可以使用访问控制机制(诸如，由IEEE 802.1Q引入的访问控制机制)进行发送。使用非特定以太网MAC控制器(即，没有为TSN支持开发的任何特定扩展的控制器，如图2所示)，需要几微秒(μs)来启动以太网发送器自动机，将数据发送到内部控制器存储器，并且将数据帧发送到以太网物理层控制器。但是，这种延迟性能与IEEE 802.1qbv要求不兼容。

所提出的方法有利地允许在非特定以太网MAC控制器(即，通常在微控制器单元(MCU)或低成本微控制器单元(MPU)上实现的以太网MAC控制器)上使用IEEE 802.1Qbv访问控制机制。

图4是根据本公开的实施方式的被配置为使用数据分组发送特征的示例性网络节点/设备100的示意框图。

网络节点100可以包括中央处理单元(CPU)101、网络接口105和电源((例如，电池、***式电源等)104。CPU101可以包括控制引擎102和存储器103。

在图4所示的架构中，所有控制引擎102、存储器103、网络接口105和电源104都通过***总线106可操作地相互连接。

控制引擎102包括一个或更多个处理器，其可以是任何合适的微处理器、微控制器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理芯片和/或状态机、或其组合。根据各种实施方式，CPU101可以被配置为具有用于提供并行计算的多个处理器的多处理器计算机。

控制引擎102还可以包括计算机存储介质或者可以与计算机存储介质通信，计算机存储介质诸如但不限于存储器103，其能够存储计算机程序指令或软件代码，当其由控制引擎102的处理器执行时，使处理器执行实时操作***103a、一个或更多个应用程序任务103b和发送引擎103c。存储器103可以是任何类型的数据存储计算机存储介质，能够存储实现所提出方法的实施方式的计算机可读程序代码，可以可操作地连接到控制引擎102并且可以与发送引擎103c一起操作，以促进发送与其相关联储存的数据分组。

网络接口105可以包括发送/接收(TX/RX)直接存储器访问(DMA)控制器105a，其可操作地连接到被配置用于控制发送数据分组的发送FIFO存储器堆栈的发送/接收(TX/RX)控制器105b、以及用于接收数据的接收FIFO存储器堆栈、介质访问控制器(MAC)105c、以及物理层接口105d。

在本公开的实施方式中，网络节点100被配置用于执行本文描述的数据分组发送方法。

将理解，参考图4所示和描述的网络节点100仅作为示例被提供。许多其它架构、操作环境和配置都是可能的。节点的其它实施方式可以包括更少或更多数量的组件，并且可以结合关于图4中所示的网络节点组件描述的一些或全部功能。因此，虽然CPU101、控制引擎102、RTOS 103a、应用程序任务103b、发送引擎103c、存储器103、网络接口105和电源104被示出为网络节点100的部分，不限制组件101、102、103a、103b、103c、103、105、104的位置和控制。特别地，在其它实施方式中，组件101、102、103a、103b、103c、103、105、104可以是不同实体或计算***的部分。

图5示出了根据本公开的一个或更多个实施方式的用于发送数据分组的方法的示例性简化流程图。

在各种实施方式中，可以将时间划分为多个连续时间循环，包括含多个连续时段的当前发送循环。在一些实施方式中，每个时间循环可以包括相同的多个连续时段。

在当前发送循环期间，一个或多个第一数据分组、一个或多个第一数据分组的各自的第一元数据(例如，包含对包含数据帧和帧大小的缓冲区的存储器引用的存储器结构)、以及与一个或多个第一数据分组相关联的第一发送优先级(例如，被定义用于实时发送数据分组)可以通过执行所示数据发送方法的设备获得(200)。

例如，一个或多个第一数据分组可以从由网络节点的一个或更多个处理器执行的一个或更多个应用程序任务接收，诸如图4所示的一个应用程序任务。

在一些实施方式中，被配置为实现所提出的方法的设备(作为数据通信网络中的网络节点操作)可以在传输介质上从由设备的一个或更多个处理器执行的一个或更多个应用程序任务接收发送一个或多个第一数据分组的一个或多个请求。根据实施方式，一个或更多个请求可以包括第一发送优先级(例如，为了数据分组的实时发送而定义的)和/或接收请求的一个或多个应用程序任务可以与第一发送优先级相关联。

然后可以将一个或多个第一数据分组存储(201)在实现所提出的方法的设备的处理器的存储器中。基于第一发送优先级，可以将第一元数据添加(***)(202)到处理器的存储器中的第一等待队列。

例如，可以从由设备执行的各种应用程序任务接收数据分组，相关联的元数据描述数据分组和与接收到的数据分组的发送有关的优先级信息。有利地，只有与接收到的数据分组相关联的元数据可以被***到等待队列(例如，FIFO队列)中，而接收到的数据分组可以被存储在存储器中。

在当前发送循环的为了发送与第一优先级相关联的数据分组而保留的第一时段期间，可以将第一元数据从第一等待队列传送(203)到包括在处理器和MAC控制器之间的数据通信接口中的接口发送队列。

然后，可以基于接口发送队列中的第一元数据将一个或多个第一数据分组从存储器传送(204)到MAC控制器中的发送队列。

一旦在MAC控制器的发送队列中，一个或多个第一数据分组然后可以在第一时段期间在传输介质上被发送(205)。

有利地，特定时段可以在每个发送循环内定义并且专用于以给定优先级发送接收到的数据分组。这允许定义为了发送与相应发送优先级相关联的数据分组(例如，时间敏感的发送的实时数据分组)而保留的发送时间窗，以便与不同发送优先级相关联的数据分组(例如，非实时数据分组)会不在此发送时间窗内被发送。因此，可以通过为了发送与相应发送优先级关联的数据分组而保留的发送时间窗来准确地控制与相应发送优先级关联的数据分组的发送定时。

非实时数据分组的处理可以在一个或更多个实施方式中执行如下：

可以获得例如从应用程序任务接收的第二数据分组、连同第二数据分组的第二元数据(例如，包含对包含数据帧和帧大小的缓冲区的存储器引用的存储器结构)和与第二数据分组关联的第二发送优先级(对应于非实时发送)。第二数据分组也可以存储在处理器的存储器中。

基于第二发送优先级，可以将第二元数据添加到处理器的存储器中的第二等待队列(例如，数据分组的非实时发送的等待队列)。

在第一时段期间，在专用于发送具有第一优先级并且包括在第一时段中的数据分组(例如，实时数据分组)的第一优先级发送时隙之后，可以将第二元数据从第二等待队列传送到处理器和MAC控制器之间的接口发送队列。

在第一时段之后的当前发送循环的第二时段期间，可以基于接口发送队列中的第二元数据通过第二分组数据的从存储器传送到MAC控制器中的发送队列的传输在传输介质上发送第二分组数据。

非实时数据分组的处理也可以在一个或更多个实施方式中执行如下：

如上所述，可以获取例如从应用程序任务接收的第二数据分组，连同第二数据分组的第二元数据(例如，数据描述符)和与第二数据分组相关联的第二发送优先级(对应于非实时发送)。第二数据分组也可以被存储在处理器的存储器中。

如果在第一时段内没有获取到第二数据分组，则可以直接将第二元数据传送到处理器与MAC控制器之间的接口发送队列，而无需先传送到第二等待队列。

然后，可以如上所述进行第二数据分组的发送，即，在当前发送循环的为了发送与第二优先级相关联的数据分组而保留的第二时段期间，可以通过基于接口发送队列中的第二元数据将第二数据分组从存储器发送到MAC控制器中的发送队列，在传输介质上发送第二分组数据。

在一个或更多个实施方式中，可以为了发送实时数据分组而定义上述第一发送优先级，并且可以为了发送非实时数据分组定义上述第二发送优先级。

如图6所示，在各种实施方式中，实现所提出的方法的设备可以被配置为根据被划分为连续循环的时间资源进行操作，每个循环可能具有相同的预定义持续时间，并且每个循环首先包括实时时段，然后是传统时段，这两个时段的持续时间可以根据实施方式被预定义或针对每个循环而变化。

在一个或更多个实施方式中，对于每个循环，实时时段可以包括为了被配置为实现所提出的方法的一个或更多个相应设备(网络节点)保留的一个或更多个时隙。这样的设备可以被配置为仅在其保留时隙期间的实时时段期间发送数据分组(例如以太网帧)(这样的数据分组在下文中称为“RT以太网帧”)。在各种实施方式中，该时隙的位置和持续时间可以被认为从一个循环到下一个循环是静态的。该设备还可以被配置为在没有任何特定时间相关约束的传统时段期间(例如，遵循如在802.1Q以太网标准中定义的访问控制机制)发送数据分组(例如以太网帧)，即，可能在全双工模式下严格按照优先级顺序发送以太网帧。支持此类要求有利地允许实现新定义的IEEE 801.1qbv标准。

所提出的方案有利地允许在专用于RT以太网帧的时隙中以预定义精度(诸如，IEEE 802.1Qbv时间感知流量调度器所要求的精度)发送以太网帧，以及控制在传统时段内以太网帧的发送，以使不存在导致延迟RT以太网帧的发送的溢出。

图7示出了根据一个或更多个实施方式的用于在不同队列上分配数据分组(例如以太网帧)的示例性方案。

图7示出了被配置为实现所提出的方法的设备50的简化图，其包括可操作地连接到MAC控制器56(例如，以太网MAC控制器)的CPU 55，MAC控制器56本身可操作地连接到物理层57(例如，以太网物理层)。

在CPU单元上运行的一个或更多个应用程序任务58a、58b可以生成将由设备50发送的数据分组(例如，以太网帧)。要发送的帧可以是所谓的实时帧(也称为“RT帧”，在图7所示的示例中为RT以太网帧)(其发送定时应该被精确控制)或者相反是非实时帧(称为传统帧或正常帧)。

由于RT以太网帧可能不会立即被发送(与传统以太网帧不同)，例如，可能不会在由应用程序任务生成后立即被发送，因此RT帧的挂起队列(称为“RT-帧挂起队列”)51可以在一个或更多个实施方式中在CPU 55中被配置用于在由一个或更多个应用程序任务生成它们的时间和专用时隙的开始之间存储RT以太网帧，在专用时隙期间，设备50可以通过物理介质发送RT以太网帧。

在一个或更多个实施方式中，传统帧的挂起队列(称为“传统帧挂起队列”)52也可以被配置用于存储由一个或更多个应用程序任务在当前循环的实时时段内生成的传统以太网帧(即，不要求以给定精度实时发送的以太网帧)。

在一个或更多个实施方式中，当接收到的传统帧的总持续时间超过传统时段的持续时间时，传统以太网帧也可以存储在传统帧挂起队列52中。

如图7所示，除了传统帧挂起队列52和RT-帧挂起队列51之外，在一些实施方式中，可以在CPU 55和以太网MAC控制器56之间共享以太网MAC DMA发送队列53。CPU 55可以被配置为将直接来自应用程序任务或来自传统帧挂起队列52和RT帧挂起队列51之一的以太网帧添加到该队列53。

以太网MAC控制器56可以被配置为当启用DMA传送时，使帧从以太网MAC DMA发送队列53出队，并且开始从CPU存储器(例如，RAM存储器)到以太网MAC控制器56的内部以太网MAC发送FIFO 54(称为“以太网MAC Tx-FIFO”)的存储器数据传送(DMA传送)。一旦存储器数据传送完成，如果以太网发送器被启用，则以太网帧可以被发送到以太网物理层57，以太网物理层在接收时可以在传输介质(例如，传输线)上发送它们。在一些实施方式中，设备50可以被配置为使得可以独立地启用/禁用DMA传送和以太网发送。一旦数据帧被存储到内部以太网MAC发送FIFO 54中，操作就会很快并且在执行时间方面具有非常低的不确定性。

图8示出了可以为每个循环定义的一些事件，如在实现所提出的方法的设备(例如图7的设备)中配置的。这样的设备可以被配置为使得在一个循环期间，每个事件的发生触发与以太网MAC***控制或内部处理和以太网帧准备相关的特定动作。

图8是示出根据一个或更多个实施方式的示出如何沿循环(即，沿循环的实时和传统(正常)时段)定义事件以及在实时时段内的专用传输时隙的图，

在一个或更多个实施方式中，部分或全部事件(在图8所示的示例中，事件T0、T1、T2、T4、T5)可以通过例如由在图4所示的发送引擎中实现的定时器管理模块管理的一个或更多个定时器触发。

下面参考图7和图8描述示例性时间事件T0、T1、T2、T3、T4和T5，图7和图8示出了它们的示例性使用。

在循环的第一部分中定义实时时段的实施方式中，时间事件“T0”可以被定义为对应于循环的开始、以及循环的实时时段的开始。

在一些实施方式中，可以在时间事件T0发生时禁用以太网发送。结果，以太网帧可能不被以太网MAC控制器(例如，图7的以太网MAC控制器56)发送到以太网物理层(例如，图7的以太网物理层57)。然而，在一些实施方式中，在时间事件“T0”发生之后，以太网MAC DMA发送队列53和以太网MAC发送FIFO 54之间的传送仍然可以实现。

在一些实施方式中，通过DMA处理(称为“Rx-DMA”)接收数据可以在T0发生时被启用以接收RT帧。

在一些实施方式中，被称为“T_0,margin”的时间裕度可以有利地用于补偿由定时器管理和在“T0”事件时执行的操作引起的潜在延迟。因此，发送循环可以包括紧挨在实时时段之前出现的时间保护时段T_0,margin，在该时间保护时段期间MAC控制器处的数据发送被禁用。

可以定义时间事件“T1”来触发RT帧发送的准备。当T1发生时，与RT挂起帧相关的元数据可能会从RT帧挂起队列51传送到以太网MAC DMA发送队列53(传送在图中称为“数据传送RAM->FIFO”)。

在一些实施方式中，可以进一步执行传送，以检查RT帧的累积持续时间不超过在实时时段内为设备50保留的时隙的持续时间。通过数据通信网络中的一个或更多个设备，根据所提出的方案，可以为时分复用接入中的设备定义这样的时隙，以便将实时时段划分为为了发送RT帧分别保留的一个或更多个时隙。

因此，在一些实施方式中，可以基于确定与RT帧的累积大小相对应的数据量在为了设备在实时时段内发送RT帧预留的时隙期间可以被发送，将RT帧的元数据添加到等待队列(例如，RT帧挂起队列51)。

在一些实施方式中，帧到以太网MAC发送FIFO 54的DMA传送也可以在T1发生时开始。

因此，在一些实施方式中，可以将与RT帧相关的元数据从接收时存储它们的等待队列(例如，RT帧挂起队列51)传送到包括在处理器与MAC控制器之间的数据通信接口中的接口发送队列(例如，以太网MAX DMA发送队列53)，并且在为设备50保留的时隙开始之前的第一预定时间之后(例如，在时间事件T1发生时)，RT帧可以从连接至处理器(CPU)的存储器被传送到MAC控制器中的发送序列(例如，以太网MAC发送FIFO 54)。

在一些实施方式中，称为“T_1，margin”的时间裕度可以有利地用于在T1的发生和为设备50保留的时隙的开始之间，使得与第一以太网帧相关的数据被完全传送到内部MAC发送FIFO。

在一些实施方式中，通过DMA处理(称为“Rx-DMA”)接收数据可以在T1发生时被禁用，以避免由于存储器访问和所接收帧的处理引起的干扰(附加抖动)，特别是在中断管理(例如，通过中断服务例程，ISR)在数据发送和接收之间被共享的设备中。

同样，在一些实施方式中，RT帧(将在T0发生时可能已经开始的下一个循环中发送的帧)的后台处理(可能包括帧接收、处理和/或准备)可以在T1发生时被禁用。

如上所述，时间事件“T2”可以被定义为对应于为设备50保留的时隙的开始。然后可以在T2发生时启用以太网发送，并且可以将以太网MAC发送FIFO 54中可用的任何帧传送到以太网物理层单元57。该传送通常非常短，并且抖动非常低，因此可以有利地将其配置为作为中断服务例程(ISR)的一部分执行。

因此，在一些实施方式中，在传输介质上从MAC控制器(例如，以太网MAC发送FIFO54)中的发送队列传送RT帧可以由MAC控制器在第二预定时间之后在为了设备50保留的时隙开始(例如在发生时间事件T2时)之前的实时时段期间被启用，第二预定时间被定义为使其发生在上述第一预定时间之后。

在一些实施方式中，被称为“T_2，Margin”的时间裕度可以有利地用于在T2的发生和为设备50保留的时隙开始之间，以补偿由定时器管理以及以太网发射器的硬件启动引起的潜在延迟。

时间事件“T3”可以被定义为对应于最后一个RT帧的发送结束。

在一些实施方式中，可以启用Rx-DMA(通过DMA处理接收数据)以在时间事件T3发生时接收帧。

因此，在一些实施方式中，RT帧的接收可以在如上所述的时间事件T1发生时在实时时段期间被禁用，并且在时间事件T3发生时再次被启用。在为设备保留的时隙期间通过时间事件T3监测RT帧的发送结束有利地允许禁用RT帧的DMA接收，而MAC控制器在为设备保留的时隙期间发送RT帧是未完成的，因此在MAC控制器发送RT帧期间避免了由DMA接收引入的潜在延迟(抖动)。

在一些实施方式中，将在下一循环内发送的帧(RT帧，或者根据实施方式，在RT时段期间的RT帧和在正常时段期间的正常帧)的后台处理(可能包括帧接收、处理和/或准备)也可以在T3发生时开始。

时间事件“T4”可以被定义为对应于为设备50保留的时隙的结束。

在一些实施方式中，与传统帧挂起队列52中挂起的传统帧相关联的元数据可以被传送到以太网MAC DMA发送队列53(在图中称为“数据传送RAM->FIFO”)，可能进一步检查以太网帧的累积持续时间不超过传统时段的持续时间。因此，在为设备保留的时隙结束后的实时时段期间(例如，在T4时间事件发生时)，传统帧可以从它们处于挂起的等待队列(例如，传统帧等待队列52)传送到包括在处理器和MAC控制器之间的数据通信接口中的接口发送队列(例如，以太网MAC DMA发送队列53)。

在一些实施方式中，可以在发生T4时禁用以太网发送。因此，在一些实施方式中，RT帧可以以实时优先级被发送，即，在为设备保留用于发送具有RT优先级的数据的时隙期间由MAC控制器发送，其中，为设备保留的时隙被包括在当前循环的实时时段中。MAC控制器处的数据发送可以被禁用一个或更多个时段(即，在第一发送禁用时段和/或第二发送禁用时段期间)而不是为设备保留的时隙，其中，第一发送禁用时段发生在为设备保留的时隙之前的实时时段期间(例如，从T0开始且在T2结束的时段)，并且第二发送禁用时段发生在为设备保留的时隙之后的实时时段(例如，从T4开始且T5结束的时段，如下所述)期间。

时间事件“T5”可以被定义为对应于传统时段的开始。在一些实施方式中，可以在发生T5时启用以太网发送(与T2的发生相关的操作相同，即，可以将以太网MAC发送FIFO 54中可用的任何帧传送到以太网物理层单元57)。在一些实施方式中，下一个T0、T1、T2、T4和T5定时器可以在T5发生时被编程。

在一些实施方式中，可以启用Rx-DMA(通过DMA处理接收数据)以在T5发生时接收帧。

在一些实施方式中，称为“T_5，Margin”的时间裕度可以有利地用于在T5的发生和传统时段的开始之间，以补偿由定时器管理和以太网发送器的硬件启动引起的潜在延迟。

下文描述了根据一个或更多个实施方式提出的队列管理方案：

对于每个周期(实时时段和正常(传统)周期)，一个或更多个状态变量(分别表示为实时时段S_RT和传统时段S_Le)可以在一个或更多个实施方式中用于维持相应时段中的剩余空闲时间。此外，在任何时间t，可以使用状态变量P_t来指示当前时段的类型(“RT”或“传统”)。在循环开始时，可以将两个变量初始化为每个时段的相应持续时间。例如，可以将S_RT初始化为实时时段的持续时间，并且可以将S_Le初始化为传统时段的持续时间。

在一些实施方式中，在发生T1事件时，RT帧挂起队列51的帧可以出队并入队到MACDMA发送队列53，而状态变量S_RT大于位于队列的最前面的帧的持续时间。可以管理S_RT状态变量，使得每次将RT帧添加到MAC DMA发送队列53时，S_RT减少对应于帧持续时间的值。

在一些实施方式中，在传统帧挂起队列52和MAC DMA发送队列53之间发生T***时，可以对S_Le状态变量应用相同的管理处理。也就是说，在发生T***时，传统帧挂起队列52的帧可以出队并入队到MAC DMA发送队列53，而S_Le大于位于队列头部的帧的持续时间。可以管理S_Le状态变量，使得每次将传统帧添加到MAC DMA发送队列53时，S_Le减少对应于帧持续时间的值。

在一些实施方式中，必须发送RT帧的应用程序任务可以首先将其发布到RT帧挂起队列51中。

在一些实施方式中，在状态变量P_t被设置为“RT”(t是当前时间)的情况下，必须发送传统帧的应用程序任务可以将其发布在传统帧挂起队列52中。在P_t被设置为“传统”的情况下，如果S_Le和传统时段结束之前的时间大于帧持续时间，则可以将传统帧发布在MAC DMA发送队列53中。

所提出的队列管理方案确保了遵循所定义的时段，并且还有利地优化了传统以太网帧的发送时间。实际上，如果当前时段专用于传统帧，则由任务准备的传统以太网帧基本上会立即被发送。

下面描述根据一个或更多个实施方式提出的定时器管理方案：

在一个或更多个实施方式中，定时器管理模块可以被实现和被配置为由时钟(例如，精确时间协议(PTP)时钟)触发，并且在传统线程模式下或在ISR(中断服务例程)模式下执行特定动作以获得更好的准确性。

如上所述，在一些实施方式中，可以限制要在ISR中执行的动作的数量，以便减少其它ISR的执行延迟。这种执行模式很有用，因为它避免了在ISR和RTOS任务之间使用通知机制，从而减少了执行触发操作所需的延迟(和相关的抖动)。

例如，在一些实施方式中，定时器管理模块可以被配置为使用单个硬件定时器，并且使用事件上下文的链表。它可以执行定时器管理RTOS任务，该任务被配置为对下一个定时器目标值进行编程并执行事件动作。每次针对事件的发生触发硬件定时器时，可以针对链表上的下一个事件的发生对硬件定时器重新编程。使用单个定时器来管理序列中的多个事件有利地允许确保每次事件发生的有限执行抖动(例如，它避免解析多个链表来执行与定时器相关联的任务)，以便以给定精度实现执行抖动。

在一些实施方式中，每个事件上下文可以包括目标时间、事件动作(在一些实施方式中由执行相应计算机可读程序代码的地址表示)、以及可能指示触发的动作是在ISR内直接执行还是在定时器管理任务中执行的标记。

在一些实施方式中，为了加速链表事件上下文的处理，可以对列表进行时间排序，并且可以将具有较低时间戳的事件放在链表的头部。在这样的实施方式中，当硬件定时器到期时，可以执行适当的ISR，并且如果设置了对应的标记，则可以执行与链表的头部处的事件上下文相关联的事件动作。在实施方式中，可以在执行ISR时唤醒定时器管理任务(即使标记不需要这样做，或者在未使用标记的实施方式中)，以便在尚未执行的情况下执行相关联的事件动作，使链表的头部处的事件上下文出队，并基于新位于链表头部处的事件上下文对下一个定时器目标值进行编程。

这样的实施方式将有利地减少用于执行与事件相关联的动作的时间延迟和抖动。

如上所述，在一个或更多个实施方式中，可以评估由定时器触发的一些事件的执行时间，从而可以预期定时器以补偿延迟。特别地，参照参考图7和图8描述的上述实施方式，重要的是精确地补偿由T2定时器触发的事件的延迟，以达到所需的时间精度。但是，这种延迟补偿并不是那么容易计算的，并且取决于许多因素，诸如CPU频率、缓存架构、代码大小……

为了解决这个问题，根据一个或更多个实施方式提出了一种自动校准方法，以确定***在T2事件中执行的操作期间启用以太网发送器所需的时间量。所提出的方案依赖于MAC控制器对某些特定帧执行的硬件时间戳记。硬件时间戳记可以使用上述时钟(例如，PTP时钟)执行，并包含PHY级别的帧发送的精确时间。将该值与预期发送时间进行比较允许确定全局执行时间延迟。该延迟包括ISR例程的执行时间、用于定时器管理的程序代码和用于T2相关动作的程序代码。

在一些实施方式中，在每个循环中，可以标记在实时时段中发送的第一帧，以便在较低级别执行发送时间戳记。计算平均延迟并将其用作T2裕度以补偿T2定时器。

本公开的方法和装置可以有利地在具有通信接口(例如，以太网通信接口)的低成本设备中实现，诸如关键网络(工厂自动化、汽车)中的传感器/致动器。它们进一步实现了与TSN标准协议的兼容性，在标准以太网上提供确定性消息传递。它们可以有利地用于在具有非特定以太网MAC集成***设备的低成本MCU/MPU平台上运行。

尽管已经在某些优选实施方式的上下文中公开了本发明，但应当理解，***、设备和方法的某些优点、特征和多个方面可以在多种其它实施方式中实现。此外，预期本文所述的各个方面和特征可以单独实施、组合在一起或相互替代，并且可以进行特征和多个方面的各种组合和子组合并且仍然落入本发明的范围内。此外，上述***和设备不需要包括优选实施方式中描述的所有模块和功能。

本文描述的信息和信号可以使用多种不同技术中的任何一种来表示。例如，数据、指令、命令、信息、信号、比特、符号和芯片可以用电压、电流、电磁波、磁场或粒子、光场或粒子或其任意组合来表示。

取决于实施方式，本文描述的任何方法的某些动作、事件或功能可以以不同的顺序执行，可以一起添加、合并或省略(例如，并非所有描述的动作或事件对于方法的实践都是必须的)。此外，在某些实施方式中，动作或事件可以同时执行而不是顺序执行。

Claims (15)

1.一种用于发送数据分组的方法，所述方法包括以下步骤：在多个连续时间循环中的当前发送循环期间，所述当前循环包括多个连续时段，

获取一个或多个第一数据分组、所述一个或多个第一数据分组的各个第一元数据、以及与所述一个或多个第一数据分组相关联的第一发送优先级，其中，所述一个或多个第一数据分组被存储在处理器的存储器中；

基于所述第一发送优先级，将所述第一元数据添加到所述处理器的存储器中的第一等待队列中；

在所述当前发送循环的为了发送与所述第一优先级相关联的数据分组而保留的第一时段期间，

将所述第一元数据从所述第一等待队列传送到接口发送队列，其中，所述接口发送队列被包括在所述处理器与MAC控制器之间的数据通信接口中；以及

通过基于所述接口发送队列中的所述第一元数据将所述一个或多个第一数据分组从所述存储器传送到所述MAC控制器中的发送队列而在传输介质上发送所述一个或多个第一数据分组。

2.根据权利要求1所述的方法，所述方法还包括以下步骤：

获取第二数据分组、所述第二数据分组的第二元数据、以及与所述第二数据分组相关联的第二发送优先级，其中，所述第二数据分组被存储在所述处理器的所述存储器中；

基于所述第二发送优先级，将所述第二元数据添加到所述处理器的所述存储器中的第二等待队列中；

在所述第一时段期间，在专用于发送具有第一优先级的数据分组并且被包括在所述第一时段内的第一优先级发送时隙之后，将第二元数据从所述第二等待队列发送到所述接口发送队列；以及

在所述当前发送循环的所述第一时段之后的第二时段期间，通过基于所述接口发送队列中的所述第二元数据将所述第二数据分组从所述存储器发送到所述MAC控制器中的所述发送队列而在所述传输介质上发送第二分组数据。

3.根据权利要求1所述的方法，所述方法还包括以下步骤：

获取第二数据分组、所述第二数据分组的第二元数据、以及与所述第二数据分组关联的第二发送优先级，其中，所述第二数据分组被存储在所述处理器的所述存储器中；

如果在所述第一时段期间没有获取到所述第二数据分组，则将所述第二元数据添加到所述接口发送队列中；以及

在所述当前发送循环的为了发送与所述第二优先级相关联的数据分组而保留的第二时段期间，通过基于所述接口发送队列中的所述第二元数据将所述第二数据分组从所述存储器传送到所述MAC控制器中的所述发送队列而在所述传输介质上发送第二分组数据。

4.根据权利要求1至3中任一项所述的方法，其中，所述第一发送优先级用于数据分组的实时发送，并且所述第二发送优先级用于数据分组的非实时发送。

5.根据权利要求1至4中任一项所述的方法，所述方法还包括以下步骤：从由所述处理器执行的一个或多个第一任务接收用于在所述传输介质上发送所述一个或多个第一数据分组的一个或多个请求，其中，每个请求包括所述第一发送优先级，或者所述第一任务中的一个或更多个第一任务与所述第一发送优先级相关联。

6.根据权利要求1至5中任一项所述的方法，其中，所述一个或多个第一数据分组由所述MAC控制器在专用于发送具有第一优先级的数据分组并且包括在所述第一时段内的第一优先级发送时隙期间被发送，所述方法还包括以下步骤：在第一发送禁用时段和/或第二发送禁用时段期间禁用在所述MAC控制器处的数据发送，其中，所述第一发送禁用时段在所述第一时段期间发生在所述第一优先级发送时隙之前，并且所述第二发送禁用时段在所述第一时段期间发生在所述第一优先级发送时隙之后。

7.根据权利要求1至6中任一项所述的方法，其中，所述当前发送循环包括紧挨在所述第一时段之前的时间保护时段，在所述时间保护时段期间，在所述MAC控制器处的数据发送被禁用。

8.根据权利要求2和5中任一项所述的方法，其中，在所述第一时段期间在所述第一优先级发送时隙结束之后，所述第二数据分组从所述第二等待队列被传送到所述接口发送队列。

9.根据权利要求5所述的方法，其中，所述第一元数据从所述第一等待队列被传送到所述接口发送队列，并且在所述第一时段期间在第一预定时间之后在所述第一优先级发送时隙开始之前，基于所述接口发送队列中的所述第一元数据，将所述一个或多个第一数据分组从所述存储器传送到所述发送队列。

10.根据权利要求5所述的方法，所述方法还包括以下步骤：在所述第一时段期间在第二预定时间之后在所述第一优先级发送时隙开始之前，启用由所述MAC控制器进行的所述一个或多个第一数据分组在所述传输介质上的发送。

11.根据权利要求9所述的方法，所述方法还包括以下步骤：在所述第一时段期间在所述第一预定时间之后禁用具有所述第一发送优先级的数据分组的接收并且同时在所述第一优先级发送时隙期间由所述MAC控制器发送具有第一发送优先级的数据分组未完成。

12.根据权利要求1至11中任一项所述的方法，所述方法还包括以下步骤：基于确定与和所述第一发送优先级相关联的对应第一数据分组的累积大小对应的数据量能够在专用于发送具有第一优先级的数据分组并且包括在所述第一时段内的第一优先级发送时隙期间被发送，将所述第一元数据添加到所述第一等待队列。

13.一种装置，所述装置包括处理器、在操作上连接到所述处理器的存储器、以及在计算机网络中通信的网络接口，其中，所述装置被配置为执行根据权利要求1至12中任一项所述的用于发送数据分组的方法。

14.一种计算机程序产品，所述计算机程序产品包括有形地实现在计算机可读介质中的计算机程序代码，所述计算机程序代码包括指令，当所述指令被提供给计算机并且被执行时，使所述计算机执行根据权利要求1至12中任一项所述的用于发送数据分组的方法。

15.一种数据集，所述数据集例如通过压缩或编码表示根据权利要求14所述的计算机程序。

Images