CN114424303A - 集成变压器模块 - Google Patents

集成变压器模块 Download PDF

Info

Publication number
CN114424303A
CN114424303A CN202080061361.0A CN202080061361A CN114424303A CN 114424303 A CN114424303 A CN 114424303A CN 202080061361 A CN202080061361 A CN 202080061361A CN 114424303 A CN114424303 A CN 114424303A
Authority
CN
China
Prior art keywords
transformer
winding
metal
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061361.0A
Other languages
English (en)
Inventor
丹下贵之
牛见义光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114424303A publication Critical patent/CN114424303A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种模块包括：衬底；金属层和绝缘层，层压在衬底上；金属制成的底部绕组，直接接触第一金属层或第二金属层；第一绝缘层，位于底部绕组上；磁芯，位于第一绝缘层上；第二绝缘层，位于磁芯上；金属制成之上绕组，位于磁芯和第二绝缘层的一部分上并且与第一金属层或第二金属层直接接触；第三绝缘层，位于顶部绕组上；电子组件，位于第三绝缘层上，其中，变压器的初级绕组和次级绕组由底部绕组和顶部绕组的部分限定，并且位于彼此相对的磁芯的两侧上。

Description

集成变压器模块
技术领域
本发明涉及变压器。更具体地，本发明涉及一种可以用于DC-DC转换器或电源应用的集成变压器模块。
背景技术
传统电源和DC-DC转换器需要较大的分立磁性组件，例如变压器和电感器，这些组件具有固有损耗，发热，发射电磁干扰(EMI)，并且制造成本高。电池供电的手机和手持式应用需要小型的高效的且具有成本效益的组件。
因此，已经开发出较小的磁性组件和变压器，它们直接制造在衬底上，例如印刷电路板(PCB)或硅衬底。平面电感器之类的组件已经作为半导体芯片制造在硅衬底的表面上。这些组件已经使用半导体制造技术而制成类似于集成电路(IC)。然而，例如在美国专利No.10,244,633中所示，在带有无源组件的电源管理控制IC中，由于高压组件之间的间隙很小，使用由硅上金属层限定的变压器绕组不能在隔离的DC-DC转换器中提供足够的隔离。
此外，电路组件和变压器可以构建在同一个硅管芯上，但如果需要具有高电容值的电容器，例如陶瓷电容器，那么这些组件将无法配合在同一个硅片上。因此，大型电子组件需要位于与硅管芯分开的衬底上，并通过占用空间的铜迹线而连接。
发明内容
为了克服上述问题，本发明的优选实施例提供了电路模块，各自包括：集成到衬底中的变压器，该变压器可以与位于相同衬底上的其他组件连接并且可以用于大电流DC-DC转换器应用中。
根据本发明的优选实施例，使用位于衬底上的电镀覆金属层来制造模块中的变压器。一种包括带有磁芯的变压器的模块可以通过以下项制成：(1)与传统的衬底上变压器工艺不同的镀覆工艺，(2)将变压器连接到衬底上和/或衬底中的电子组件，以及(3)用绝缘模制材料对电子组件进行包覆模制。包覆模制变压器和电子组件提供环保和电隔离，使模块比未模制模块更小。此外，在硅衬底上共存的变压器的初级侧电路和次级侧电路通过PN结彼此电隔离，这允许减少或最小化每一个电路侧之间的距离。
根据本发明的优选实施例，一种变压器模块包括：衬底；多个金属层和多个绝缘层，层压在衬底上；变压器的由金属制成的第一底部绕组和第二底部绕组，第一底部绕组与多个金属层中的第一金属层直接接触，并且第二底部绕组与多个金属层中的第二金属层直接接触；多个绝缘层中的第一绝缘层，该第一绝缘层位于第一底部绕组和第二底部绕组上；磁芯，位于第一绝缘层上；多个绝缘层中的第二绝缘层，位于磁芯上；由金属制成的变压器的第一顶部绕组和第二顶部绕组，位于磁芯和第二绝缘层的一部分上，第一顶部绕组与多个金属层中的第一金属层直接接触，第二顶部绕组与多个金属层中的第二金属层直接接触；多个绝缘层中的第三绝缘层，位于第一顶部绕组和第二顶部绕组上；电子组件，位于第三绝缘层上并且与变压器连接；以及模制材料，位于电子组件上。第一底部绕组和第一顶部绕组包括在变压器的初级绕组中，并且第二底部绕组和第二顶部绕组包括在变压器的次级绕组中，变压器的初级绕组和次级绕组不彼此电连接。
衬底可以包括硅。变压器模块还可以包括位于衬底上的电路，其中变压器可以与电路位于衬底的同一侧上。变压器还可以包括在衬底中的PN结，该PN结将变压器的初级侧和次级侧隔离。变压器模块还可以包括输入-输出焊盘，该输入-输出焊盘位于衬底的与变压器所在衬底的一侧相对的相对侧上。顶部绕组可以在安装有电子组件的表面上方延伸。金属可以是铜。
根据本发明的优选实施例，一种制造变压器模块的方法，包括：提供衬底；在衬底上形成多个金属层；沉积金属以形成变压器的第一底部绕组和第二底部绕组，第一底部绕组与多个金属层中的第一金属层直接接触，并且第二底部绕组与多个金属层中的第二金属层直接接触；在第一底部绕组和第二底部绕组上形成第一绝缘层；在第一绝缘层上电镀覆磁芯；在磁芯上形成第二绝缘层；沉积金属以在第二绝缘层上形成变压器的第一顶部绕组和第二顶部绕组，第一顶部绕组和第二顶部绕组围绕磁芯延伸，第一顶部绕组与多个金属层中的第一金属层直接接触，并且第二顶部绕组与多个金属层中的第二金属层直接接触；在第一顶部绕组和第二顶部绕组上形成第三绝缘层；将电子组件安装在第三绝缘层上，使得电子组件与变压器连接；以及用模制材料对电子组件进行包覆模制。第一底部绕组和第一顶部绕组包括在变压器的初级绕组中，并且第二底部绕组和第二顶部绕组包括在变压器的次级绕组中，变压器的初级绕组和次级绕组不彼此电连接。
金属可以是电镀覆铜。
根据本发明的优选实施例，一种变压器模块包括：硅衬底；电路，位于硅衬底的包括输入-输出焊盘的第一侧上；变压器的金属的底部绕组，该底部绕组位于硅衬底的第二侧上并且通过硅衬底与电路接触；第一绝缘层，位于底部绕组上；磁芯，位于第一绝缘层上；第二绝缘层，位于磁芯上；变压器的金属之上绕组，该顶部绕组围绕磁芯和第二绝缘层的一部分延伸并且通过硅衬底与电路接触；第三绝缘层，位于顶部绕组上；电子组件，位于第三绝缘层上并与变压器连接；以及模制材料，位于电子组件上。变压器的初级绕组和次级绕组被底部绕组和顶部绕组的一部分限定并且不彼此电连接。
变压器还可以包括在硅衬底中的PN结，该PN结将变压器的初级侧和次级侧隔离。金属可以是铜。
根据本发明的优选实施例，一种制造变压器模块的方法包括：提供硅衬底；在硅衬底的包括输入-输出焊盘的第一侧上形成电路；在硅衬底的第二侧上沉积金属以形成压器的与电路接触的变底部绕组；在底部绕组上形成第一绝缘层；在第一绝缘层上电镀覆磁芯；在磁芯上形成第二绝缘层；在第二绝缘层上沉积金属以形成变压器之上绕组，顶部绕组围绕磁芯延伸并通过硅衬底与电路接触；在顶部绕组上形成第三绝缘层；将电子组件安装在第三绝缘层上，使得电子组件与变压器连接；以及用模制材料对电子组件进行包覆模制。变压器的初级绕组和次级绕组被底部绕组和顶部绕组的一部分限定并且不彼此电连接。
金属可以是电镀覆铜。
根据本发明的优选实施例，一种变压器模块包括：硅衬底；电路，位于硅衬底的第一侧上；变压器的金属的底部绕组，该底部绕组位于硅衬底的第二侧上并与电路连接；第一绝缘层，位于底部绕组上；磁芯，位于第一绝缘层上；第二绝缘层，位于磁芯上；变压器的金属之上绕组，该顶部绕组围绕磁芯和第二绝缘层的一部分延伸并且与电路连接；第三绝缘层，覆盖顶部绕组；引线框架，具有与变压器连接的输入-输出焊盘；以及模制材料，覆盖硅衬底、变压器和除输入-输出焊盘之外的引线框架。变压器的初级绕组和次级绕组被底部绕组和顶部绕组的一部分限定并且不彼此电连接。
变压器还可以包括在硅衬底中的PN结，该PN结将变压器的初级侧和次级侧隔离。变压器模块还可以包括将变压器连接到引线框架的线。金属可以是电镀覆铜。
根据本发明的优选实施例，一种电路模块包括：再分布层，该再分布层包括金属层、绝缘层、磁性组件，该磁性组件包括围绕磁芯延伸并且与金属层连接的第一金属绕组；衬底，与再分布层的第一侧连接并且包括第一晶体管和第二晶体管；以及电子组件，与再分布层的与第一侧相对的第二侧连接。第一金属绕组比金属层厚。
衬底可以包括硅以及第一晶体管与第二晶体管之间的PN结。第一金属绕组的一部分可以延伸超出再分布层的表面。衬底可以包括输入-输出焊盘，该输入-输出焊盘位于衬底的与再分布层所在衬底的一侧相对的相对侧上。电路模块还可以包括与再分布层或衬底连接的引线框架。电路模块还可以包括线，其中引线框架可以与衬底连接，并且其中线可以与引线框架和再分布层连接。磁性组件可以是变压器并且还可以包括围绕磁芯延伸的第二金属绕组。第一晶体管可以与第一金属绕组连接，第二晶体管可以与第二金属绕组连接。第一金属绕组和第二金属绕组可以彼此电隔离。磁性组件可以是电感器。
根据本发明的优选实施例，一种变压器模块包括：衬底；绝缘层，位于衬底上并且包括多个金属层、磁芯、变压器的由金属制成的第一底部绕组和第二底部绕组，该第一底部绕组与多个金属层中的第一金属层直接接触，并且第二底部绕组与多个金属层中的第二金属层直接接触、由金属制成的变压器的第一顶部绕组和第二顶部绕组，位于磁芯上，第一顶部绕组与多个金属层中的第一金属层直接接触，第二顶部绕组与多个金属层中的第二金属层直接接触；电子组件，位于绝缘层上并与变压器连接；以及模制材料，位于电子组件上。第一底部绕组和第一顶部绕组包括在变压器的初级绕组中，第二底部绕组和第二顶部绕组包括在变压器的次级绕组中，变压器的初级绕组和次级绕组不彼此电连接。
衬底可以包括硅。变压器模块还可以包括位于衬底上的电路，并且变压器可以与电路位于衬底的同一侧上。变压器还可以包括在衬底中的PN结，该PN结将变压器的初级侧和次级侧隔离。变压器模块还可以包括输入-输出焊盘，该输入-输出焊盘位于衬底的与变压器所在衬底的一侧相对的相对侧上。
多个顶部绕组在安装有电子组件的表面上方延伸。金属可以是铜。
根据本发明的一个优选实施例，一种变压器模块包括：硅衬底；电路，位于硅衬底的包括输入-输出焊盘的第一侧上；绝缘层，位于硅衬底的第二侧上并且包括磁芯、变压器的金属的底部绕组以及变压器的金属之上绕组，该底部绕组在磁芯下方延伸并通过硅衬底接触电路，该顶部绕组围绕磁芯延伸并通过硅衬底与电路接触；电子组件，位于绝缘衬底上并且与变压器连接；以及模制材料，位于电子组件上。变压器的初级绕组和次级绕组被底部绕组和顶部绕组的一部分限定并且不彼此电连接。
变压器还可以包括在硅衬底中的PN结，该PN结将变压器的初级侧和次级侧隔离。金属可以是铜。
变压器模块包括：硅衬底；电路，位于硅衬底的第一侧上；绝缘层，位于硅衬底的第二侧上并且包括：磁芯；变压器的金属的底部绕组，该底部绕组在磁芯下方延伸并且与电路连接；以及变压器的金属之上绕组，该顶部绕组围绕磁芯延伸并且与电路连接；引线框架，具有与变压器连接的输入-输出焊盘；以及模制材料，覆盖硅衬底、变压器和除输入输出-焊盘之外的引线框架。变压器的初级绕组和次级绕组被底部绕组和顶部绕组的一部分限定并且不彼此电连接。
变压器还可以包括在硅衬底中的PN结，该PN结将变压器的初级侧和次级侧隔离。变压器模块还可以包括将变压器连接到引线框架的线。金属可以是铜。
根据以下参考附图对本发明的优选实施例的详细描述，本发明的上述和其它特征、组件、特性、步骤和优点将变得更显而易见。
附图说明
图1表示根据本发明优选实施例的集成变压器电路模块。
图2至图25表示制造图1所示的变压器电路模块所包括的工艺步骤。
图26表示根据本发明另一个优选实施例的集成变压器电路模块。
图27至图45表示根据本发明的另一个优选工艺制造图26所示的变压器电路模块所包括的工艺步骤。
图46表示根据本发明另一个优选实施例的集成变压器电路模块。
图47表示根据本发明另一个优选实施例的集成变压器电路模块。
图48表示制造作为绝缘层的光敏聚酰亚胺的工艺。
具体实施方式
与传统变压器相比，集成到衬底中的变压器允许增加绕组金属的厚度。因此，变压器可以传输增加的电流，同时保持较小的物理尺寸。因此，这种变压器可以与其他电子组件集成，并且可以用于较小体积、较高功率的电路中。
图1表示根据本发明优选实施例的集成变压器电路模块的横截面。如图所示，该电路模块可以包括：硅衬底110，在再分布层(RDL)内的变压器100，该再分布层(RDL)包括位于硅衬底110上的层压金属层140和绝缘层120；以及位于RDL上用模制材料190包覆模制(overmold)的电路。
图1表示硅衬底110可以包括限定源极S和漏极D的掺杂区域以及限定晶体管130的栅极G的金属层(例如在虚线椭圆内)。晶体管130可以通过绝缘材料120内的金属层140互连。可以使用典型的半导体处理技术来形成金属层140。尽管衬底110是硅，但其他材料也是可行的，包括陶瓷、复合材料、层压印刷电路板(PCB)或可以包括或不包括集成电路和布线的另一种合适材料。
图1中的变压器100包括：在磁芯周围缠绕且与金属层140连接的金属绕组。金属绕组可以由铜、铝、银、金、任何其他合适的金属、金属层的组合或合金制成。例如，绕组可以由镀覆铜金属制成。变压器的金属绕组可以比金属层140厚，这允许变压器的金属绕组传输较高的电流。例如，金属绕组的厚度在制造公差内可以是约15μm或更大，并且每一个金属层140的厚度在制造公差内可以达到约3μm。磁芯可以由钴合金诸如CoNiFe、CoFeSi、CoZrO、CoZrTa制成，由软合金诸如Ni、Fe、NiFe制成，或者可以由任何合适的磁性材料制成。
尽管图1表示变压器100的单个横截面，但应当理解，变压器的金属绕组包括与初级电路连接的初级绕组和与次级电路连接的次级绕组。可以使用电感器代替变压器100，其中只有单个绕组。
图1表示硅衬底110中的PN结180(在虚线框内)用于隔离变压器100的初级侧和次级侧之间的电路。例如，初级侧的功率晶体管可以由图1右侧的晶体管限定，并且次级侧的同步整流器可以由图1左侧的晶体管限定。
诸如陶瓷电容器、二极管、MOSFET、片上电路等较大电子组件195可以位于RDL上。电子组件195可以用诸如树脂的介电模制材料190包覆模制，以电隔离电子组件195并且环保地物理地保护电子组件195。用于将电路模块电互连到电源、控制信号、外部电路等的输入-输出I/O焊盘160可以位于硅衬底110的与RDL相对的侧上，并且可以通过硅过孔(TSV)175与RDL连接，尽管其他接口特征和技术也是可行的。
图2至图25表示可以用于制造图1所示电路模块的连续工艺步骤。为简洁起见，可以省略先前关于图1描述的特征的描述。
图2表示包括层压绝缘层220和金属层240在内的RDL、以及使用常规半导体处理技术形成在硅衬底210中并通过硅衬底210的TSV275。如果衬底210不是硅，则可以通过镀覆、丝网印刷或任何其他合适的工艺用导电材料填充通孔。图3表示形成在RDL上的第一种子金属342。例如，种子金属可以是Ni、Cr、Au、Cu或可以沉积或电镀覆(electroplate)在RDL顶部的任何其他合适的材料。图4表示被设置为覆盖第一种子金属442的部分且暴露第一种子金属442的其他部分的图案化的抗蚀剂膜480。
图5表示通过在第一种子金属542的暴露部分上电解镀覆铜而形成变压器的底部绕组552。尽管图5表示单个横截面，但应该理解形成了多个电隔离的底部绕组。底部绕组可以由单个步骤或多个步骤形成。在变压器中，一些底部绕组限定初级绕组的一部分，而一些底部绕组限定次级绕组的一部分。在电感器中，底部绕组限定电感器绕组的一部分。在图6所示的步骤中，抗蚀剂膜被剥离，并且第一种子金属被蚀刻，留下底部绕组652。由底部绕组652限定的变压器或电感器的绕组部分和第一种子金属的剩余部分与顶部金属层640和顶部绝缘层620直接接触。图7表示在底部绕组752上和周围形成绝缘层720。
图48表示制造作为绝缘层的光敏聚酰亚胺(PSPI)的工艺。图48表示通过以下方式形成绝缘层720：(1)在衬底10上涂覆未固化的正型或负型PSPI 5；(2)通过掩模90用紫外(UV)辐射图案化涂覆的未固化PSPI 15；(3)使经辐射的涂覆的未固化的PSPI 25显影，从而产生掩模90的图案化的正的或负的图像；以及(4)通过热处理来固化图案化的PSPI 35以使底部绕组752的部分暴露。绝缘层720可以是聚酰亚胺、Su-8、酚醛抗蚀剂或任何其他合适的材料。
图8表示第二种子金属844形成在绝缘层820之上并且与底部绕组852的先前暴露的部分接触。图9表示图案化的抗蚀剂膜980形成在第二种子金属944之上，从而暴露第二种子金属944的一部分。图10表示通过在第二种子金属的由抗蚀剂膜1080暴露的部分上电镀覆任何前述材料而形成磁芯1060。
在图11所示的步骤中，抗蚀剂膜被剥离，并且暴露的第二种金属被蚀刻掉，从而暴露磁芯1160。图12表示通过先前关于图48描述的工艺在磁芯1260上和周围形成绝缘层1220。图13表示第三种子金属1346形成在绝缘层1320之上并且与底部绕组1352在接触孔CH中的暴露部分接触。
图14表示图案化的抗蚀剂膜1480形成在第三种子金属1446之上，从而暴露接触孔CH中的第三种子金属1446的部分。图15表示通过在第三种子金属1546的暴露部分上电解镀覆铜而形成变压器的绕组连接部1555。在图16所示的步骤中，抗蚀剂膜被剥离，从而暴露第三种金属1646和绕组连接部1655。
图17表示图案化的抗蚀剂膜1780形成在第三种子金属1746之上，从而暴露第三种子金属1746和绕组连接部1755的一部分。图18表示通过在第三种子金属的暴露部分和绕组连接部1855上电解镀覆铜而形成变压器之上绕组1854，从而与底部绕组1852形成电连接。尽管图1 8表示单个横截面，但应该理解顶部绕组1854与不同的底部绕组连接。多个顶部绕组可以在单个步骤或多个步骤中形成。在变压器中，一些顶部绕组限定初级绕组的一部分，而一些顶部绕组限定次级绕组的一部分。在电感器中，顶部绕组限定电感器绕组的一部分。图19表示在顶部绕组1954和第三种子金属1946的部分之上形成图案化的抗蚀剂膜1980，从而暴露顶部绕组1954的部分。
图20表示通过在顶部绕组2054的暴露部分上电解镀覆(electrolyticallyplating)铜而形成RDL连接层2045。图21表示在顶部绕组2154之上形成图案化的抗蚀剂膜2180，从而暴露RDL连接层2145。
图22表示通过在RDL连接层的暴露部分上电解镀覆铜而形成RDL连接焊盘2247。在图23所示的步骤中，抗蚀剂膜被剥离，并且暴露的第三种子金属被蚀刻，从而暴露顶部绕组2354、RDL连接层2345和RDL连接焊盘2347。图24表示在顶部绕组、RDL连接层和RDL连接焊盘2447上和周围形成绝缘层2420，从而使用先前关于图48描述的工艺暴露RDL连接焊盘2447。整个顶部绕组2454被绝缘层2420覆盖，从而提高了电路模块的隔离度。
图25表示将电路和变压器集成到硅衬底中，其中电子组件2595与RDL层连接，然后用如酚醛树脂的模制材料2590包覆模制，以完成集成变压器电路模块。电子组件2595可以包括有源组件诸如晶体管，以及无源组件诸如电阻器、电容器、电感器和二极管。电子组件2595可以提供控制信号。例如，如果集成变压器电路模块用于DC-DC转换器应用，则电子组件2595可以包括控制IC，该控制IC例如调节集成变压器电路模块的初级侧中的功率晶体管。
图26表示根据本发明另一个优选实施例的集成变压器电路模块的截面图。类似于图1所示的优选实施例，图26表示电路模块可以包括：硅衬底2610，在RDL内的变压器2600，该RDL包括位于硅衬底2610上的层压金属层2640和绝缘层2620；以及在RDL上用模制材料2690包覆模制的电路。然而，如图26所示，变压器2600中之上绕组2654被形成为与底部绕组2652直接接触而没有绕组连接层。此外，顶部绕组2654、和覆盖顶部绕组2654的绝缘材料在RDL上方延伸。
包括顶部绕组2654和底部绕组2652在内的变压器的金属绕组比金属层2640厚，这允许变压器的金属绕组传输较高的电流。例如，在制造公差范围内，底部绕组2652的厚度可以是约15μm并且顶部绕组2654的厚度可以是约15μm或更大，并且每一个金属层2640在制造公差内可以达约3μm。变压器的磁芯可以包括前面描述的任何材料。与传统变压器相比，顶部绕组2654可以比底部绕组2652厚，这允许变压器承载较高的电流并且具有较强的散热能力。
尽管图26表示变压器2600的单个横截面，但应当理解，变压器的金属绕组包括与初级电路连接的初级绕组和与次级电路连接的次级绕组。可以使用电感器代替变压器2600，其中只有单个绕组。
图27至图45表示可以用于制造图26所示电路模块的连续工艺步骤。为简洁起见，可以省略先前描述的特征的描述。
图27表示包括层压绝缘层2720和金属层2740在内的RDL、以及使用常规半导体处理技术形成在硅衬底2710中并通过硅衬底210的TSV 2775。图28表示形成在RDL上的第一种子金属2842。图29表示被设置为覆盖第一种子金属2942的一部分且暴露第一种子金属2942的一部分的图案化的抗蚀剂膜2980。
图30表示通过在第一种子金属的暴露部分上电解镀覆铜而形成变压器的底部绕组3052。尽管图30表示单个横截面，但应该理解形成了多个电隔离的底部绕组。底部绕组可以由单个步骤或多个步骤形成。在变压器中，一些底部绕组限定初级绕组的一部分，而一些底部绕组限定次级绕组的一部分。在电感器中，底部绕组限定电感器绕组的一部分。在图31所示的步骤中，抗蚀剂膜被剥离，第一种子金属3142被蚀刻，从而留下底部绕组3152并且暴露绝缘层3120的部分。变压器或电感器的绕组的被底部绕组3152限定的部分和第一种子金属3142的剩余部分与顶部金属层3140和顶部绝缘层3120直接接触。图32表示通过关于图48描述的工艺在底部绕组3252上和周围形成绝缘层3220。
图33表示第二种子金属3344形成在绝缘层3320之上并且与底部绕组3352的先前暴露的部分接触。图34表示图案化的抗蚀剂膜3480形成在第二种子金属3444之上，从而暴露第二种子金属3444的一部分。图35表示通过在第二种子金属的由抗蚀剂膜3580暴露的部分上电镀覆任何前述材料而形成磁芯3560。
在图36所示的步骤中，抗蚀剂膜被剥离，并且暴露的第二种金属被蚀刻掉，从而暴露磁芯3660和绝缘层3620。图37表示通过使用关于图48描述的工艺在磁芯3760上和周围形成绝缘层3720。图38表示第三种子金属3846形成在绝缘层3820之上并且与底部绕组3852的暴露部分接触。
图39表示图案化的抗蚀剂膜3980形成在第三种子金属3946之上，从而暴露第三种子金属3946的部分。图40表示通过在第三种子金属的暴露部分上电解镀覆铜而形成变压器之上绕组4054。尽管图40表示单个横截面，但应该理解顶部绕组4054与不同的底部绕组连接。多个顶部绕组可以在单个步骤或多个步骤中形成。在变压器中，一些顶部绕组限定初级绕组的一部分，而一些顶部绕组限定次级绕组的一部分。在电感器中，顶部绕组限定电感器绕组的一部分。在图18所示的步骤中，抗蚀剂膜被剥离，从而暴露第三种子金属4146和顶部绕组层4154的部分。
图42表示在顶部绕组和第三种子金属4246的部分上形成图案化的抗蚀剂膜4280，从而暴露第三种子金属4246的其他部分，并且通过在第三种子金属4246的暴露部分上电解镀覆铜而形成用于分立电子组件的RDL连接焊盘4255。在图43所示的步骤中，抗蚀剂膜被剥离，并且暴露的第三种金属被蚀刻掉，从而暴露顶部绕组4354和RDL连接焊盘4355。图44表示绝缘层4420形成在顶部绕组上和周围以及RDL连接焊盘4455周围，从而通过图案化抗蚀剂膜、对抗蚀剂膜进行热处理然后剥离抗蚀剂膜，暴露RDL连接焊盘4455的顶表面。整个顶部绕组被绝缘层4420覆盖，从而提高了电路模块的隔离度。
图45表示将电路和变压器集成到硅衬底中，其中电子组件4595与RDL连接焊盘连接，然后用模制材料4590(例如Su-8或Novalac树脂)进行包覆模制，以完成集成变压器电路模块。电子组件4595可以包括有源组件诸如晶体管，以及无源组件诸如电阻器、电容器、电感器和二极管。电子组件4595可以提供控制信号。例如，如果集成变压器电路模块用于DC-DC转换器应用，则电子组件4595可以包括控制IC，该控制IC例如调节集成变压器电路模块的初级侧中的功率晶体管。
图46表示根据本发明另一个优选实施例的集成变压器电路模块。图46表示硅衬底4610可以包括限定源极S和漏极D的掺杂区域以及限定晶体管4630的栅极G的金属层(例如在虚线椭圆内)。晶体管4630可以通过绝缘材料4620内的金属层4640互连。可以使用典型的半导体处理技术来形成金属层4640。
图46中的变压器4600包括镀覆铜金属绕组，该绕组围绕磁芯缠绕并与金属层4640连接。变压器的金属绕组比金属层4640厚，这允许变压器的金属绕组传输较高的电流。例如，在制造公差范围内，底部绕组的厚度可以是约15μm，顶部绕组的厚度可以是约15μm或更大，并且每一个金属层4640的厚度在制造公差范围内可以达到约3μm。变压器的磁芯可以由前面描述的任何材料制成。
尽管图46表示变压器4600的单个横截面，但应当理解，变压器的金属绕组包括与初级电路连接的初级绕组和与次级电路连接的次级绕组。可以使用电感器代替变压器4600，其中只有单个绕组。
图46表示硅衬底4610中的PN结4680(在虚线框内)用于隔离变压器4600的初级侧和次级侧之间的电路。例如，初级侧的功率晶体管可以由图46右侧的晶体管限定，并且次级侧的同步整流器可以由图46左侧的晶体管限定。
较大的分立电子组件4695，例如陶瓷电容器、二极管、MOSFET、片上电路等，可以位于RDL上并且与RDL的镀覆RDL的连接焊盘连接。如图46所示，变压器4600和硅衬底4610可以使用焊球4655或其他合适的方法安装或连接到引线框架4665。可选地，分立电子组件4695可以与引线框架4665直接连接和/或与RDL的底部直接连接。
图46表示包括变压器4600、硅衬底4610、电子组件4695和引线框架4665在内的电路使用诸如树脂的介电模制材料4690进行包覆模制，从而电隔离电路以及对电路进行环保地物理地保护。引线框架4665的输入-输出(I/O)焊盘4660可以用于将电路模块电互连到电源、控制信号、外部电路等。例如，I/O焊盘4660可以用于将电路模块连接到主衬底或PCB(未示出)。
图46所示的电路模块可以通过与图2至图24所示的方法类似的方法制成。在图24所示的步骤之后，可以将引线框架4665与RDL连接，并且可以将电子组件4695与引线框架4665和/或RDL连接。然后，可以用介电模制材料4690包覆模制电路模块。
变压器4600可以在RDL的底面下方延伸，类似于图26中变压器2600如何在RDL的顶面上方延伸。
图47表示根据本发明另一个优选实施例的集成变压器电路模块。图47表示硅衬底4710可以包括对源极S和漏极D加以限定的掺杂区域以及对晶体管4730的栅极G加以限定的金属层(例如在虚线椭圆内)。晶体管4730可以通过绝缘材料4720内的金属层4740互连。可以使用典型的半导体处理技术来形成金属层4740。
图47中的变压器4700包括镀覆铜金属绕组，其围绕磁芯延伸并与金属层4740连接。变压器的金属绕组比金属层4740厚，这允许变压器的金属绕组传输较高的电流。例如，在制造公差范围内，底部绕组的厚度可以是约15μm，顶部绕组的厚度可以是约15μm或更大，并且每一个金属层4740的厚度在制造公差范围内可以达到约3μm。变压器的磁芯可以包括前面描述的任何材料。
尽管图47表示变压器4700的单个横截面，但应当理解，变压器的金属绕组包括与初级电路连接的初级绕组和与次级电路连接的次级绕组。可以使用电感器代替变压器4700，其中只有单个绕组。
图47表示硅衬底4710中的PN结4780(在虚线框内)用于隔离变压器4700的初级侧和次级侧之间的电路。例如，初级侧的功率晶体管可以由图47右侧的晶体管限定，并且次级侧的同步整流器可以由图47左侧的晶体管限定。
较大的分立电子组件4795，例如陶瓷电容器、二极管、MOSFET、片上电路等，可以位于RDL上并且与电镀覆RDL连接焊盘连接。如图47所示，变压器4700和硅衬底4710可以安装或连接到引线框架4765。RDL之上可以使用线4755或其他合适的方法来线接合到引线框架4765。可选地，分立电子组件4795可以与RDL之上连接，或者可以与引线框架4765直接连接。
图47表示包括变压器4700、硅衬底4710、电子组件4795、引线框架4765和线4755的电路使用诸如Su-8或Novalac树脂的介电模制材料4790进行包覆模制，从而电隔离电路以及对电路进行环保地物理地保护。引线框架4765的输入-输出(I/O)焊盘4760用于将电路模块电互连到电源、控制信号、外部电路等。例如，I/O焊盘4760可以用于将电路模块连接到主衬底或PCB(未示出)。
图47所示的电路模块可以通过与图2至图24所示类似的方法制成。在图24所示的步骤之后，引线框架4765可以与硅衬底4710连接，电子组件4795可以与引线框架4765和/或RDL连接，并且可以进行线接合以形成线4755。然后，可以用介电模制材料4790包覆模制电路模块。
图47中的变压器4700可以在RDL的顶面上方延伸，类似于图26中变压器2600如何在RDL的顶面上方延伸。
应当理解，上述描述仅仅用于说明本发明。在不脱离本发明的情况下，本领域技术人员可以设计出各种替代和修改。因此，本发明旨在包含落在所附权利要求范围内的所有这些替代、修改和变化。

Claims (42)

1.一种变压器模块，包括：
衬底；
多个金属层和多个绝缘层，层压在所述硅衬底上；
变压器的由金属制成的第一底部绕组和第二底部绕组，所述第一底部绕组与所述多个金属层中的第一金属层直接接触，并且所述第二底部绕组与所述多个金属层中的第二金属层直接接触；
所述多个绝缘层中的第一绝缘层，所述第一绝缘层位于所述第一底部绕组和所述第二底部绕组上；
磁芯，位于所述第一绝缘层上；
所述多个绝缘层中的第二绝缘层，位于所述磁芯上；
由所述金属制成的所述变压器的第一顶部绕组和第二顶部绕组，位于所述磁芯和第二绝缘层的一部分上，所述第一顶部绕组与所述多个金属层中的所述第一金属层直接接触，所述第二顶部绕组与所述多个金属层中的所述第二金属层直接接触；
所述多个绝缘层中的第三绝缘层，位于所述第一顶部绕组和所述第二顶部绕组上；
电子组件，位于所述第三绝缘层上并且与所述变压器连接；以及
模制材料，位于所述电子组件上，其中
所述第一底部绕组和所述第一顶部绕组包括在所述变压器的初级绕组中，并且所述第二底部绕组和所述第二顶部绕组包括在所述变压器的次级绕组中，以及
所述变压器的所述初级绕组和所述次级绕组不彼此电连接。
2.根据权利要求1所述的变压器模块，其中，所述衬底包括硅。
3.根据权利要求1或2所述的变压器模块，还包括位于所述衬底上的电路；其中
所述变压器与所述电路位于所述衬底的同一侧上。
4.根据权利要求2所述的变压器模块，还包括在所述衬底中的PN结，所述PN结将所述变压器的初级侧和次级侧隔离。
5.根据权利要求1至4中的一项所述的变压器模块，还包括输入-输出焊盘，所述输入-输出焊盘位于所述衬底的与所述变压器所在的一侧相对的相对侧上。
6.根据权利要求1至5中的一项所述的变压器模块，其中，所述第一顶部绕组和所述第二顶部绕组在安装有所述电子组件的表面上方延伸。
7.根据权利要求1至6中的一项所述的变压器模块，其中，所述金属是铜。
8.一种制造变压器模块的方法，包括：
提供衬底；
在所述衬底上形成多个金属层；
沉积金属以形成变压器的第一底部绕组和第二底部绕组，所述第一底部绕组与所述多个金属层中的第一金属层直接接触，并且所述第二底部绕组与所述多个金属层中的第二金属层直接接触；
在所述第一底部绕组和所述第二底部绕组上形成第一绝缘层；
在所述第一绝缘层上电镀覆磁芯；
在所述磁芯上形成第二绝缘层；
沉积所述金属以在所述第二绝缘层上形成所述变压器的第一顶部绕组和第二顶部绕组，所述第一顶部绕组和所述第二顶部绕组围绕所述磁芯延伸，所述第一顶部绕组与所述多个金属层中的所述第一金属层直接接触，并且所述第二顶部绕组与所述多个金属层中的所述第二金属层直接接触；
在所述第一顶部绕组和所述第二顶部绕组上形成第三绝缘层；
将电子组件安装在所述第三绝缘层上，使得所述电子组件与所述变压器连接；以及
用模制材料对所述电子组件进行包覆模制，其中
所述第一底部绕组和所述第一顶部绕组包括在所述变压器的初级绕组中，并且所述第二底部绕组和所述第二顶部绕组包括在所述变压器的次级绕组中；以及
所述变压器的所述初级绕组和所述次级绕组不彼此电连接。
9.根据权利要求8所述的方法，其中，所述金属是电镀覆铜。
10.一种变压器模块，包括：
硅衬底；
电路，位于所述硅衬底的包括输入-输出焊盘的第一侧上；
变压器的金属的底部绕组，所述底部绕组位于所述硅衬底的第二侧上并且通过所述硅衬底与所述电路接触；
第一绝缘层，位于所述底部绕组上；
磁芯，位于所述第一绝缘层上；
第二绝缘层，位于所述磁芯上；
所述变压器的所述金属之上绕组，所述顶部绕组围绕所述磁芯和所述第二绝缘层的一部分延伸并且通过所述硅衬底与所述电路接触；
第三绝缘层，位于所述顶部绕组上；
电子组件，位于所述第三绝缘层上并且与所述变压器连接；以及
模制材料，位于所述电子组件上，其中
所述变压器的初级绕组和次级绕组被所述底部绕组和所述顶部绕组的一部分限定，并且不彼此电连接。
11.根据权利要求10所述的变压器模块，还包括在所述硅衬底中的PN结，所述PN结将所述变压器的初级侧和次级侧隔离。
12.根据权利要求10或11所述的变压器模块，其中，所述金属是铜。
13.一种制造变压器模块的方法，所述方法包括：
提供硅衬底；
在所述硅衬底的包括输入-输出焊盘的第一侧上形成电路；
在所述硅衬底的第二侧上沉积金属以形成变压器的与所述电路接触的底部绕组；
在所述底部绕组上形成第一绝缘层；
在所述第一绝缘层上电镀覆磁芯；
在所述磁芯上形成第二绝缘层；
在所述第二绝缘层上沉积所述金属以形成所述变压器之上绕组，所述顶部绕组围绕所述磁芯延伸并且通过所述硅衬底与所述电路接触；
在所述顶部绕组上形成第三绝缘层；
将电子组件安装在所述第三绝缘层上，使得所述电子组件与所述变压器连接；以及
用模制材料对所述电子组件进行包覆模制，其中
所述变压器的初级绕组和次级绕组被所述底部绕组和所述顶部绕组的一部分限定，并且不彼此电连接。
14.根据权利要求13所述的方法，其中，所述金属是电镀覆铜。
15.一种变压器模块，包括：
硅衬底；
电路，位于所述硅衬底的第一侧上；
变压器的金属的底部绕组，所述底部绕组位于所述硅衬底的第二侧上并且与所述电路连接；
第一绝缘层，位于所述底部绕组上；
磁芯，位于所述第一绝缘层上；
第二绝缘层，位于所述磁芯上；
所述变压器的所述金属之上绕组，所述顶部绕组围绕所述磁芯和所述第二绝缘层的一部分延伸并且与所述电路连接；
第三绝缘层，覆盖所述顶部绕组；
引线框架，具有与所述变压器连接的输入-输出焊盘；以及
模制材料，覆盖所述硅衬底、所述变压器和除所述输入-输出焊盘外的所述引线框架，其中
所述变压器的初级绕组和次级绕组被所述底部绕组和所述顶部绕组的一部分限定，并且不彼此电连接。
16.根据权利要求15所述的变压器模块，还包括在所述硅衬底中的PN结，所述PN结将所述变压器的初级侧和次级侧隔离。
17.根据权利要求15或16所述的变压器模块，还包括将所述变压器连接到所述引线框架的线。
18.根据权利要求15至17中的一项所述的变压器模块，其中，所述金属是电镀覆铜。
19.一种电路模块，包括：
再分布层，包括：
金属层；
绝缘层；以及
磁性组件，包括第一金属绕组，所述第一金属绕组围绕磁芯延伸并且与所述金属层连接；
衬底，与所述再分布层的第一侧连接并且包括第一晶体管和第二晶体管；以及
电子组件，与所述再分布层的与所述第一侧相对的第二侧连接；其中
所述第一金属绕组比所述金属层厚。
20.根据权利要求19所述的电路模块，其中，所述衬底包括硅以及在所述第一晶体管与所述第二晶体管之间的PN结。
21.根据权利要求19或20所述的电路模块，其中，所述第一金属绕组的一部分延伸超出所述再分布层的表面。
22.根据权利要求19至21中的一项所述的电路模块，其中，所述衬底包括输入-输出焊盘，所述输入-输出焊盘位于所述衬底的与所述再分布层所在的所述衬底的一侧相对相对侧上。
23.根据权利要求19至21中的一项所述的电路模块，还包括与所述再分布层或所述衬底连接的引线框架。
24.根据权利要求23所述的电路模块，还包括线；其中
所述引线框架与所述衬底连接；以及
所述线与所述引线框架和所述再分布层连接。
25.根据权利要求19至24中的一项所述的电路模块，其中，所述磁性组件是变压器并且还包括围绕所述磁芯延伸的第二金属绕组。
26.根据权利要求25所述的电路模块，其中
所述第一晶体管与所述第一金属绕组连接；以及
所述第二晶体管与所述第二金属绕组连接。
27.根据权利要求25或26所述的电路模块，其中，所述第一金属绕组和所述第二金属绕组彼此电绝缘。
28.根据权利要求19至24中的一项所述的电路模块，其中，所述磁性组件是电感器。
29.一种变压器模块，包括：
衬底；
绝缘层，位于所述衬底上，并且包括：
多个金属层；
磁芯；
变压器的由金属制成的第一底部绕组和第二底部绕组，所述第一底部绕组与所述多个金属层中的第一金属层直接接触，并且所述第二底部绕组与所述多个金属层中的第二金属层直接接触；以及
由所述金属制成的所述变压器的第一顶部绕组和第二顶部绕组，位于所述磁芯上，所述第一顶部绕组与所述多个金属层中的所述第一金属层直接接触，所述第二顶部绕组与所述多个金属层中的所述第二金属层直接接触；
电子组件，位于所述绝缘层上并且与所述变压器连接；以及
模制材料，位于所述电子组件上，其中
所述第一底部绕组和所述第一顶部绕组包括在所述变压器的初级绕组中，并且所述第二底部绕组和所述第二顶部绕组包括在所述变压器的次级绕组中，以及
所述变压器的所述初级绕组和所述次级绕组不彼此电连接。
30.根据权利要求29所述的变压器模块，其中，所述衬底包括硅。
31.根据权利要求29或30所述的变压器模块，还包括位于所述衬底上的电路；其中
所述变压器与所述电路位于所述衬底的同一侧上。
32.根据权利要求30所述的变压器模块，还包括在所述衬底中的PN结，所述PN结将所述变压器的初级侧和次级侧隔离。
33.根据权利要求29至32中的一项所述的变压器模块，还包括输入-输出焊盘，所述输入-输出焊盘位于所述衬底的与所述变压器所在的所述衬底的一侧相对的相对侧上。
34.根据权利要求29至33中的一项所述的变压器模块，其中，所述多个顶部绕组在安装有所述电子组件的表面上方延伸。
35.根据权利要求29至34中的一项所述的变压器模块，其中，所述金属是铜。
36.一种变压器模块，包括：
硅衬底；
电路，位于所述硅衬底的包括输入-输出焊盘的第一侧上；
绝缘层，位于所述硅衬底的第二侧上，并且包括：
磁芯；
变压器的金属的底部绕组，所述底部绕组在所述磁芯下方延伸并且通过所述硅衬底与所述电路接触；以及
所述变压器的所述金属之上绕组，所述顶部绕组围绕所述磁芯延伸并且通过所述硅衬底与所述电路接触；
电子组件，位于所述绝缘衬底上并且与所述变压器连接；以及
模制材料，位于所述电子组件上，其中
所述变压器的初级绕组和次级绕组被所述底部绕组和所述顶部绕组的一部分限定，并且不彼此电连接。
37.根据权利要求36所述的变压器模块，还包括在所述硅衬底中的PN结，所述PN结将所述变压器的初级侧和次级侧隔离。
38.根据权利要求36或37所述的变压器模块，其中，所述金属是铜。
39.一种变压器模块，包括：
硅衬底；
电路，位于所述硅衬底的第一侧上；
绝缘层，位于所述硅衬底的第二侧上，并且包括：
磁芯；
变压器的金属的底部绕组，所述底部绕组在所述磁芯下方延伸并且与所述电路连接；以及
所述变压器的所述金属之上绕组，所述顶部绕组围绕所述磁芯延伸并且与所述电路连接；
引线框架，具有与所述变压器连接的输入-输出焊盘；以及
模制材料，覆盖所述硅衬底、所述变压器和除所述输入-输出焊盘外的所述引线框架，其中
所述变压器的初级绕组和次级绕组被所述底部绕组和所述顶部绕组的一部分限定，并且不彼此电连接。
40.根据权利要求39所述的变压器模块，还包括在所述硅衬底中的PN结，所述PN结将所述变压器的初级侧和次级侧隔离。
41.根据权利要求39或40所述的变压器模块，还包括将所述变压器连接到所述引线框架的线。
42.根据权利要求39至34中的一项所述的变压器模块，其中，所述金属是铜。
CN202080061361.0A 2019-10-08 2020-10-07 集成变压器模块 Pending CN114424303A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962912247P 2019-10-08 2019-10-08
US62/912,247 2019-10-08
PCT/US2020/054514 WO2021071900A1 (en) 2019-10-08 2020-10-07 Integrated transformer module

Publications (1)

Publication Number Publication Date
CN114424303A true CN114424303A (zh) 2022-04-29

Family

ID=75437504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061361.0A Pending CN114424303A (zh) 2019-10-08 2020-10-07 集成变压器模块

Country Status (3)

Country Link
US (1) US20220344260A1 (zh)
CN (1) CN114424303A (zh)
WO (1) WO2021071900A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220216295A1 (en) * 2021-01-07 2022-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor, semiconductor device including the same, and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138800A1 (ja) * 2006-06-01 2007-12-06 Murata Manufacturing Co., Ltd. 積層型バルントランス
US8130067B2 (en) * 2010-05-11 2012-03-06 Texas Instruments Incorporated High frequency semiconductor transformer
US11197374B2 (en) * 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
IT201600098500A1 (it) * 2016-09-30 2018-03-30 St Microelectronics Srl Micro-trasformatore con confinamento del campo magnetico e metodo di fabbricazione dello stesso

Also Published As

Publication number Publication date
WO2021071900A8 (en) 2022-04-14
WO2021071900A1 (en) 2021-04-15
US20220344260A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US20220277878A1 (en) Inductor component
TWI293796B (zh)
US9153547B2 (en) Integrated inductor structure and method of fabrication
US8879276B2 (en) Flexible circuit assembly and method thereof
US10490478B2 (en) Chip packaging and composite system board
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
CN101690434B (zh) 元器件内置基板的制造方法
CN111433906B (zh) 一种内部电源焊盘间距更小的半导体封装
US10952326B2 (en) Printed wiring board and switching regulator
US9620448B1 (en) Power module
JP2008171965A (ja) 超小型電力変換装置
US9462704B1 (en) Extended landing pad substrate package structure and method
US10079161B2 (en) Method for producing a semiconductor package
EP3547353B1 (en) Packaging process
CN108364929A (zh) 半导体装置以及半导体装置的制造方法
CN112103028B (zh) 电感器部件
US20200128675A1 (en) Laminated circuit board, and electronic component
TW200845246A (en) High-density fine line package structure and method for fabricating the same
WO2019227956A1 (zh) 一种无线传输模组及制造方法
US20220344260A1 (en) Integrated transformer module
JP3661380B2 (ja) 平面型インダクタ
CN116134563A (zh) 集成磁性组件
CN105321896B (zh) 嵌入式芯片封装技术
US20070267759A1 (en) Semiconductor device with a distributed plating pattern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination