CN114420711A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN114420711A
CN114420711A CN202210126465.6A CN202210126465A CN114420711A CN 114420711 A CN114420711 A CN 114420711A CN 202210126465 A CN202210126465 A CN 202210126465A CN 114420711 A CN114420711 A CN 114420711A
Authority
CN
China
Prior art keywords
electrode
substrate
layer
display
binding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210126465.6A
Other languages
English (en)
Inventor
张有为
程一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Boe Display Technology Co ltd
BOE Technology Group Co Ltd
Original Assignee
Nanjing Boe Display Technology Co ltd
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Boe Display Technology Co ltd, BOE Technology Group Co Ltd filed Critical Nanjing Boe Display Technology Co ltd
Priority to CN202210126465.6A priority Critical patent/CN114420711A/zh
Publication of CN114420711A publication Critical patent/CN114420711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示基板及其制备方法、显示装置，所述显示基板包括：基底，包括显示区和至少位于所述显示区一侧的绑定区；像素定义层，位于所述基底的一侧，且位于所述显示区和所述绑定区，其中，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离。本实施例提供的方案，减少了位于绑定区的像素定义层的厚度，减少了像素定义层与绑定焊盘之间的段差，可以提高后续IC绑定的良率。

Description

显示基板及其制备方法、显示装置
技术领域
本公开实施例涉及但不限于显示技术，尤指显示基板及其制备方法、显示装置。
背景技术
自发光显示技术中不管是有机发光二极管(Organic Light Emitting Diode，OLED)抑或量子点发光二极管(Quantum dot Light Emitting Diode，QLED)显示技术，不管打印工艺抑或蒸镀工艺，皆需于像素中制作出孔洞设计，方便后段OLED/QLED蒸镀或打印相关发光材料进入孔洞内，业界中俗称像素定义层(Pixel Definiton Layer或Bank Layer，简称PDL)。蒸镀或打印设计中对其Bank厚度有所需求。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种显示基板及其制备方法、显示装置，提高绑定良率。
一方面，本公开实施例提供一种显示基板，包括：
基底，包括显示区和至少位于所述显示区一侧的绑定区；
像素定义层，位于所述基底的一侧，且位于所述显示区和所述绑定区，其中，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离。
另一方面，本公开实施例提供了一种显示基板的制备方法，包括：
在基底的一侧形成设置有像素开口的像素定义层，所述基底包括显示区和至少位于所述显示区一侧的绑定区，所述像素定义层设置在所述显示区和所述绑定区，所述像素开口设置在所述显示区；
在所述像素定义层远离所述基底一侧涂覆光刻胶，进行半色调掩膜曝光、显影和灰化处理，使得显影后所述像素开口的底部无光刻胶，灰化处理后所述像素开口的侧壁至少部分覆盖有光刻胶；且覆盖位于所述显示区的像素定义层的光刻胶的曝光程度与覆盖位于所述绑定区的像素定义层的光刻胶的曝光程度不同，以使得灰化处理后，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离；
剥离所述光刻胶。
又一方面，本公开实施例提供一种显示装置，包括上述显示基板。
本公开实施例包括一种显示基板及其制备方法、显示装置，所述显示基板包括：基底，包括显示区和至少位于所述显示区一侧的绑定区；像素定义层，位于所述基底的一侧，且位于所述显示区和所述绑定区，其中，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离。本实施例提供的方案，减少了位于绑定区的像素定义层的厚度，减少了像素定义层与绑定焊盘之间的段差，可以提高后续IC绑定的良率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本发明的技术方案，并不构成对技术方案的限制。
图1为一示例性实施例提供的显示基板平面示意图；
图2为图1所示显示基板AA方向剖视图；
图3为一示例性实施例提供的形成栅电极和第一电极后的示意图；
图4为一示例性实施例提供的形成有源层后的示意图；
图5为一示例性实施例提供的形成源电极、漏电极和第二电极后的示意图；
图6为一示例性实施例提供的形成第二绝缘层后的示意图；
图7为一示例性实施例提供的形成平坦层后的示意图；
图8为一示例性实施例提供的形成阳极和第三电极后的示意图；
图9为一示例性实施例提供的形成像素定义层后的示意图；
图10为一示例性实施例提供的灰化处理后的示意图；
图11为另一示例性实施例提供的显示基板示意图；
图12为又一示例性实施例提供的显示基板示意图；
图13为又一示例性实施例提供的显示基板示意图；
图14为本公开实施例提供的显示基板的制备方法流程图。
具体实施方式
下文中将结合附图对本公开实施例进行详细说明。在不冲突的情况下，本公开实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的实施方式不局限于附图所示的形状或数值。
本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，并不表示任何顺序、数量或者重要性。
在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在公开中说明的词句，根据情况可以适当地更换。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本公开中，沟道区域是指电流主要流过的区域。
在本公开中，可以是第一极为漏电极、第二极为源电极，或者可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。
在本公开中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本公开中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
目前OLED发光材料主流采用蒸镀制程进行，发光层打印技术被看作OLED&QLED方向发展，针对墨水的流动性质，目前打印技术还存在诸多难点，其中像素界定层的粗糙性就是其中一个难点，其中改善像素界定层粗糙的一个方向就是保证像素定义层的开口内无胶残。
在OLED制程中，用氧气等离子(O2 Plasma)将有机材料灰化，损失一部分PDL层的膜厚，蒸镀制程对PDL孔内的材料表面性质要求不高，但是在QLED发光材料墨水打印制程中，墨水对材料表面的疏水性有较高的要求，传统去除胶残的方式，会将PDL层表面的疏水层灰化，疏水性降低，影响后续喷墨效果。在一示例性实施例中，通过在灰化处理前，对像素开口的侧壁的像素定义层使用光刻胶进行保护，避免在灰化处理时破坏所述侧壁的疏水性，提高喷墨效果，且可以通过灰化处理实现去除像素开口内的胶残，改善像素开口的粗糙性。
另外，由于在显示区外的绑定(Bonding)区没有平坦层，当PDL层目标膜厚为2.0um时，由于胶的流动性，导致Bonding区域的PDL层厚度在2.9um左右，该段差较大会导致后段的绑定集成电路(Bonding IC)失效。在一示例性实施例中，可以通过减少绑定区的PDL层的厚度来提高集成电路(Integrated Circuit，IC)绑定的良率。
图1为一示例性实施例提供的显示基板的平面示意图。如图1所示，显示基板包括基底1，基底1包括显示区100和至少位于所述显示区100一侧的绑定区200。所述显示区100包括阵列分布的多个子像素110，所述绑定区200包括多个绑定焊盘210。所述多个子像素110中的至少一个包括在基底1上依次设置的薄膜晶体管、平坦层以及发光元件。所述平坦层位于所述薄膜晶体管远离所述基底一侧，以覆盖所述薄膜晶体管；所述发光元件位于所述平坦层远离基底一侧，且所述发光元件包括阳极。所述子像素110通过数据线300连接到绑定焊盘210，再由绑定焊盘210连接到外部驱动电路，图1中仅示意了部分子像素通过数据线300连接到绑定焊盘210，其余子像素类似。
图2为图1中A-A向的剖视图。如图2所示，本实施例提供的显示基板包括：基底1，基底1包括显示区100和至少位于所述显示区100一侧的绑定区200。在垂直于所述显示基板的基底1的平面上，所述显示基板包括：基底1、设置在所述基底1上的栅电极2和第一电极3，设置在所述栅电极2和第一电极3远离所述基底1一侧的第一绝缘层4，设置在所述第一绝缘层4远离所述基底1一侧的有源层5，设置在所述有源层5远离所述基底1一侧的源漏电极层，所述源漏电极层可以包括源电极6和漏电极7和第二电极8，设置在所述源漏电极层远离所述基底1一侧的第二绝缘层9，设置在所述第二绝缘层9远离所述基底1一侧的平坦层10，设置在所述平坦层10远离所述基底1一侧的阳极11和第三电极12，设置在所述阳极11和第三电极12远离所述基底一侧的像素定义层13。所述平坦层10包括第一平坦层过孔P1，所述阳极11通过第一平坦层过孔P1电连接所述漏电极7，所述第二电极8通过第一过孔K1电连接第一电极3，所述第三电极12通过第二过孔K2电连接所述第二电极8。
其中，所述栅电极2、源电极6、漏电极7、平坦层10、阳极11可以设置在显示区100，所述第一电极3、第二电极8、第三电极12可以设置在绑定区200，所述第一绝缘层4、第二绝缘层9和像素定义层13可以设置在显示区100和绑定区200。所述栅电极2、有源层5、源电极6和漏电极7构成所述薄膜晶体管。在另一示例性实施例中，可以是阳极11通过第一平坦层过孔P1电连接所述源电极6。
在一示例性实施例中，位于所述绑定区200的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d1小于位于所述显示区100的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d2。本实施例提供的方案，减少了位于绑定区的像素定义层13的厚度，减少了像素定义层13与第三电极12之间的段差，可以提高后续IC绑定的良率。本公开中，位于所述显示区100的像素定义层13是指：在平行于所述基底1的平面上，正投影位于所述显示区100的像素定义层13。位于所述绑定区200的像素定义层13是指：在平行于所述基底1的平面上，正投影位于所述绑定区200的像素定义层13。
在一示例性实施例中，1.5≤d2/d1≤1.9。此处仅为示例，d2/d1可以为其他值。
下面通过本实施例显示基板的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。
(1)在玻璃载板上涂布柔性材料，固化成膜，形成基底1。基底1包括显示区100和绑定区200。本公开实施例中，基底1可以为柔性基底。柔性材料可以采用聚酰亚胺PI、聚对苯二甲酸乙二酯PET或经表面处理的聚合物软膜等材料。在示例性实施方式中，基底1可以是单层结构，也可以是多层的叠层结构。叠层结构的基底可以包括：柔性材料/无机材料/柔性材料，柔性材料/无机材料/非晶硅/柔性材料/无机材料等，无机材料可以为阻挡(Barrier)薄膜，如氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力。以PI/Barrier/PI/Barrier叠层结构为例，其制备过程可以包括：先在玻璃载板上涂布一层聚酰亚胺，固化成膜后沉积一层阻挡薄膜，然后在阻挡薄膜上再涂布一层聚酰亚胺，固化成膜后再沉积一层阻挡薄膜，形成叠层结构的柔性基底。
(2)在基底1上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成设置在基底1上的栅电极2和第一电极3，其中，栅电极2形成在显示区100，第一电极3形成在绑定区200，如图3所示。
(3)依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对第一绝缘薄膜进行构图，形成设置有第一过孔K1的第一绝缘层4图案，通过对有源层薄膜进行构图，形成有源层5图案，有源层5形成在显示区100，所述第一过孔K1暴露所述第一电极3，所述第一绝缘层4覆盖所述显示区100和所述绑定区200，如图4所示。
(4)沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成源电极6、漏电极7和第二电极8，所述第二电极8通过所述第一过孔K1电连接所述第一电极3，所述源电极6和漏电极7形成在所述显示区100，所述第二电极8形成在所述绑定区200，源电极6和漏电极7至少部分设置在有源层5表面，实现与有源层5的电连接；如图5所示。
(5)沉积第二绝缘薄膜，所述第二绝缘薄膜覆盖所述显示区100和所述绑定区200，如图6所示；
(6)涂覆平坦薄膜，构图形成平坦层(PLN)10和第二绝缘层9图案，平坦层10上开设有第一平坦层过孔P1，第一平坦层过孔P1形成在显示区100，第一平坦层过孔P1内的平坦薄膜、第二绝缘薄膜被刻蚀掉，暴露出漏电极7的表面，第二绝缘层9开设有第二过孔K2，所述第二过孔K2暴露出第二电极8；如图7所示，平坦层10形成在显示区100，绑定区200无平坦层10。在一示例性实施例中，所述平坦薄膜可以采用有机材料，比如聚酰亚胺等；
在一示例性实施例中，在平行于所述基底1的平面上，所述第二电极8的正投影位于所述第二绝缘层9的正投影外。但本公开实施例不限于此，在平行于所述基底1的平面上，第二电极8的正投影可以部分位于所述第二绝缘层9的正投影外，比如，所述第二过孔K2的正投影可以位于所述第二电极8的正投影内。
(7)在形成前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，在平坦层10上形成阳极11和第三电极12图案，阳极11形成在显示区100，第三电极12形成在绑定区200，阳极11通过平坦层10上开设的第一平坦层过孔P1与漏电极7连接，第三电极12通过第二过孔K2与第二电极8连接，如图8所示。其中，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO等。在一示例性实施例中，阳极11可以是ITO/Ag/ITO、IZO/Ag/IZO多层结构，可以依次沉积透明导电薄膜、Ag薄膜和透明导电薄膜，再构图形成阳极11。
在一示例性实施例中，所述第二过孔K2在所述基底1的正投影与所述第一过孔K1在所述基底1的正投影存在交叠。
(8)在形成前述图案的基底上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层(PDL)13图案，像素定义层13上开设有像素开口和绑定开口，像素开口形成在显示区100，绑定开口形成在绑定区200，像素开口内的像素定义薄膜被显影掉，暴露出阳极11的表面，绑定开口暴露出第三电极12，如图9所示。本次工艺后，像素开口和绑定开口内有胶残14。
在一示例性实施例中，在平行于所述基底1的平面上，所述绑定开口底部的正投影可以位于所述第三电极12的正投影内。本实施例提供的方案，第三电极12的侧壁被像素定义层13覆盖，可以避免第三电极12的侧壁在后续工艺中受损，比如，第三电极12包含Ag时，可以避免Ag在后续使用氧气进行灰化处理时被氧化。
另外，本实施例提供的方案，可以使用第三电极12对第二电极8进行保护，防止第二电极8在后续的灰化处理中被氧化。
其中，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等制备。
(9)在形成前述图案的基底1上涂覆光刻胶，进行半色调掩膜版(Half Tone Mask，HTM)曝光、显影和灰化处理，其中，进行半色调掩膜版曝光时，存在多种曝光程度，使得显影后，像素开口的底部(阳极11远离所述基底1一侧的表面)和绑定开口的底部(所述第三电极12远离所述基底1一侧的表面)无光刻胶，覆盖所述显示区100的像素定义层13的光刻胶的厚度大于覆盖所述绑定区200的像素定义层13的光刻胶的厚度(显影后所述绑定区200的像素定义层13上可能覆盖光刻胶，或者，可能未覆盖光刻胶)；且使得进行灰化处理后，所述像素开口的侧壁至少部分覆盖有光刻胶，且使得，进行灰化处理后，所述绑定区200的像素定义层的厚度在灰化处理后减小(即灰化处理后，所述绑定区200的像素定义层的厚度小于灰化处理前所述绑定区200的像素定义层13的厚度)，所述绑定区200的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d1小于所述显示区100的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d2。像素开口和绑定开口内的胶残被去除掉。
本实施例提供的方案，由于像素开口的侧壁有光刻胶保护，在进行灰化处理时，不会灰化侧壁的像素定义层表面的疏水层，从而不会影响后续喷墨效果。另外，可以去除掉胶残，改善像素粗糙性。另外，可以减小绑定区200的像素定义层的厚度，提高后续IC绑定的良率。
在一示例性实施例中，灰化处理前所述显示区100的像素定义层13可以包括：构成所述像素开口的侧壁的开口部131和除所述开口部131外的平坦部132，所述方法还包括，灰化处理后所述平坦部132至少部分沿垂直于基底方向的厚度与灰化处理前的厚度一致。即灰化处理后，除所述像素开口的侧壁(开口部131)覆盖有光刻胶外，平坦部132覆盖有光刻胶，对平坦部132进行保护，从而使得显示区100的像素定义层在灰化处理中不被刻蚀掉。如图10所示，灰化处理后，所述显示区100的像素定义层的表面覆盖光刻胶15，避免显示区100的像素定义层在灰化处理过程中被刻蚀掉。在一示例性实施例中，可以在灰化处理后，所述显示区100中，仅所述像素开口的侧壁覆盖有光刻胶，平坦部132未覆盖光刻胶，此时，平坦部132沿垂直于所述基底的方向的厚度在灰化过程中可能减小。本实施例提供的方案，像素开口区域的侧壁被光刻胶保护，侧壁表面的疏水层不会被灰化，从而不会影响后续喷墨效果。
在一示例性实施例中，进行半色调掩膜版曝光时，可以是像素开口的底部所在的区域101和绑定开口的底部所在的区域201完全曝光，显示区100除像素开口的底部所在的区域101外不曝光，绑定区200除绑定开口的底部所在的区域201外部分曝光，从而使得显影后，区域101和区域102无光刻胶，显示区100除区域101外的区域覆盖的光刻胶厚度大于绑定区200除区域201外的区域覆盖的光刻胶的厚度，从而在后续的灰化处理中，绑定区200的像素定义层厚度减小，显示区100至少部分像素定义层的厚度不变。
在一示例性实施例中，如图10所示，位于所述绑定区200的像素定义层13沿垂直所述基底1的方向的厚度d3可以为0.8um至1um。d3为该取值范围时，像素定义层13与第三电极12的段差较小，可以提高后续集成电路(Integrated Circuit，IC)绑定的良率。但本公开实施例不限于此，厚度d3可以是其他值。
在一示例性实施例中，如图10所示，位于所述显示区100的像素定义层13沿垂直于所述基底1的方向的厚度d4比如为2um至3um。
在一示例性实施例中，可以使用氧气等离子进行灰化处理，但本公开实施例不限于此，可以使用其他气体进行灰化处理。
(10)剥离光刻胶15。
可以采用湿法去胶，使用有机或无机溶剂去除所述光刻胶15，如图1所示。
在一示例性实施例中，第一绝缘薄膜和第二绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)等，可以是单层结构，也可以是多层复合结构。第一金属薄膜和第二金属薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、钼钛合金(MTD)等，或上述金属的合金材料，如铝钕合金(AlNd)、钼铌合金(MoNb)等，可以是单层结构，也可以是多层复合结构，如Mo/Cu/Mo等。有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等材料。
在后续工艺中，可以在显示区100依次形成有机发光层、阴极和封装层等，完成本实施例显示基板的制备。
其中，有机发光层可以包括叠设的空穴注入层、空穴传输层、发光层、电子传输层和电子注入层，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)、锂(Li)等金属材料的一种，或上述金属的合金，封装层可以采用无机材料/有机材料/无机材料的叠层结构。
本实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，有源层可以设置在所述栅电极靠近基底一侧，即显示区100可以包括依次设置的有源层、栅电极、源电极和漏电极等。
图11为另一示例性实施例提供的显示基板的示意图。如图11所示，本实施例提供的显示基板包括基底1，基底1包括显示区100和至少位于所述显示区100一侧的绑定区200，沿垂直于所述基底1的平面上，所述显示基板包括：基底1，设置在所述基底1远离所述基底一侧的栅电极2和第一电极3，设置在所述栅电极2和第一电极3远离所述基底1一侧的第一绝缘层4，设置在所述第一绝缘层4远离所述基底1一侧的有源层5，设置在所述有源层5远离所述基底1一侧的源漏电极层，所述源漏电极层包括源电极6、漏电极7和第二电极8，设置在所述源漏电极层远离所述基底1一侧的第二绝缘层9，设置在所述第二绝缘层9远离所述基底1一侧的平坦层10，设置在所述平坦层10远离所述基底1一侧的阳极11和第三电极12，设置在所述阳极11和第三电极12远离所述基底1一侧的像素定义层13。所述阳极11通过第一平坦层过孔P1电连接所述漏电极7，所述第二电极8通过第一过孔K1电连接第一电极3，所述第三电极12通过第二过孔K2电连接所述第二电极8。位于所述绑定区200的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d1小于位于所述显示区100的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d2。
其中，在平行于所述基底1的平面上，所述第二电极8的正投影与所述第二绝缘层9的正投影存在交叠，即第二电极8部分被所述第二过孔K2暴露。前一实施例中，在平行于所述基底1的平面上，所述第二电极8的正投影位于所述第二绝缘层9的正投影外，第二电极8全部被所述第二过孔K2暴露。
图12为另一示例性实施例提供的显示基板的示意图。如图12所示，本实施例提供的显示基板包括基底1，基底1包括显示区100和至少位于所述显示区100一侧的绑定区200，沿垂直于所述基底1的平面上，所述显示基板包括：基底1、设置在所述基底1上的栅电极2和第一电极3，设置在所述栅电极2和第一电极3远离所述基底1一侧的第一绝缘层4，设置在所述第一绝缘层4远离所述基底1一侧的有源层5，设置在所述有源层5远离所述基底1一侧的源漏电极层，所述源漏电极层可以包括源电极6和漏电极7和第二电极8，设置在所述源漏电极层远离所述基底1一侧的第二绝缘层9，设置在所述第二绝缘层9远离所述基底1一侧的平坦层10，设置在所述平坦层10远离所述基底1一侧的阳极11和第三电极12，设置在所述阳极11和第三电极12远离所述基底一侧的像素定义层13。所述阳极11通过第一平坦层过孔P1电连接所述漏电极7，所述第三电极12通过第三过孔K3电连接所述第二电极8，所述第三电极12通过第四过孔K4电连接第一电极3。所述第一电极3设置在所述绑定区200，所述第二电极8和所述第三电极12至少部分设置在所述绑定区200，所述第二电极8和所述第三电极12部分可以设置在所述显示区100。位于所述绑定区200的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d1小于位于所述显示区100的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d2。
本实施例提供的方案，可以通过一次构图工艺形成第三过孔K3和第四过孔K4，相比前述实施例中，需要通过两次构图工艺分别形成第一过孔K1和第二过孔K2，可以减少一次构图工艺，简化工艺，降低成本。
下面简要描述一下图12所示显示基板的制备过程，部分细节可参考前述实施例，不再赘述。
本实施例提供的显示基板的制备过程包括：
(1)在玻璃载板上涂布柔性材料，固化成膜，形成基底1，基底1包括显示区100和绑定区200。
(2)在基底1上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成设置在基底1上的栅电极2和第一电极3，其中，栅电极2形成在显示区100，第一电极3形成在绑定区200。
(3)依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成第一绝缘层4和有源层5图案，有源层5形成在显示区100，所述第一绝缘层4覆盖所述显示区100和所述绑定区200。
(4)沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成源电极6、漏电极7和第二电极8，所述源电极6和漏电极7形成在所述显示区100，所述第二电极8至少部分形成在所述绑定区200，源电极6和漏电极7至少部分设置在有源层5表面，实现与有源层5的电连接。
在一示例性实施例中，所述第二极8位于所述第一电极3靠近所述显示区100一侧。
(5)沉积第二绝缘薄膜，所述第二绝缘薄膜覆盖所述显示区100和所述绑定区200，如图5所示；
(6)涂覆平坦薄膜，构图形成平坦层(PLN)10和第二绝缘层9图案，平坦层10上开设有第一平坦层过孔P1，第一平坦层过孔P1形成在显示区100，第一平坦层过孔P1内的平坦薄膜、第二绝缘薄膜被刻蚀掉，暴露出漏电极7的表面，第二绝缘层9开设有第三过孔K3和第四过孔K4，所述第三过孔K3暴露出第二电极8，所述第四过孔K4暴露出第一电极3，平坦层10形成在显示区100，绑定区200无平坦层10。
(7)在形成前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，在平坦层10上形成阳极11和第三电极12图案，阳极11形成在显示区100，第三电极12至少部分形成在绑定区200，阳极11通过平坦层10上开设的第一平坦层过孔P1与漏电极7电连接，第三电极12通过第三过孔K3与第二电极8电连接，通过第四过孔K4与第一电极3电连接。
(8)在形成前述图案的基底上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层(PDL)13图案，像素定义层13上开设有像素开口和绑定开口，像素开口形成在显示区100，绑定开口形成在绑定区200，像素开口内的像素定义薄膜被显影掉，暴露出阳极11的表面，所述绑定开口暴露出第三电极12，如图8所示。本次工艺后，像素开口和绑定开口内有胶残14。
(9)在形成前述图案的基底1上涂覆光刻胶，进行半色调掩膜版曝光、显影和灰化处理，其中，进行半色调掩膜版曝光时，存在多种曝光程度，使得显影后，像素开口的底部(阳极11远离所述基底1一侧的表面)和绑定开口的底部(所述第三电极12远离所述基底1一侧的表面)无光刻胶，覆盖所述显示区100的像素定义层13的光刻胶的厚度大于覆盖所述绑定区200的像素定义层13的光刻胶的厚度(显影后所述绑定区200的像素定义层13上可能覆盖光刻胶，或者，可能未覆盖光刻胶)；且使得进行灰化处理后，所述像素开口的侧壁至少部分覆盖有光刻胶，且使得，进行灰化处理后，所述绑定区200的像素定义层的厚度在灰化处理后减小(即灰化处理后，所述绑定区200的像素定义层的厚度小于灰化处理前所述绑定区200的像素定义层13的厚度)，位于所述绑定区200的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d1小于位于所述显示区100的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d2。像素开口和绑定开口内的胶残被去除掉。
本实施例提供的方案，由于像素开口的侧壁有光刻胶保护，在进行灰化处理时，不会灰化侧壁的像素定义层表面的疏水层，从而不会影响后续喷墨效果。另外，可以去除掉胶残，改善像素粗糙性。另外，可以减小绑定区200的像素定义层的厚度，提高后续IC绑定的良率。
(10)剥离光刻胶15。
图13为另一示例性实施例提供的显示基板的示意图。本实施例提供的显示基板可以包括基底1，基底1包括显示区100和至少位于所述显示区100一侧的绑定区200，显示区100可以包括多个子像素，至少一个子像素包括在基底上依次设置的薄膜晶体管、平坦层以及发光元件。所述平坦层位于所述薄膜晶体管远离所述基底一侧，以覆盖所述薄膜晶体管；所述发光元件位于所述平坦层远离基底一侧，且所述发光元件包括阳极。所述薄膜晶体管包括位于所述基底上的有源层，位于所述有源层远离所述基底一侧的栅电极，以及位于所述栅电极远离所述基底一侧的源电极和漏电极，并且所述源极和所述漏电极中之一通过所述第一平坦层过孔与所述发光元件的阳极电连接。如图13所示，本实施例提供的显示基板可以包括：基底1、设置在所述基底1上的有源层5，设置在所述有源层5远离所述基底1一侧的第四绝缘层16，设置在所述第四绝缘层16远离所述基底1一侧的栅电极2和第一电极3，设置在所述栅电极2和第一电极3远离所述基底1一侧的第一绝缘层4，设置在所述第一绝缘层4远离所述基底1一侧的源漏电极层，所述源漏电极层可以包括源电极6、漏电极7和第二电极8，设置在所述源漏电极层远离所述基底1一侧的第二绝缘层9，设置在所述第二绝缘层9远离所述基底1一侧的平坦层10，设置在所述平坦层10远离所述基底1一侧的阳极11和第三电极12，设置在所述阳极11和第三电极12远离所述基底一侧的像素定义层13。所述平坦层10包括第一平坦层过孔P1，所述阳极11通过第一平坦层过孔P1电连接所述漏电极7，所述第二电极8通过第一过孔K1电连接第一电极3，所述第三电极12通过第二过孔K2电连接所述第二电极8，所述源电极6和所述漏电极7电连接所述有源层5。位于所述绑定区200的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d1小于位于所述显示区100的像素定义层13远离所述基底1一侧的表面与所述基底1的最短距离d2。本实施例中，薄膜晶体管包括在基底1上依次设置的有源层5、栅电极2、源电极6和漏电极7。本实施例所述的显示基板的制备，在形成有源层5和第四绝缘层16后，后续制备可参考前述多个实施例，不再赘述。
图14为本公开示例性实施例提供的显示基板的制备方法流程图。如图14所示，本公开实施例提供的显示基板的制备方法可以包括：
步骤1401，在基底上形成设置有像素开口的像素定义层；
步骤1402，在所述像素定义层远离所述基底一侧涂覆光刻胶，进行掩膜曝光、显影和灰化处理，使得显影后所述像素开口的底部无光刻胶，灰化处理后所述像素开口的侧壁至少部分覆盖有光刻胶；
步骤1403，剥离所述光刻胶。
本实施例提供的显示基板的制备方法，使用光刻胶保护像素开口的侧壁，避免像素开口的侧壁的表面在灰化处理中疏水性被破坏，从而提高后续喷墨打印效果，另外，可以去除像素开口内的残胶，改善像素粗糙性。
在一示例性实施例中，所述基底包括显示区和至少位于所述显示区一侧的绑定区，所述像素定义层设置在所述显示区和所述绑定区，所述像素开口设置在所述显示区；
所述掩膜曝光为半色调掩膜曝光，其中，覆盖位于所述显示区的像素定义层的光刻胶的曝光程度与覆盖位于所述绑定区的像素定义层的光刻胶的曝光程度不同，以使得灰化处理后，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离。
在一示例性实施例中，灰化处理前位于所述显示区的像素定义层包括：构成所述像素开口的侧壁的开口部和除所述开口部外的平坦部，所述方法还包括，灰化处理后所述平坦部至少部分沿垂直于基底方向的厚度与灰化处理前的厚度一致。
在一示例性实施例中，所述在基底上形成设置有像素开口的像素定义层包括：
在所述基底上形成设置有所述像素开口和绑定开口的像素定义层，所述绑定开口设置在所述绑定区；
所述方法还包括，显影后使得所述绑定开口的底部无光刻胶。
在一示例性实施例中，在基底上形成设置有像素开口的像素定义层前，还包括：
在所述基底上形成第一电极，所述第一电极形成在所述绑定区；
在所述第一电极远离所述基底一侧形成设置有第一过孔的第一绝缘层，所述第一过孔暴露所述第一电极；
在所述第一绝缘层远离所述基底一侧形成第二电极，所述第二电极通过所述第一过孔电连接所述第一电极，所述第二电极形成在所述绑定区；
在所述第二电极远离所述基底一侧形成第二绝缘层；
在所述第二绝缘层远离所述基底一侧形成平坦层，且形成暴露所述第二电极的第二过孔；
在所述平坦层远离所述基底一侧形成第三电极，所述第三电极形成在所述绑定区，所述第三电极与所述第二电极通过所述第二过孔电连接，所述绑定开口暴露所述第三电极。
在一示例性实施例中，在基底上形成设置有像素开口的像素定义层前，还包括：
在所述基底上形成第一电极，所述第一电极形成在所述绑定区；
在所述第一电极远离所述基底一侧形成第一绝缘层；
在所述第一绝缘层远离所述基底一侧形成第二电极；所述第二电极至少部分形成在所述绑定区；
在所述第二电极远离所述基底一侧形成第二绝缘层；
在所述第二绝缘层远离所述基底一侧形成平坦层，且形成暴露所述第二电极的第三过孔和暴露所述第一电极的第四过孔；
在所述平坦层远离所述基底一侧形成第三电极，所述第三电极至少部分形成在所述绑定区，所述第三电极与所述第二电极通过所述第三过孔电连接，所述第三电极与所述第一电极通过所述第四过孔电连接，所述绑定开口暴露所述第三电极。
在一示例性实施例中，在基底上形成设置有像素开口的像素定义层前，还包括：
在所述基底和所述第一绝缘层之间形成栅电极，所述栅电极形成在所述显示区，所述栅电极和第一电极通过同一次构图工艺形成；
在所述第一绝缘层和所述第二绝缘层之间形成源电极和漏电极；所述源电极、漏电极形成在所述显示区，所述源电极、漏电极和所述第二电极通过同一次构图工艺形成；
在所述平坦层远离所述基底一侧形成阳极，所述阳极形成在所述显示区，所述像素开口暴露所述阳极，所述阳极和所述第三电极通过同一次构图工艺形成。
本公开实施例提供一种显示基板，所述显示基板使用上述任一实施例所述的显示基板的制备方法制备。本实施例提供的显示基板，通过对像素开口侧壁的像素定义层进行保护，避免了灰化处理时破坏像素开口侧壁的像素定义层表面的疏水性，提高了喷墨打印效果，且可以去除胶残，改善像素粗糙性。
在一示例性实施例中，所述显示基板包括显示区和至少位于所述显示区一侧的绑定区，所述像素定义层设置在所述显示区和所述绑定区，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离。本实施例提供的显示基板，位于绑定区的像素定义层的厚度小于位于显示区的像素定义层的厚度，可以减少像素定义层与绑定开口内的电极的段差，提高绑定良率。
在一示例性实施例中，位于所述绑定区的像素定义层沿垂直于所述基底的方向的厚度为0.8微米至1微米。
在一示例性实施例中，所述显示基板还包括依次设置在所述基底上的第一电极、第二电极和第三电极，所述第一电极、第二电极和第三电极设置在所述绑定区，所述第二电极通过第一过孔电连接所述第一电极，所述第三电极通过第二过孔电连接所述第二电极。
在一示例性实施例中，所述显示基板还包括依次设置在所述基底上的第一电极、第二电极和第三电极，所述第一电极设置在所述绑定区，所述第二电极和所述第三电极至少部分设置在所述绑定区，所述第三电极通过第三过孔电连接所述第二电极，所述第三电极通过第四过孔电连接所述第一电极。
在一示例性实施例中，所述像素定义层还包括暴露所述第三电极的绑定开口，在平行于基底的平面上，所述绑定开口的底部的正投影可以位于所述第三电极在的正投影内。
本公开实施例还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括：
基底，包括显示区和至少位于所述显示区一侧的绑定区；
像素定义层，位于所述基底的一侧，且位于所述显示区和所述绑定区，其中，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离。
2.根据权利要求1所述的显示基板，其特征在于，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离为d1，位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离为d2，1.5≤d2/d1≤1.9。
3.根据权利要求1所述的显示基板，其特征在于，位于所述绑定区的像素定义层沿垂直于所述基底的方向的厚度为0.8微米至1微米。
4.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括依次设置在所述基底上的第一电极、第二电极和第三电极，所述第一电极、第二电极和第三电极设置在所述绑定区，所述第二电极通过第一过孔电连接所述第一电极，所述第三电极通过第二过孔电连接所述第二电极。
5.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括依次设置在所述基底上的第一电极、第二电极和第三电极，所述第一电极设置在所述绑定区，所述第二电极和所述第三电极至少部分设置在所述绑定区，所述第三电极通过第三过孔电连接所述第二电极，所述第三电极通过第四过孔电连接所述第一电极。
6.根据权利要求4或5所述的显示基板，其特征在于，所述像素定义层还包括暴露所述第三电极的绑定开口，在平行于基底的平面上，所述绑定开口的底部的正投影位于所述第三电极的正投影内。
7.根据权利要求4或5所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区的多个子像素，所述多个子像素中的至少一个包括薄膜晶体管、平坦层以及发光元件；
所述平坦层位于所述薄膜晶体管远离所述基底一侧，以覆盖所述薄膜晶体管；
所述发光元件位于所述平坦层远离基底一侧，且所述发光元件包括阳极；
所述平坦层包括第一平坦层过孔；
所述薄膜晶体管包括位于所述基底上的栅电极，位于所述栅电极远离所述基底一侧的有源层，以及位于所述有源层远离所述基底一侧的源电极和漏电极，并且所述源电极和所述漏电极中之一通过所述第一平坦层过孔与所述发光元件的阳极电连接；
所述第三电极与所述阳极同层设置。
8.根据权利要求7所述的显示基板，其特征在于，所述第一电极与所述栅电极同层设置；
所述第二电极与所述源电极或所述漏电极同层设置。
9.根据权利要求4或5所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区的多个子像素，所述多个子像素中的至少一个包括薄膜晶体管、平坦层以及发光元件；
所述平坦层位于所述薄膜晶体管远离所述基底一侧，以覆盖所述薄膜晶体管；
所述发光元件位于所述平坦层远离所述基底一侧，且所述发光元件包括阳极；
所述平坦层包括第一平坦层过孔；
所述薄膜晶体管包括位于所述基底上的有源层，位于所述有源层远离所述基底一侧的栅电极，以及位于所述栅电极远离所述基底一侧的源电极和漏电极，并且所述源极和所述漏电极中之一通过所述第一平坦层过孔与所述发光元件的阳极电连接；
所述第三电极与所述阳极同层设置，所述第一电极与所述栅电极同层设置；所述第二电极与所述源电极或所述漏电极同层设置。
10.一种显示装置，其特征在于，包括如权利要求1至9任一所述的显示基板。
11.一种显示基板的制备方法，其特征在于，包括：
在基底的一侧形成设置有像素开口的像素定义层，所述基底包括显示区和至少位于所述显示区一侧的绑定区，所述像素定义层设置在所述显示区和所述绑定区，所述像素开口设置在所述显示区；
在所述像素定义层远离所述基底一侧涂覆光刻胶，进行半色调掩膜曝光、显影和灰化处理，使得显影后所述像素开口的底部无光刻胶，灰化处理后所述像素开口的侧壁至少部分覆盖有光刻胶；且覆盖位于所述显示区的像素定义层的光刻胶的曝光程度与覆盖位于所述绑定区的像素定义层的光刻胶的曝光程度不同，以使得灰化处理后，位于所述绑定区的像素定义层远离所述基底一侧的表面与所述基底的最短距离小于位于所述显示区的像素定义层远离所述基底一侧的表面与所述基底的最短距离；
剥离所述光刻胶。
12.根据权利要求11所述的显示基板的制备方法，其特征在于，灰化处理前位于所述显示区的像素定义层包括：构成所述像素开口的侧壁的开口部和除所述开口部外的平坦部，所述方法还包括，灰化处理后所述平坦部至少部分沿垂直于基底方向的厚度与灰化处理前的厚度一致。
13.根据权利要求11所述的显示基板的制备方法，其特征在于，所述在基底上形成设置有像素开口的像素定义层包括：
在所述基底上形成设置有所述像素开口和绑定开口的像素定义层，所述绑定开口设置在所述绑定区；
所述方法还包括，显影后使得所述绑定开口的底部无光刻胶。
14.根据权利要求13所述的显示基板的制备方法，其特征在于，在基底上形成设置有像素开口的像素定义层前，还包括：
在所述基底上形成第一电极，所述第一电极形成在所述绑定区；
在所述第一电极远离所述基底一侧形成设置有第一过孔的第一绝缘层，所述第一过孔暴露所述第一电极；
在所述第一绝缘层远离所述基底一侧形成第二电极，所述第二电极通过所述第一过孔电连接所述第一电极，所述第二电极形成在所述绑定区；
在所述第二电极远离所述基底一侧形成第二绝缘层；
在所述第二绝缘层远离所述基底一侧形成平坦层，且形成暴露所述第二电极的第二过孔；
在所述平坦层远离所述基底一侧形成第三电极，所述第三电极形成在所述绑定区，所述第三电极与所述第二电极通过所述第二过孔电连接，所述绑定开口暴露所述第三电极。
15.根据权利要求13所述的显示基板的制备方法，其特征在于，在基底上形成设置有像素开口的像素定义层前，还包括：
在所述基底上形成第一电极，所述第一电极形成在所述绑定区；
在所述第一电极远离所述基底一侧形成第一绝缘层；
在所述第一绝缘层远离所述基底一侧形成第二电极，所述第二电极至少部分形成在所述绑定区；
在所述第二电极远离所述基底一侧形成第二绝缘层；
在所述第二绝缘层远离所述基底一侧形成平坦层，且形成暴露所述第二电极的第三过孔和暴露所述第一电极的第四过孔；
在所述平坦层远离所述基底一侧形成第三电极，所述第三电极至少部分形成在所述绑定区，所述第三电极与所述第二电极通过所述第三过孔电连接，所述第三电极与所述第一电极通过所述第四过孔电连接，所述绑定开口暴露所述第三电极。
CN202210126465.6A 2022-02-10 2022-02-10 显示基板及其制备方法、显示装置 Pending CN114420711A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210126465.6A CN114420711A (zh) 2022-02-10 2022-02-10 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210126465.6A CN114420711A (zh) 2022-02-10 2022-02-10 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN114420711A true CN114420711A (zh) 2022-04-29

Family

ID=81279169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210126465.6A Pending CN114420711A (zh) 2022-02-10 2022-02-10 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN114420711A (zh)

Similar Documents

Publication Publication Date Title
CN108022948B (zh) 有机发光显示装置及其制造方法
US20230056754A1 (en) Display substrate and manufacturing method therefor, and display device
JP7486523B2 (ja) 表示基板及びその製造方法、表示装置
US20130320840A1 (en) Method for manufacturing organic el display and organic el display
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
US11723257B2 (en) Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device
EP4053901A1 (en) Display substrate, preparation method therefor, and display device
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN113658990B (zh) 显示面板及其制备方法、显示装置
US20240180000A1 (en) Display Substrate and Display Device
CN211125656U (zh) 显示母板、显示基板和显示装置
CN112713179A (zh) 显示面板及显示装置
CN113711290A (zh) 显示基板及其制备方法、显示母板和显示装置
CN110931510A (zh) 阵列基板、显示面板及阵列基板的制备方法
US20220293704A1 (en) Display substrate and manufacturing method therefor, and display device
CN213042915U (zh) 显示基板和显示装置
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
US20210408474A1 (en) Display substrate, display apparatus, and method of fabricating display substrate
CN216980567U (zh) 显示基板及显示装置
US11895905B2 (en) Display substrate, preparation method thereof, and display apparatus
CN114141841A (zh) 显示基板及其制备方法、显示装置
WO2021169568A1 (zh) 显示母板及其制备方法、显示基板和显示装置
CN114664912A (zh) 有机发光二极管显示面板及其制造方法
WO2022267189A1 (zh) 显示面板及其制备方法
CN114981973A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination