CN114388672B - 微型发光二极管芯片及其制备方法 - Google Patents
微型发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN114388672B CN114388672B CN202111440633.0A CN202111440633A CN114388672B CN 114388672 B CN114388672 B CN 114388672B CN 202111440633 A CN202111440633 A CN 202111440633A CN 114388672 B CN114388672 B CN 114388672B
- Authority
- CN
- China
- Prior art keywords
- substrate
- emitting structure
- bulges
- light emitting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 160
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 240
- 239000004065 semiconductor Substances 0.000 description 46
- 238000002161 passivation Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 15
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910001128 Sn alloy Inorganic materials 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种微型发光二极管芯片及其制备方法，属于光电子制造技术领域。该微型发光二极管芯片包括依次层叠的基板、键合层和发光结构；所述发光结构靠近所述基板的表面设有多个第一凸起，所述第一凸起靠近所述基板的一端的端面面积大于所述第一凸起与所述发光结构相连的一端的端面面积；所述基板靠近所述发光结构的表面设有多个第二凸起，所述第二凸起靠近所述发光结构的一端的端面面积大于所述第二凸起与所述基板相连的一端的端面面积。本公开实施例能增强键合强度，使键合层与基板和外延结构连接更紧密，提高芯片的可靠性。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种微型发光二极管芯片及其制备方法。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro LED)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
相关技术中，微型发光二极管芯片通常包括基板、外延结构、第一电极和第二电极，外延结构层叠于基板的表面，第一电极和第二电极位于外延结构上远离基板的表面，且分别与外延结构中的p型层和n型层相连。通常在将外延结构设置于基板上时，会在基板和外延结构之间设置键合层。
然而，相关技术中键合层上与基板和外延结构贴合相连的两侧面均为平坦的平面，这样在芯片遇到应力时，容易使基板或外延结构与键合层的部分区域之间出现脱落的问题，影响芯片的可靠性。
发明内容
本公开实施例提供了一种微型发光二极管芯片及其制备方法，能增强键合强度，使键合层与基板和外延结构连接更紧密，提高芯片的可靠性。所述技术方案如下：
一方面，本公开实施例提供了一种微型发光二极管芯片，所述微型发光二极管芯片包括依次层叠的基板、键合层和发光结构；所述发光结构靠近所述基板的表面设有多个第一凸起，所述第一凸起靠近所述基板的一端的端面面积大于所述第一凸起与所述发光结构相连的一端的端面面积；所述基板靠近所述发光结构的表面设有多个第二凸起，所述第二凸起靠近所述发光结构的一端的端面面积大于所述第二凸起与所述基板相连的一端的端面面积。
可选地，所述第一凸起和所述第二凸起均为锥体。
可选地，所述第一凸起远离所述发光结构的边缘的侧面为第一斜面；所述第二凸起靠近所述基板的边缘的侧面为第二斜面。
可选地，从所述基板的边缘至所述基板的中心的方向上，多个所述第一凸起的所述第一斜面与所述发光结构朝向所述基板的表面之间的夹角逐渐增大；从所述基板的边缘至所述基板的中心的方向上，多个所述第二凸起的所述第二斜面与所述基板朝向所述发光结构的表面之间的夹角逐渐增大。
可选地，多个所述第一凸起阵列分布在所述发光结构的表面；多个所述第二凸起阵列分布在所述基板的表面。
可选地，所述第一凸起和所述第二凸起均为棱柱，所述棱柱的截面为直角梯形。
可选地，多个所述第一凸起包括多个第一斜向凸起，所述第一斜向凸起位于矩形阵列的对角线所在的区域，所述第一斜向凸起的至少一侧面与矩形阵列的对角线平行；所述第二凸起包括多个第二斜向凸起，所述第二斜向凸起位于矩形阵列的对角线所在的区域，所述第二斜向凸起的至少一侧面与矩形阵列的对角线平行。
另一方面，本公开实施例还提供了一种微型发光二极管芯片的制备方法，所述制备方法包括：
生长发光结构；
在所述发光结构的表面形成多个第一凸起，所述第一凸起远离所述发光结构的一端的端面面积大于所述第一凸起与所述发光结构相连的一端的端面面积；
提供一基板；
在所述基板的表面形成多个第二凸起，所述第二凸起远离所述基板的一端的端面面积大于所述第二凸起与所述基板相连的一端的端面面积；
将所述发光结构具有所述第一凸起的表面键合在所述基板具有所述第二凸起的表面，形成键合层。
可选地，所述在所述基板的表面形成多个第二凸起包括：刻蚀所述基板的一表面，形成多个第二凸起，所述第二凸起为锥体或者棱柱，所述棱柱的截面为直角梯形；
所述在所述发光结构的表面形成多个第一凸起包括：刻蚀所述发光结构的一表面，形成多个第一凸起，所述第一凸起为锥体或者棱柱，所述棱柱的截面为直角梯形。
可选地，所述将所述发光结构具有所述第一凸起的表面键合在所述基板具有所述第二凸起的表面，形成键合层包括：在所述发光结构具有所述第一凸起的表面和所述基板具有所述第二凸起的表面之间涂布液体氧化硅；控制固化温度为250℃至350℃，固化液体氧化硅以形成所述键合层。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的微型发光二极管芯片包括依次层叠的基板、键合层和发光结构。其中，在发光结构靠近基板的表面设有第一凸起，并且，第一凸起中靠近基板的一端的端面面积更大；在基板靠近发光结构的表面设有第二凸起，第二凸起中靠近发光结构的一端的端面面积更大。
通过在发光结构的表面设置第一凸起和基板的表面设置第二凸起，这样在基板和发光结构之间键合完毕以形成键合层后，形成的键合层在温度降低的过程中，会利用收缩应力与第一凸起和第二凸起更为紧密地结合在一起，从而增强键合层与基板和发光结构的连接紧密性。
并且，通常基板的热膨胀系数比发光结构的热膨胀系数更大，因此，在键合完成且冷却后，基板的表面会存在向中间收缩的应力，配合第二凸起上尺寸更大的一端将键合层锁止在第二凸起的大端和发光结构之间，就能使键合层与基板连接地更加紧密；相似地，设置在发光结构表面的第一凸起同样可以借助应力将键合层与发光结构紧密连接在一起，提高芯片的可靠性。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种微型发光二极管芯片的俯视图；
图3是本公开实施例提供的一种发光结构上第一凸起的分布示意图；
图4是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图；
图5是本公开实施例提供的一种微型发光二极管芯片的制备过程示意图；
图6是本公开实施例提供的一种微型发光二极管芯片的制备过程示意图；
图7是本公开实施例提供的一种微型发光二极管芯片的制备过程示意图。
图中各标记说明如下：
10、基板；11、GaAs衬底；12、第二凸起；13、第二斜面；
20、键合层；21、第一凸起；211、第一斜向凸起；22、第一斜面；
30、发光结构；31、第一半导体层；32、多量子阱层；33、第二半导体层；34、钝化层；35、第一电极；36、第二电极；37、第一焊点块；38、第二焊点块；
40、凹槽；41、第一过孔；42、第二过孔；43、保护层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图。如图1所示，该微型发光二极管芯片包括：依次层叠的基板10、键合层20和发光结构30。
如图1，发光结构30靠近基板10的表面设有多个第一凸起21，第一凸起21靠近基板10的一端的端面面积大于第一凸起21与发光结构30相连的一端的端面面积。
基板10靠近发光结构30的表面设有多个第二凸起12，第二凸起12靠近发光结构30的一端的端面面积大于第二凸起12与基板10相连的一端的端面面积。
本公开实施例提供的微型发光二极管芯片包括依次层叠的基板、键合层和发光结构。其中，在发光结构靠近基板的表面设有第一凸起，并且，第一凸起中靠近基板的一端的端面面积更大；在基板靠近发光结构的表面设有第二凸起，第二凸起中靠近发光结构的一端的端面面积更大。
通过在发光结构的表面设置第一凸起和基板的表面设置第二凸起，这样在基板和发光结构之间键合完毕以形成键合层后，形成的键合层在温度降低的过程中，会利用收缩应力与第一凸起和第二凸起更为紧密地结合在一起，从而增强键合层与基板和发光结构的连接紧密性。
并且，通常基板的热膨胀系数比发光结构的热膨胀系数更大，因此，在键合完成且冷却后，基板的表面会存在向中间收缩的应力，配合第二凸起上尺寸更大的一端将键合层锁止在第二凸起的大端和发光结构之间，就能使键合层与基板连接地更加紧密；相似地，设置在发光结构表面的第一凸起同样可以借助应力将键合层与发光结构紧密连接在一起，提高芯片的可靠性。
可选地，如图1所示，发光结构30包括：第一半导体层31、多量子阱层32、第二半导体层33、钝化层34、第一电极35和第二电极36。
如图所示，第一半导体层31、多量子阱层32和第二半导体层33依次层叠在基板10上，第二电极36位于第二半导体层33表面，第二半导体层33的表面具有露出第一半导体层31的凹槽40，第一电极35位于第一半导体层31的表面，且位于凹槽40的底面。
其中，钝化层34至少覆盖第一半导体层31、第一电极35、凹槽40、第二半导体层33、第二电极36的表面。
通过在基板10上依次层叠有第一半导体层31、多量子阱层32、第二半导体层33，其中，在第二半导体层33的表面设置第二电极36，第二半导体层33的表面具有露出第一半导体层31的凹槽40，也即通过凹槽40除去了部分第二半导体层33和多量子阱层32，以使得第一电极35通过凹槽40直接设置在第一半导体层31的表面，以使外延结构整体厚度变薄。
如图1所示，发光结构30还包括：第一焊点块37和第二焊点块38，第一焊点块37和第二焊点块38位于钝化层34远离基板10的表面，钝化层34的表面具有露出第一电极35的第一过孔41，第一焊点块37延伸至第一过孔41且与第一电极35相连，钝化层34的表面具有露出第二电极36的第二过孔42，第二焊点块38延伸至第二过孔42且与第二电极36相连。
通过将第一焊点块37覆盖在第一过孔41上，且发光与第一电极35连接，便于第一电极35的通电连接；第二焊点块38覆盖在第二过孔42上，且与第二电极36连接，便于第二电极36的通电连接。
图2是本公开实施例提供的一种微型发光二极管芯片的俯视图。如图2所示，第一焊点块37和第二焊点块38均为矩形块，增大面积，便于导电。且在钝化层34的表面上，第一焊点块37和第二焊点块38间隔分布。
可选地，第一焊点块37和第二焊点块38均包括依次层叠于钝化层34的表面上的第一Ti层、Al层、第二Ti层、Ni层、Au层和Sn合金层。
示例性地，第一Ti层的厚度为100埃至300埃，Al层的厚度为4000埃至6000埃，第二Ti层的厚度为100埃至300埃，Ni层的厚度为2000埃至4000埃，Au层的厚度为5000埃至7000埃，Sn合金层的厚度为80000埃至87000埃。
作为示例，第一Ti层的厚度为200埃，Al层的厚度为5000埃，第二Ti层的厚度为200埃，Ni层的厚度为3000埃，Au层的厚度为6000埃，Sn合金层的厚度为85000埃。
上述实现方式中，通过在两个焊点块的金属层中设置一定厚度的Ni层和一定厚度Au层，可以增强两个焊点块的韧度，提升两个焊点块的抗变形性能。
本公开实施例中，第一半导体层31和第二半导体层33中的一个为p型层，第一半导体层31和第二半导体层33中的另一个为n型层。
作为一种示例，第一半导体层31为p型层，第一电极35为p型电极。第二半导体层33为n型层，第二电极36为n型电极。
可选地，基板10为蓝宝石基板10。蓝宝石基板10透光率比较高，即基板10为透明基板10。且蓝宝石材料比较坚硬，化学特性比较稳定，使红光发光二极管具有良好的发光效果和稳定性。
可选地，第一半导体层31为掺铟的p型AlInP层。p型AlInP层的厚度可为0.5μm至3μm。
可选地，多量子阱层32包括交替生长的AlGaInP量子阱层和AlGaInP量子垒层，AlGaInP量子阱层和AlGaInP量子垒层中Al的含量不同。其中，多量子阱层32可以包括交替层叠的3至8个周期的AlGaInP量子阱层和AlGaInP量子垒层。
作为示例，本公开实施例中，多量子阱层32包括交替层叠的5个周期的AlGaInP量子阱层和AlGaInP量子垒层。
可选地，多量子阱层32的厚度可以为150nm至200nm。
可选地，第二半导体层33为的n型AlGaInP层。n型AlGaInP层的厚度可为0.5μm至3μm。
可选地，钝化层34可以是DBR(Distributed Bragg Reflection，分布式布拉格反射镜)层，DBR层包括多个周期***替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是4000埃至6000埃，TiO2层的厚度可以是4000埃至6000埃。
DBR层除了具有钝化作用外，还用于将从多量子阱层32射向钝化层34的光反射至基板10，提高出光效果。
在本公开实施例的一种实现方式中，第一凸起21和第二凸起12均为锥体。在发光结构30的第一凸起21中，第一凸起21上尺寸较小的一端与发光结构30相连；在基板10的第二凸起12中，第二凸起12上尺寸较小的一端与基板10相连。
这样，在键合完成且冷却后，基板的表面会存在向中间收缩的应力，配合第二凸起上尺寸更大的一端将键合层锁止在第二凸起的大端和发光结构之间，就能使键合层与基板连接地更加紧密。发光结构的表面也会存在向中间收缩的应力，配合第一凸起上尺寸更大的一端将键合层锁止在第一凸起的大端和基板之间，能使键合层与发光结构连接地更加紧密，提高芯片的可靠性。
可选地，如图1所示，第一凸起21远离发光结构30的边缘的侧面为第一斜面22。第二凸起12靠近基板10的边缘的侧面为第二斜面13。
这样，在键合完成且冷却后，基板10的表面会存在向中间收缩的应力，配合第二凸起12朝向基板外侧的第二斜面13，就能使键合层20与基板10连接地更加紧密；相似地，设置在发光结构30表面的第一凸起21的第一斜面22同样可以借助应力将键合层20与发光结构30紧密连接在一起，提高芯片的可靠性。
可选地，如图1所示，从基板10的边缘至基板10的中心的方向上，多个第一凸起21的第一斜面22与发光结构30的表面之间的夹角逐渐增大。从基板10的边缘至基板10的中心的方向上，多个第二凸起12的第二斜面13与基板10的表面之间的夹角逐渐增大。
这样，通过将越靠近基板10边缘位置的第一斜面22与发光结构30的之间夹角设置成更小，就使键合层20位于边缘区域的部分能与发光结构30连接更加紧密，从而改善发光结构30与键合层20在边缘区域容易松脱的问题，提高发光结构30与键合层20的连接可靠性。
相似地，通过将越靠近基板10边缘位置的第二斜面13与基板10的之间夹角设置成更小，就使键合层20位于边缘区域的部分能与基板10连接更加紧密，从而改善基板10与键合层20在边缘区域容易松脱的问题，提高基板10与键合层20的连接可靠性。
图3是本公开实施例提供的一种发光结构30上第一凸起21的分布示意图。如图3所示，多个第一凸起21矩形阵列分布在发光结构30的表面。
通过将第一凸起21阵列排布于发光结构30的表面，使第一凸起21能更加均匀地分布在发光结构30上，使发光结构30上各个区域均能与键合层20紧密地连接在一起，从而提高发光结构30与键合层20的连接可靠性。
其中，第二凸起12与第一凸起21的排布方式一致。也即，多个第二凸起12矩形阵列分布在基板10的表面。
通过将第二凸起12阵列排布于基板10的表面，使第二凸起12能更加均匀地分布在基板10上，使基板10上各个区域均能与键合层20紧密地连接在一起，从而提高基板10与键合层20的连接可靠性。
示例性地，如图3所示，第一凸起21为棱柱，棱柱的截面为直角梯形。
本公开实施例中，第一凸起21具有平行的两个底面，以及与两个底面的各侧边相连的四个侧面。第一凸起21的四个侧面中，存在三个是与发光结构30的表面垂直的，剩余一个远离基板10的边缘的侧面为斜面。
作为示例，如图3所示，发光结构30的表面为矩形，第一凸起21朝向发光结构30的边缘的侧面是与发光结构30的侧边平行的。因此，发光结构30的表面上存在部分第一凸起21具有两个侧面是远离基板10的边缘的，对于该种第一凸起21，可以将两个侧面均设置为第一斜面22。
示例性地，第二凸起12为棱柱，棱柱的截面为直角梯形。
本公开实施例中，第二凸起12具有平行的两个底面，以及与两个底面的各侧边相连的四个侧面。第二凸起12的四个侧面中，存在三个是与基板10的表面垂直的，剩余一个朝向基板10的边缘的侧面为斜面。
作为示例，基板10的表面为矩形，第二凸起12远离基板10的边缘的侧面是与基板10的侧边平行的。因此，基板10的表面上存在部分第二凸起12具有两个侧面是朝向基板10的边缘的，对于该种第二凸起12，可以将两个侧面均设置为第二斜面13。
示例性地，如图3所示，第一凸起21包括多个第一斜向凸起211，第一斜向凸起211位于矩形阵列的对角线所在的区域，第一斜向凸起211的至少一侧面与矩形阵列的对角线平行。
这样，将设置在矩形阵列对角线位置的第一凸起21设置为第一斜向凸起211，由于第一斜向凸起211的第一斜面22和其他第一凸起21的第一斜面22之间存在夹角。也即，使发光结构30上的各第一斜面22能从不同方位朝向基板10的中心，使不同朝向的第一斜面22和键合层20相连，以增强第一凸起21与键合层20的连接可靠性。
示例性地，第二凸起12包括多个第二斜向凸起，第二斜向凸起位于矩形阵列的对角线所在的区域，第二斜向凸起的至少一侧面与矩形阵列的对角线平行。
这样，将设置在矩形阵列对角线位置的第二凸起12设置为第二斜向凸起，由于第二斜向凸起的第二斜面13和其他第二凸起12的第二斜面13之间存在夹角。也即，使发光结构30上的各第二斜面13能从不同方位朝向基板10的中心，使不同朝向的第二斜面13和键合层20相连，以增强第二凸起12与键合层20的连接可靠性。
图4是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图。该方法用于制备图1所示的微型发光二极管芯片。如图4所示，该制备方法包括：
S11：提供一基板10。
S12：在基板10的表面形成多个第二凸起12。
其中，第二凸起12远离基板10的一端的端面面积大于第二凸起12与基板10相连的一端的端面面积。
S13：生长发光结构30。
S14：在发光结构30的表面形成多个第一凸起21。
其中，第一凸起21远离发光结构30的一端的端面面积大于第一凸起21与发光结构30相连的一端的端面面积。
S15：将发光结构30具有第一凸起21的表面键合在基板10具有第二凸起12的表面，形成键合层20。
该种制备方法制备的微型发光二极管芯片包括依次层叠的基板、键合层和发光结构。其中，在发光结构靠近基板的表面制备有第一凸起，在基板靠近发光结构的表面制备有第二凸起。
通过在发光结构的表面形成的第一凸起和基板的表面形成的第二凸起，在基板和发光结构之间键合完毕以形成键合层后，键合层在温度降低的过程中，会利用收缩应力与第一凸起和第二凸起更为紧密地结合在一起，从而增强键合层与基板和发光结构的连接紧密性。
并且，通常基板的热膨胀系数比发光结构的热膨胀系数更大，因此，在键合完成且冷却后，基板的表面会存在向中间收缩的应力，配合第二凸起上尺寸更大的一端将键合层锁止在第二凸起的大端和发光结构之间，就能使键合层与基板连接地更加紧密；相似地，设置在发光结构表面的第一凸起同样可以借助应力将键合层与发光结构紧密连接在一起，提高芯片的可靠性。
可选地，基板10为蓝宝石基板10。蓝宝石基板10透光率比较高，即基板10为透明基板10。且蓝宝石材料比较坚硬，化学特性比较稳定，使红光发光二极管具有良好的发光效果和稳定性。
在步骤S11中，可以对蓝宝石基板10进行预处理，将蓝宝石基板10置于MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石基板10进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石基板10进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
如图5所示，在步骤S12中，在基板10的表面形成多个第二凸起12可以包括：采用刻蚀工艺在基板10的表面形成多个第二凸起。第二凸起为锥体或者棱柱，棱柱的截面为直角梯形。
以第二凸起为棱柱为例，刻蚀过程中，还通过化学腐蚀的方式刻蚀棱柱中朝向基板10的边缘的一个侧面，得到第二斜面13，形成第二凸起12。
在步骤S13中生长的发光结构30包括依次层叠在基板10上的第一半导体层31、多量子阱层32和第二半导体层33。
也即是，在步骤S13中仅生长发光结构30中包括第一半导体层31、多量子阱层32和第二半导体层33的外延层。
如图6所示，生长外延层的过程可以包括：首先，在GaAs衬底11上生长的第二半导体层33。
示例性地，第二半导体层33为的n型AlGaInP层。n型AlGaInP层的厚度可为0.5μm至3μm。
如图6所示，生长的第二半导体层33之后，在第二半导体层33上生长多量子阱层32。
其中，多量子阱层32包括交替生长的AlGaInP量子阱层和AlGaInP量子垒层，AlGaInP量子阱层和AlGaInP量子垒层中Al的含量不同。其中，多量子阱层32可以包括交替层叠的3至8个周期的AlGaInP量子阱层和AlGaInP量子垒层。
作为示例，本公开实施例中，多量子阱层32包括交替层叠的5个周期的AlGaInP量子阱层和AlGaInP量子垒层。
可选地，多量子阱层32的厚度可以为150nm至200nm。
如图6所示，生长多量子阱层32之后，在多量子阱层32上生长第一半导体层31。
其中，第一半导体层31为掺铟的p型AlInP层。p型AlInP层的厚度可为0.5μm至3μm。
其中，步骤S13中，在生长第二半导体层33前还可以先生长GaAs层和腐蚀截止层，且在生长多量子阱层32之前可以生长AlInP载流子限制层。
在生长第一半导体层31之后还可以生长GaP窗口层，其中，GaP窗口层的厚度为2μm至5μm。
示例性地，GaP窗口层的厚度为3μm。
如图6所示，在步骤S14中，在发光结构30的表面形成多个第一凸起21可以包括：采用刻蚀工艺在GaP窗口层形成多个第一凸起21，第一凸起21为锥体或者棱柱，棱柱的截面为直角梯形。
以第二凸起为棱柱为例，刻蚀过程中，还通过化学腐蚀的方式刻蚀棱柱中远离基板10的边缘的一个侧面，得到第一斜面22，形成第一凸起21。
步骤S15：键合基板10和外延层，以形成键合层20的过程可以包括：在发光结构30具有第一凸起21的表面和基板10具有第二凸起12的表面之间涂布液体氧化硅；控制固化温度为250℃至350℃，固化液体氧化硅以形成键合层20。并且，在将外延层键合在基板10上后，去除GaAs衬底11。
示例性地，键合温度可以是300℃。
本公开实施例中，在步骤S15之后，可以继续形成完整的发光结构30。
首先，在第二半导体层33的表面刻蚀露出第一半导体层31的凹槽40。
如图7所示，具体可以包括：采用干法刻蚀的方式将第二半导体的部分区域刻除，并刻蚀至露出第一半导体层31。刻蚀深度为1μm至2μm，例如，刻蚀1.5μm。
在刻蚀凹槽40之后，可以在第一半导体层31上形成第一电极35，在第二半导体层33上形成第二电极36。
其中，形成第一电极35和第二电极36可以包括：采用负胶剥离的方式分别加工第一电极35和第二电极36。
如图7所示，第二电极36位于在第二半导体层33的表面，第一电极35位于凹槽40的底面。
其中，第一电极35以金铍为主体成分，第二电极36以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过5秒钟，以防止合金成分的偏离，并进行退火。
然后，制作钝化层34，钝化层34可以是DBR层，DBR层包括多个周期***替层叠的SiO2层和TiO2层。且DBR层的周期数可以在20至50之间。例如，DBR层的周期数为32。
其中，DBR层中SiO2层的厚度可以是4000埃至6000埃，TiO2层的厚度可以是4000埃至6000埃
形成钝化层34后，如图7所示，制备方法还可以包括：在钝化层34远离基板10的表面形成第一过孔41和第二过孔42。并在钝化层34的表面采用光刻的方式形成第一焊点块37，使得第一焊点块37通过第一过孔41与第一电极35连接；然后，在钝化层34的表面采用光刻的方式形成第二焊点块38，使得第二焊点块38通过第二过孔42与第二电极36连接。
其中，可选地，第一焊点块37和第二焊点块38均包括依次层叠于钝化层34的表面上的第一Ti层、Al层、第二Ti层、Ni层、Au层和Sn合金层。
示例性地，第一Ti层的厚度为100埃至300埃，Al层的厚度为4000埃至6000埃，第二Ti层的厚度为100埃至300埃，Ni层的厚度为2000埃至4000埃，Au层的厚度为5000埃至7000埃，Sn合金层的厚度为80000埃至87000埃。
作为示例，第一Ti层的厚度为200埃，Al层的厚度为5000埃，第二Ti层的厚度为200埃，Ni层的厚度为3000埃，Au层的厚度为6000埃，Sn合金层的厚度为85000埃。
如图1所示，形成第一焊点块37和第二焊点块38后，可以在钝化层34的表面制作保护层43，且保护层43从钝化层34的表面延伸至基板10。
示例性地，本公开实施例中，保护层43可以是氧化硅层，氧化硅层的厚度为2000埃。
需要说明的是，在钝化层34的表面生长保护层43后，可以采用光刻技术在保护层43表面刻蚀出露出焊点块的通孔，以便于通电连接。
形成保护层43后，减薄蓝宝石基板10，减薄后的最终厚度为80μm。
最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到微型发光二极管芯片。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种微型发光二极管芯片，其特征在于，所述微型发光二极管芯片包括依次层叠的基板(10)、键合层(20)和发光结构(30)；
所述发光结构(30)靠近所述基板(10)的表面设有多个第一凸起(21)，所述第一凸起(21)靠近所述基板(10)的一端的端面面积大于所述第一凸起(21)与所述发光结构(30)相连的一端的端面面积；
所述基板(10)靠近所述发光结构(30)的表面设有多个第二凸起(12)，所述第二凸起(12)靠近所述发光结构(30)的一端的端面面积大于所述第二凸起(12)与所述基板(10)相连的一端的端面面积。
2.根据权利要求1所述的微型发光二极管芯片，其特征在于，所述第一凸起(21)和所述第二凸起(12)均为锥体。
3.根据权利要求1所述的微型发光二极管芯片，其特征在于，所述第一凸起(21)远离所述发光结构(30)的边缘的侧面为第一斜面(22)；
所述第二凸起(12)靠近所述基板(10)的边缘的侧面为第二斜面(13)。
4.根据权利要求3所述的微型发光二极管芯片，其特征在于，从所述基板(10)的边缘至所述基板(10)的中心的方向上，多个所述第一凸起(21)的所述第一斜面(22)与所述发光结构(30)朝向所述基板(10)的表面之间的夹角逐渐增大；
从所述基板(10)的边缘至所述基板(10)的中心的方向上，多个所述第二凸起(12)的所述第二斜面(13)与所述基板(10)朝向所述发光结构(30)的表面之间的夹角逐渐增大。
5.根据权利要求3所述的微型发光二极管芯片，其特征在于，多个所述第一凸起(21)阵列分布在所述发光结构(30)的表面；
多个所述第二凸起(12)阵列分布在所述基板(10)的表面。
6.根据权利要求5所述的微型发光二极管芯片，其特征在于，所述第一凸起(21)和所述第二凸起(12)均为棱柱，所述棱柱的截面为直角梯形。
7.根据权利要求5所述的微型发光二极管芯片，其特征在于，多个所述第一凸起(21)包括多个第一斜向凸起(211)，所述第一斜向凸起(211)位于矩形阵列的对角线所在的区域，所述第一斜向凸起(211)的至少一侧面与矩形阵列的对角线平行；
所述第二凸起(12)包括多个第二斜向凸起，所述第二斜向凸起位于矩形阵列的对角线所在的区域，所述第二斜向凸起的至少一侧面与矩形阵列的对角线平行。
8.一种微型发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
生长发光结构；
在所述发光结构的表面形成多个第一凸起，所述第一凸起远离所述发光结构的一端的端面面积大于所述第一凸起与所述发光结构相连的一端的端面面积；
提供一基板；
在所述基板的表面形成多个第二凸起，所述第二凸起远离所述基板的一端的端面面积大于所述第二凸起与所述基板相连的一端的端面面积；
将所述发光结构具有所述第一凸起的表面键合在所述基板具有所述第二凸起的表面，形成键合层。
9.根据权利要求8所述的制备方法，其特征在于，所述在所述基板的表面形成多个第二凸起包括：
刻蚀所述基板的一表面，形成多个第二凸起，所述第二凸起为锥体或者棱柱，所述棱柱的截面为直角梯形；
所述在所述发光结构的表面形成多个第一凸起包括：
刻蚀所述发光结构的一表面，形成多个第一凸起，所述第一凸起为锥体或者棱柱，所述棱柱的截面为直角梯形。
10.根据权利要求8所述的制备方法，其特征在于，所述将所述发光结构具有所述第一凸起的表面键合在所述基板具有所述第二凸起的表面，形成键合层包括：
在所述发光结构具有所述第一凸起的表面和所述基板具有所述第二凸起的表面之间涂布液体氧化硅；
控制固化温度为250℃至350℃，固化液体氧化硅以形成所述键合层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111440633.0A CN114388672B (zh) | 2021-11-30 | 2021-11-30 | 微型发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111440633.0A CN114388672B (zh) | 2021-11-30 | 2021-11-30 | 微型发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114388672A CN114388672A (zh) | 2022-04-22 |
| CN114388672B true CN114388672B (zh) | 2023-06-09 |
Family
ID=81196012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111440633.0A Active CN114388672B (zh) | 2021-11-30 | 2021-11-30 | 微型发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114388672B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115799420B (zh) * | 2023-01-06 | 2023-05-16 | 华灿光电(苏州）有限公司 | 改善转移精度的发光二极管及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111266A (ja) * | 2007-10-31 | 2009-05-21 | Tekcore Co Ltd | 発光ダイオードの構造及びその製造方法 |
| CN102627253A (zh) * | 2012-04-24 | 2012-08-08 | 江苏物联网研究发展中心 | 一种用于mems器件的自对准封装结构及其制造方法 |
| CN106025028A (zh) * | 2016-05-20 | 2016-10-12 | 天津三安光电有限公司 | 倒装发光二极管芯片及其制作方法 |
| CN108767081A (zh) * | 2018-03-06 | 2018-11-06 | 天津三安光电有限公司 | 倒装发光二极管及其制作方法 |
| CN109755365A (zh) * | 2019-01-03 | 2019-05-14 | 佛山市国星半导体技术有限公司 | 一种垂直结构led芯片及其制作方法 |
| CN110350060A (zh) * | 2019-05-22 | 2019-10-18 | 华灿光电(苏州）有限公司 | 发光二极管芯片及其制作方法 |
| CN111628058A (zh) * | 2020-04-17 | 2020-09-04 | 华灿光电(苏州）有限公司 | AlGaInP基发光二极管芯片及其制造方法 |
| CN111819702A (zh) * | 2019-11-26 | 2020-10-23 | 天津三安光电有限公司 | 一种红外发光二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054911B (zh) * | 2009-10-29 | 2013-03-13 | 比亚迪股份有限公司 | 发光二极管芯片及其制作方法和具有该芯片的发光二极管 |
| CN102024888B (zh) * | 2009-12-30 | 2012-01-25 | 比亚迪股份有限公司 | 一种发光二极管及其制作方法 |
-
2021
- 2021-11-30 CN CN202111440633.0A patent/CN114388672B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111266A (ja) * | 2007-10-31 | 2009-05-21 | Tekcore Co Ltd | 発光ダイオードの構造及びその製造方法 |
| CN102627253A (zh) * | 2012-04-24 | 2012-08-08 | 江苏物联网研究发展中心 | 一种用于mems器件的自对准封装结构及其制造方法 |
| CN106025028A (zh) * | 2016-05-20 | 2016-10-12 | 天津三安光电有限公司 | 倒装发光二极管芯片及其制作方法 |
| CN108767081A (zh) * | 2018-03-06 | 2018-11-06 | 天津三安光电有限公司 | 倒装发光二极管及其制作方法 |
| CN109755365A (zh) * | 2019-01-03 | 2019-05-14 | 佛山市国星半导体技术有限公司 | 一种垂直结构led芯片及其制作方法 |
| CN110350060A (zh) * | 2019-05-22 | 2019-10-18 | 华灿光电(苏州）有限公司 | 发光二极管芯片及其制作方法 |
| CN111819702A (zh) * | 2019-11-26 | 2020-10-23 | 天津三安光电有限公司 | 一种红外发光二极管 |
| CN111628058A (zh) * | 2020-04-17 | 2020-09-04 | 华灿光电(苏州）有限公司 | AlGaInP基发光二极管芯片及其制造方法 |
| WO2021208766A1 (zh) * | 2020-04-17 | 2021-10-21 | 华灿光电(苏州）有限公司 | AlGaInP基发光二极管芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114388672A (zh) | 2022-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6712579B2 (ja) | 発光デバイスを支持基板に取り付ける方法 | |
| JP2019114804A (ja) | 支持基板に接合された発光デバイス | |
| TWI354381B (en) | Opto-electronic semiconductor component | |
| US10804424B2 (en) | Method for manufacturing light emitting element | |
| KR20150082543A (ko) | 필터 및 보호층을 포함하는 발광 디바이스 | |
| TW201336106A (zh) | 製造複數個光電半導體晶片之方法及光電半導體晶片 | |
| CN114388672B (zh) | 微型发光二极管芯片及其制备方法 | |
| TWI796658B (zh) | 單體電子器件、測試基片及其形成與測試方法 | |
| US7791090B2 (en) | GaN based LED having reduced thickness and method for making the same | |
| JP7418583B2 (ja) | モノリシック発光ダイオード前駆体を形成する方法 | |
| CN113725333A (zh) | 红光发光二极管芯片及其制备方法 | |
| TWI804898B (zh) | 發光陣列 | |
| TW200937783A (en) | Method for the production of semiconductor chips and semiconductor chip | |
| CN114551675A (zh) | 红光微型发光二极管芯片及其制备方法 | |
| JP7087693B2 (ja) | 発光素子及びその製造方法 | |
| TW202215656A (zh) | 單體ｌｅｄ像素 | |
| CN114388673B (zh) | 微型发光二极管芯片及其制备方法 | |
| JP5247417B2 (ja) | 発光素子およびそれを具備する発光素子アレイ | |
| TWI696260B (zh) | 具有多個經堆疊發光裝置之裝置 | |
| CN115863326B (zh) | 微型发光二极管显示器件及制备方法 | |
| CN114639761A (zh) | AlGaInP基红光发光二极管芯片及其制备方法 | |
| CN114597298A (zh) | InGaN基红光发光二极管芯片及其制备方法 | |
| CN113690349A (zh) | 防断裂发光二极管芯片及其制造方法 | |
| CN117878208A (zh) | 一种发光二极管元件及发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |